JP2828408B2 - 画像処理装置 - Google Patents

画像処理装置

Info

Publication number
JP2828408B2
JP2828408B2 JP29450394A JP29450394A JP2828408B2 JP 2828408 B2 JP2828408 B2 JP 2828408B2 JP 29450394 A JP29450394 A JP 29450394A JP 29450394 A JP29450394 A JP 29450394A JP 2828408 B2 JP2828408 B2 JP 2828408B2
Authority
JP
Japan
Prior art keywords
video data
compression
bus
frame memory
image processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP29450394A
Other languages
English (en)
Other versions
JPH08153203A (ja
Inventor
和俊 宮村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PII EFU YUU KK
Original Assignee
PII EFU YUU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PII EFU YUU KK filed Critical PII EFU YUU KK
Priority to JP29450394A priority Critical patent/JP2828408B2/ja
Publication of JPH08153203A publication Critical patent/JPH08153203A/ja
Application granted granted Critical
Publication of JP2828408B2 publication Critical patent/JP2828408B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)
  • Image Processing (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、2枚のボード上に画像
処理回路を実装する画像処理装置に関し、特に、2枚の
ボード間のバス幅の削減を実現する画像処理装置に関す
る。
【0002】画像処理装置は、入力されてくるビデオデ
ータをディスプレイに表示したり、その表示するビデオ
データの中の必要なものをデータ圧縮してメモリに格納
したり、メモリに格納した圧縮データを伸長することで
ビデオデータを復元してディスプレイに表示したりする
処理を行う。このような画像処理を行うには、色々な種
類の画像処理回路が必要である。従って、これらの画像
処理回路を2枚のボードに分散実装するときには、2枚
のボード間のバス幅が小さなものとなるような構成を構
築していく必要がある。
【0003】
【従来の技術】入力されてくるビデオデータをディスプ
レイに表示するには、そのビデオデータをアナログ信号
からディジタル信号に変換するA/Dコンバータと、そ
のA/Dコンバータの出力するビデオデータを格納する
フレームメモリとが必要である。また、フレームメモリ
に格納したビデオデータをデータ圧縮してメモリに格納
したり、メモリに格納した圧縮データを伸長することで
ビデオデータを復元してフレームメモリに格納するため
には、ビデオデータを圧縮・伸長する圧縮伸長回路と、
その圧縮伸長回路を制御するプロセッサとが必要であ
る。
【0004】これらのA/Dコンバータやフレームメモ
リや圧縮伸長回路やプロセッサを、2枚のボードに分け
て実装する場合は、連携形態から、A/Dコンバータと
フレームメモリとを同一ボードに実装し、圧縮伸長回路
とプロセッサとを同一ボードに実装することが考えられ
る。しかしながら、A/Dコンバータや圧縮伸長回路を
必要としないユーザも多い。すなわち、ディジタル化し
たビデオデータを画像処理装置に入力する構成を採っ
て、圧縮伸長処理もソフトウェアで実行するユーザにと
っては、A/Dコンバータや圧縮伸長回路は不要なもの
となる。
【0005】これから、このようなユーザの存在を考慮
して、A/Dコンバータと圧縮伸長回路とを同一ボード
に実装し、フレームメモリとプロセッサとを同一ボード
に実装していくことが実用的である。
【0006】
【発明が解決しようとする課題】しかしながら、A/D
コンバータと圧縮伸長回路とを同一ボードに実装し、フ
レームメモリとプロセッサとを同一ボードに実装するボ
ード構成を採ると、この2枚のボードの間に、データバ
スとアドレスバスという2種類のバスが必要になる。す
なわち、A/Dコンバータからフレームメモリへのビデ
オデータの転送や、フレームメモリと圧縮伸長回路との
間のビデオデータの転送等のためにデータバスが必要に
なるとともに、プロセッサから圧縮伸長回路への制御情
報(圧縮伸長回路の持つレジスタにセットする)の転送
のためにアドレスバスが必要となる。
【0007】これから、このようなボード構成を採る
と、2枚のボード間のバス幅が大きくなるという問題点
が出てくることになる。本発明はかかる事情に鑑みてな
されたものであって、A/Dコンバータと圧縮伸長回路
とを同一ボードに実装し、フレームメモリとプロセッサ
とを同一ボードに実装するボード構成を採るときにあっ
て、その2枚のボード間のバス幅の削減を実現する新た
な画像処理装置の提供を目的とする。
【0008】
【課題を解決するための手段】図1に本発明の原理構成
を図示する。図中、1は第1のボードであって、画像処
理装置を構成する画像処理回路を実装するもの、2は第
2のボードであって、画像処理装置を構成する画像処理
回路を実装するもの、3は共通バスであって、第1のボ
ード1と第2のボード2との間に設けられて、データ及
びアドレスを共通転送するものである。
【0009】この第1のボード1は、入力されてくるN
TSC信号をデコードすることでRGBのビデオデータ
を生成するNTSCデコーダ10と、NTSCデコーダ
10の生成するRGBのビデオデータをアナログ信号か
らディジタル信号に変換するA/Dコンバータ11と、
ビデオデータを圧縮・伸長する圧縮伸長回路12と、A
/Dコンバータ11と共通バス3との間の導通・非導通
を制御するゲート回路13とを備える。
【0010】一方、第2のボード2は、ディスプレイに
表示するビデオデータを格納するフレームメモリ20
と、フレームメモリ20、圧縮伸長回路12及びゲート
回路13を制御するプロセッサ21と、フレームメモリ
20に格納されるビデオデータをディジタル信号からア
ナログ信号に変換してCRTに出力するD/Aコンバー
タ22とを備える。
【0011】
【作用】本発明では、プロセッサ21は、動画の表示モ
ードに設定されているときには、ゲート回路13を導通
モードにセットすることで、A/Dコンバータ11の出
力するビデオデータを共通バス3を介してフレームメモ
リ20に書き込んでいく。この処理に従って、入力され
てくるビデオデータがCRTに表示されていくことにな
る。
【0012】一方、プロセッサ21は、フレームメモリ
20に格納される静止画の圧縮モードに設定されている
ときに、ゲート回路13を非導通モードにセットしてか
ら、圧縮処理に必要となる制御情報(アドレスとデータ
とからなる)を共通バス3を介して圧縮伸長回路12に
通知し、その後で、フレームメモリ20に格納される圧
縮対象のビデオデータを共通バス3を介して圧縮伸長回
路12に転送する。この処理に従って、フレームメモリ
20に格納されるビデオデータが圧縮されていくことに
なる。
【0013】また、プロセッサ21は、上位装置から送
られてくる圧縮静止画の伸長モードに設定されていると
きに、ゲート回路13を非導通モードにセットしてか
ら、伸長処理に必要となる制御情報(アドレスとデータ
とからなる)を共通バス3を介して圧縮伸長回路12に
通知することで伸長対象のビデオデータを復元し、その
後で、この復元されたビデオデータを共通バス3を介し
てフレームメモリ20に転送する。この処理に従って、
上位装置から送られてくる圧縮ビデオデータが復元され
てフレームメモリ20に格納されていくことになる。
【0014】このように、動画の表示モードに設定され
ているときには、圧縮伸長回路12は動作することがな
いのでアドレスバスは解放され、一方、静止画の圧縮モ
ードや圧縮静止画の伸長モードに設定されているときに
は、フレームメモリ20のビデオデータが固定されるこ
とでA/Dコンバータ11の出力するビデオデータがデ
ータバスに流れることはない。すなわち、A/Dコンバ
ータ11と圧縮伸長回路12とを同一ボードに実装し、
フレームメモリ20とプロセッサ21とを同一ボードに
実装するボード構成を採るときには、アドレスバスとデ
ータバスとは同時に使用されることはない。
【0015】これから、本発明では、この性質を使っ
て、第1のボード1と第2のボード2との間のバスとし
て共通バス3を用意して、動画の表示モードに設定され
ているときには、この共通バス3を使って、ビデオデー
タの転送処理を実行し、そして、静止画の圧縮モードや
圧縮静止画の伸長モードに設定されているときには、こ
の共通バス3を使って、制御情報(アドレスとデータと
からなる)の転送処理を実行するとともに、それに続け
て、その処理対象のビデオデータの転送処理を実行する
構成を採るのである。
【0016】このようにして、本発明によれば、A/D
コンバータ11と圧縮伸長回路12とを同一ボードに実
装し、フレームメモリ20とプロセッサ21とを同一ボ
ードに実装することで画像処理装置を構成するときにあ
って、アドレスバスとデータバスとを共通とすることか
ら、2枚のボード間のバス幅を大幅に削減できるように
なる。
【0017】
【実施例】以下、実施例に従って本発明を詳細に説明す
る。図2に、本発明を具備するワークステーション30
の装置構成を図示する。
【0018】このワークステーション30は、図3に示
すように、ディスプレイに、図中ので示すように、入
力されてくるビデオデータの動画を表示していくととも
に、それと同時に、図中のやで示すように、ワーク
ステーション30が作成するビデオデータを表示してい
くよう処理することになる。
【0019】このような画面表示処理を実行するため
に、ワークステーション30は、この図2に示すよう
に、ワークステーション本来のデータ処理を実行するワ
ークステーション本体機構40と、ディスプレイへの画
像表示処理を制御する画像処理用基本アダプタ41と、
画像処理用基本アダプタ41のオプションボードとして
用意される画像処理用オプションアダプタ42と、ワー
クステーション本体機構40の作成するビデオデータを
生成して画像処理用基本アダプタ41に渡す表示用アダ
プタ43と、これらの間を接続するバス44とを備える
構成を採る。
【0020】図4に、画像処理用基本アダプタ41の装
置構成、図5に、画像処理用オプションアダプタ42の
装置構成を図示する。画像処理用基本アダプタ41は、
図4に示すように、全体の制御処理を実行するMPU4
10と、1画素が24ビットのRGBデータを持つ10
24×512画素のビデオデータを格納するフレームメ
モリ411と、1024×1024画素の大きさを持つ
マスクを格納するマスクメモリ412と、フレームメモ
リ411のビデオデータを読み出してパラレル形式から
シリアル形式に変換する変換LSI413と、変換LS
I413の出力するシリアル形式のビデオデータをディ
ジタル信号からアナログ信号に変換するD/Aコンバー
タ414と、D/Aコンバータ414の出力するビデオ
データと、表示用アダプタ43から送られてくるビデオ
データとを合成してディスプレイに出力するアナログO
R415と、フレームメモリ411にアクセスする4画
素分のビデオデータをバッファリングするバッファLS
I416と、フレームメモリ411へのアクセス制御を
実行するアクセスLSI417と、画像処理用オプショ
ンアダプタ42に出力する制御情報の出力処理等を実行
する制御LSI418と、圧縮静止画等を格納する共有
RAM419と、バス44との間のインタフェース処理
を実行するインタフェースLSI419Aとを備える。
【0021】一方、画像処理用オプションアダプタ42
は、図5に示すように、入力されてくるNTSC信号を
デコードすることでRGBのビデオデータを生成するN
TSCデコーダ420と、NTSCデコーダ420の生
成するRGBのビデオデータをアナログ信号からディジ
タル信号に変換するA/Dコンバータ421と、後述す
る共通ローカルバス50とA/Dコンバータ421との
間の導通・非導通を制御するゲート回路422と、入力
されてくる音声に信号処理を施して出力する音声回路4
23と、ビデオデータの圧縮伸長処理を実行する圧縮伸
長LSI424と、圧縮伸長LSI424の圧縮伸長処
理に用いるハフマン符号を管理するハフマンテーブル4
25と、圧縮伸長LSI424の処理するビデオデータ
を格納する圧縮伸長用メモリ426と、ビデオデータの
変換処理等を実行する制御LSI427と、各種調整処
理を実行する調整用回路428と、パラメータ等を格納
するEEPROM429とを備える。
【0022】図6に、画像処理用基本アダプタ41と画
像処理用オプションアダプタ42とが同時実装される場
合の装置構成を図示する。図中、図4及び図5に示した
ものと同じものについては同一の記号で示してあり、図
4で省略したものとして、画像処理用基本アダプタ41
は、ディスプレイのコントラストの調整等を実行する調
整用回路419Bと、バス44から取り込むアドレスを
デコードするアドレスデコーダ419Cとを備える。一
方、図5で省略したものとして、画像処理用オプション
アダプタ42は、圧縮伸長LSI424に入力されるデ
ータを選択するマルチプレクサ430を備える。ここ
で、図中の実線はデータの流れ、破線はアドレスの流れ
を示している。
【0023】この図に示すように、画像処理用基本アダ
プタ41と画像処理用オプションアダプタ42との間に
は、本発明に特徴的となる24ビットの共通ローカルバ
ス50が設けられ、更に、16ビットのローカルデータ
バス60が設けられることになる。
【0024】この本発明に特徴的な共通ローカルバス5
0は、A/Dコンバータ421の出力するビデオデータ
をフレームメモリ411に転送するデータバスとして用
いられ、また、フレームメモリ411に格納される圧縮
対象のビデオデータを圧縮伸長用メモリ426に転送す
るデータバスとして用いられ、また、圧縮伸長用メモリ
426に格納される復元ビデオデータをフレームメモリ
411に転送するデータバスとして用いられるととも
に、MPU410の発行する圧縮伸長処理のための制御
情報を制御LSI427に転送するアドレスバス及びデ
ータバスとして用いられる。なお、アドレスバスとして
用いられる場合には、そのアドレスは、共通ローカルバ
ス50を使って転送されて、図中の51で示すバスを介
して制御LSI427に転送される。
【0025】一方、ローカルデータバス60は、圧縮伸
長LSI424の圧縮したビデオデータを共有RAM4
19に転送するデータバスとして用いられ、また、共有
RAM419に格納される伸長対象のビデオデータを圧
縮伸長LSI424に転送するデータバスとして用いら
れる。
【0026】次に、このように構成される画像処理用基
本アダプタ41及び画像処理用オプションアダプタ42
の動作処理について説明する。MPU410は、ワーク
ステーション本体機構40からの指示に従って、NTS
Cデコーダ420に入力されてくるNTSC信号の指す
ビデオデータをディスプレイに動画表示するときは、制
御LSI418に対して、フレームメモリ411の格納
先アドレスを発行するとともに、ゲート回路422を導
通モードにセットする。この格納先アドレスを受け取る
と、制御LSI418は、それを変換してアクセスLS
I417に通知し、この通知を受け取ると、アクセスL
SI417は、その格納先アドレスをフレームメモリ4
11に通知して、バッファLSI416に対してビデオ
データの読み込みを指示する。
【0027】この処理に従って、A/Dコンバータ42
1の出力するビデオデータが、共通ローカルバス50を
介してバッファLSI416に転送され、フレームメモ
リ411に書き込まれていくので、変換LSI413、
D/Aコンバータ414及びアナログOR415の処理
に従って、ディスプレイに、入力されてくるビデオデー
タの動画が表示されることになる。
【0028】このようにして、共通ローカルバス50を
データバスとして使用しつつ、入力されてくるビデオデ
ータの動画を表示していくことになる。一方、MPU4
10は、ワークステーション本体機構40からの指示に
従って、フレームメモリ411に格納される静止画を圧
縮して、共有RAM419に格納するときには、先ず最
初に、制御LSI418に対して、圧縮処理の制御情報
(転送先となる制御LSI427のレジスタアドレス
と、通知する制御データとを指定する)の転送指示を発
行するとともに、ゲート回路422を非導通モードにセ
ットする。この転送指示を受け取ると、制御LSI41
8は、発行された制御情報を共通ローカルバス50に出
力し、これを受けて、制御LSI427は、バス51を
介して与えられるアドレスの指すレジスタに、共通ロー
カルバス50を介して転送されてくる制御データを書き
込む。
【0029】続いて、MPU410は、ゲート回路42
2を非導通モードにセットしたまま、制御LSI418
に対して、フレームメモリ411の読出先アドレスを発
行し、この読出先アドレスを受け取ると、制御LSI4
18は、それを変換してアクセスLSI417に通知
し、この通知を受け取ると、アクセスLSI417は、
その読出先アドレスをフレームメモリ411に通知し
て、バッファLSI416に対してビデオデータの読み
出しを指示する。
【0030】この処理に従って、バッファLSI416
の読み出すビデオデータが、共通ローカルバス50を介
して制御LSI427に転送されてくるので、制御LS
I427は、この送られてくるビデオデータを24ビッ
トのRGB形式から16ビットのY・CR・CB形式
(Yは輝度、CB及びCRは色差)に変換することで圧
縮するとともに、制御情報で指示された形態に従って画
素をグループ化して、そのグループにY・CR・CBの
代表値を割り付けていくことで更に圧縮する。そして、
その圧縮結果のデータを制御情報で指示された圧縮伸長
用メモリ426の格納領域に格納する。
【0031】圧縮伸長用メモリ426への格納が完了す
ると、圧縮伸長LSI424は、圧縮伸長用メモリ42
6からデータを読み出し、ハフマンテーブル425を参
照しつつ、そのデータを圧縮してローカルデータバス6
0を介して共有RAM419に転送していく。
【0032】このようにして、共通ローカルバス50を
アドレスバスとして使用しつつ、フレームメモリ411
に格納される静止画を圧縮して、共有RAM419に格
納していくことになる。
【0033】共有RAM419に格納される圧縮ビデオ
データを伸長してフレームメモリ411に格納していく
ときにも、同様にして、共通ローカルバス50をアドレ
スバスとして使用しつつ、その伸長処理が実行されてい
くことになる。すなわち、MPU410は、共通ローカ
ルバス50をアドレスバスとして使用して、伸長処理の
制御情報を制御LSI427に通知することで圧縮ビデ
オデータを伸長する。そして、共通ローカルバス50を
データバスとして使用して、復元したビデオデータをフ
レームメモリ411に転送していくのである。
【0034】このように、動画の表示モードに設定され
ているときには、圧縮伸長LSI424や制御LSI4
27で構成される圧縮伸長機構は動作することはないの
でアドレスバスは解放され、一方、静止画の圧縮モード
や圧縮静止画の伸長モードに設定されているときには、
フレームメモリ411のビデオデータが固定されること
でA/Dコンバータ421の出力するビデオデータがデ
ータバスに流れることはない。すなわち、A/Dコンバ
ータ421と圧縮伸長機構とを同一ボードに実装し、フ
レームメモリ411とMPU410とを同一ボードに実
装するボード構成を採るときには、アドレスバスとデー
タバスとは同時に使用されることはない。
【0035】これから、本発明では、この性質を使っ
て、画像処理用基本アダプタ41と画像処理用オプショ
ンアダプタ42との間のバスとして共通ローカルバス5
0を用意して、動画の表示モードに設定されているとき
には、この共通ローカルバス50を使って、ビデオデー
タの転送処理を実行し、そして、静止画の圧縮モードや
圧縮静止画の伸長モードに設定されているときには、こ
の共通ローカルバス50を使って、制御情報の転送処理
を実行するとともに、それに続けて、その処理対象のビ
デオデータの転送処理を実行する構成を採るのである。
【0036】
【発明の効果】以上説明したように、本発明によれば、
A/Dコンバータと圧縮伸長回路とを同一ボードに実装
し、フレームメモリとプロセッサとを同一ボードに実装
することで画像処理装置を構成するときにあって、アド
レスバスとデータバスとを共通とすることから、2枚の
ボード間のバス幅を大幅に削減できるようになる。
【図面の簡単な説明】
【図1】本発明の原理構成図である。
【図2】本発明を具備するワークステーションの装置構
成図である。
【図3】ワークステーションの表示処理の説明図であ
る。
【図4】画像処理用基本アダプタの装置構成図である。
【図5】画像処理用オプションアダプタの装置構成図で
ある。
【図6】アダプタの装着状態図である。
【符号の説明】
1 第1のボート 2 第2のボード 10 NTSCデコーダ 11 A/Dコンバータ 12 圧縮伸長回路 13 ゲート回路 20 フレームメモリ 21 プロセッサ 22 D/Aコンバータ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 入力されてくるビデオデータをアナログ
    信号からディジタル信号に変換するA/Dコンバータ
    と、ビデオデータを圧縮・伸長する圧縮伸長回路とを実
    装する第1のボード(1) と、ディスプレイに表示するビ
    デオデータを格納するフレームメモリと、該フレームメ
    モリ及び該圧縮伸長回路を制御するプロセッサとを実装
    する第2のボード(2) とを備える画像処理装置であっ
    て、 上記第1のボード(1) と上記第2のボード(2) との間
    に、データ及びアドレスを共通転送する共通バス(3) を
    備えるとともに、上記第1のボード(1) に、A/Dコン
    バータと該共通バス(3) との間の導通・非導通を制御す
    るゲート回路(13)を備える構成を採って、 プロセッサは、上記ゲート回路(13)の導通・非導通を制
    御することで、入力されてくるビデオデータの表示モー
    ドに設定されているときには、上記共通バス(3) を使っ
    て、上記A/Dコンバータの出力するビデオデータを上
    記フレームメモリに転送し、一方、上記圧縮伸長回路の
    動作モードに設定されているときには、上記共通バス
    (3) を使って、圧縮伸長処理のための制御情報を上記圧
    縮伸長回路に転送するとともに、それに続けて、上記フ
    レームメモリと上記圧縮伸長回路との間で処理対象のビ
    デオデータを転送していくよう処理することを、 特徴とする画像処理装置。
JP29450394A 1994-11-29 1994-11-29 画像処理装置 Expired - Lifetime JP2828408B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29450394A JP2828408B2 (ja) 1994-11-29 1994-11-29 画像処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29450394A JP2828408B2 (ja) 1994-11-29 1994-11-29 画像処理装置

Publications (2)

Publication Number Publication Date
JPH08153203A JPH08153203A (ja) 1996-06-11
JP2828408B2 true JP2828408B2 (ja) 1998-11-25

Family

ID=17808623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29450394A Expired - Lifetime JP2828408B2 (ja) 1994-11-29 1994-11-29 画像処理装置

Country Status (1)

Country Link
JP (1) JP2828408B2 (ja)

Also Published As

Publication number Publication date
JPH08153203A (ja) 1996-06-11

Similar Documents

Publication Publication Date Title
KR100281499B1 (ko) 쌍일차필터,비디오영상리사이징방법및컴퓨터시스템
US20100020247A1 (en) Method for assisting video compression in a computer system
JP2828408B2 (ja) 画像処理装置
JP2006304203A (ja) 色差間引きの変換機能を有する電子カメラ
JP2935955B2 (ja) 画像表示装置
JPH10210501A (ja) デジタルスチルカメラのメモリ制御回路
US7280162B2 (en) Apparatus for assisting video compression in a computer system
JPH08328528A (ja) 画像処理装置
JP2004514337A (ja) 高品質のビデオおよびグラフィックスパイプライン
JP3322683B2 (ja) 画像データ変換装置
JP2001028749A (ja) 画像圧縮・伸張・表示装置
JP2002335466A (ja) 例えばビデオデコーダであるビデオ装置及びこのような装置内でのメモリ制御のためのプロセス
JP3914454B2 (ja) 表示制御装置
JP3002619B2 (ja) 画像処理制御装置
JPH09224242A (ja) 画像データバス装備画像圧縮伸長機構
JPH05260521A (ja) 圧縮動画像データ再生処理方法
JP4439746B2 (ja) 情報処理装置
EP1239671B1 (en) Video apparatus, notably video decoder, and process for memory control such an apparatus
JP3015595B2 (ja) 伸長画像処理装置
JPH0541804A (ja) 画像処理装置
JPH02188880A (ja) 表示画面データ保持装置
JPH11146276A (ja) 画像処理装置
JPH08129475A (ja) 画像表示システム及び画像表示システムにおける画像データ転送方法
JPH05292521A (ja) デジタル画像処理装置
JPH04235592A (ja) 表示制御装置