JP4439746B2 - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP4439746B2 JP4439746B2 JP2001030358A JP2001030358A JP4439746B2 JP 4439746 B2 JP4439746 B2 JP 4439746B2 JP 2001030358 A JP2001030358 A JP 2001030358A JP 2001030358 A JP2001030358 A JP 2001030358A JP 4439746 B2 JP4439746 B2 JP 4439746B2
- Authority
- JP
- Japan
- Prior art keywords
- intermediate buffer
- image data
- buffer
- bus
- compression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Signal Processing For Recording (AREA)
- Studio Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、画像情報を処理する情報処理装置に関し、より具体的には、デジタル化された画像情報をファイル化して保存すると共に、表示手段に表示する情報処理装置に関する。
【０００２】
【従来の技術】
デジタル化された画像情報をファイル化して保存すると共に、表示手段に表示する情報処理装置には、電子スチルカメラやスキャナ等がある。これらに情報処理装置において、デジタル化された入力画像情報をファイル化し表示する構成及び処理を簡単に説明する。
【０００３】
図２は、従来の電子カメラにおけるファイル化及び表示処理部分の概略構成ブロック図を示す。色処理回路１１０は、画像を鑑賞可能な程度の品質になるように、入力画像データにインターポレーション、γ処理及び偽色処理等の画像処理を施す。ファイル用サムネイル処理回路１１２及び表示用サムネイル処理回路１１４は、画像データの縮小時に折り返しノイズが発生しないように、色処理回路１１０からの画像データから高域成分をカットしてから、画像データを所望サイズに間引く。
【０００４】
ファイル用サムネイル処理は、例えば、スチルカメラの場合には、ＤＣＦフォーマットへの対応である。ＤＣＦフォーマットでは、主画像（ＪＰＥＧ処理画像）に対するサムネイルは、１６０×１２０（又は３２０×２４０）の画素サイズでＪＰＥＧ圧縮され、主画像情報と共に１つのファイルになる。
【０００５】
バッファ制御回路１１６は、色処理回路１１０からの処理済みの画像データを一時的に中間バッファ１１８に格納し、読み出して、圧縮伸長処理回路１２０に印加する。中間バッファ１１８は、圧縮伸長処理回路１２０における圧縮処理のためのデータ配列変換にも利用される。例えば、スチルカメラの圧縮例としてＪＰＥＧ圧縮方式がある。ＪＰＥＧ圧縮方式では、ラスタ走査の画像データをブロック順に圧縮伸長処理回路１２０に入力する必要がある。図２では、中間バッファ１１８をラスタ／ブロック変換バッファとして使用している。
【０００６】
圧縮伸長処理回路１２０が並列処理不可能である場合、ＤＣＦファイル用のサムネイル画像の圧縮処理を、メイン画像の処理後に実行する必要がある。その場合、中間バッファ１１８は、ＤＣＦファイルのサムネイル画像の１画面分を格納できる必要がある。
【０００７】
図２中の矢印付き実線はデータの流れとその方向を示し、矢印無しの実線はステータス信号線及び制御信号線を示す。図示していないが、これらの他にも、データの流れを制御する制御信号線及びステータス信号線、並びに各種メモリのアドレス線などがある。
【０００８】
ＣＰＵ１２２は、各ブロックの動作及び各ブロック間のデータの流れを制御する。ＣＰＵ１２２は、主メモリ１２４をワーク領域として使用し、ＣＰＵ１２２の動作に必要なプログラムは、図示しない不揮発性メモリに格納されている。
【０００９】
表示用サムネイル処理回路１１４で処理されたサムネイルデータは、ＦＩＦＯメモリ１２６を介して主メモリ１２４に格納され、その後、ＬＣＤ制御回路１２８に読み出される。ＬＣＤ制御回路１２８は、入力するサムネイルデータに従いサムネイル画像を図示しない液晶表示装置の画面上に表示させる。この動作では、主メモリ１２４はビデオバッファとして機能する。
【００１０】
画像表示したサムネイルデータをそのまま、即ち非圧縮のまま外部記憶装置（図示せず。）に保存すると、記憶容量を浪費するので、圧縮するのが好ましい。その場合、主メモリ１２４のサムネイルデータを読み出し、ＦＩＦＯメモリ１３０、バッファ制御回路１１６及び中間バッファ１１８を介して圧縮伸長回路１２０に転送し、圧縮する。圧縮されたサムネイルデータは、ＦＩＦＯメモリ１３２を介して、図示しない外部記憶装置に格納される。
【００１１】
外部記憶装置（図示せず。）に記憶される画像データを表示する場合、外部記憶装置から読み出された圧縮データは、ＦＩＦＯメモリ１３０、バッファ制御回路１１６及び中間バッファ１１８を介して圧縮伸長処理回路１２０に転送され、ここで伸長される。圧縮伸長処理回路１２０で復元された画像データは、ＦＩＦＯメモリ１３２及び主メモリ１２４を介してＬＣＤ制御回路１２８に転送され、図示しない液晶表示装置の画面上に画像として表示される。外部記憶装置に非圧縮で画像データが格納される場合、伸長処理は不要である。
【００１２】
圧縮伸長処理回路１２０から主メモリ１２４へのデータ転送にＦＩＦＯメモリ１３２を使用する。主メモリ１２４から圧縮伸長処理回路１２０へのデータ転送にＦＩＦＯメモリ１３０を使用する。表示用サムネイル処理回路１１４から主メモリ１２４へのデータ転送にＦＩＦＯメモリ１２６を使用する。ＦＩＦＯメモリ１２６，１３０，１３２は、ＤＭＡ制御回路１３４によりＣＰＵバス権を獲得してデータのパスを確保する。
【００１３】
【発明が解決しようとする課題】
上述のように、画像データをファイル化して記録すると共に表示する処理では、色処理（画像処理）後に複数のデータパスが存在する。２に示す例では、メイン画像及びＤＣＦフォーマットのサムネイル画像のパスと表示用のパスである。
【００１４】
ファイル生成処理と表示処理を並列実行するためには、ＣＰＵ１２２、主メモリ１２４及びＬＣＤ制御回路１２８が接続するＣＰＵバスの利用をうまく調整する必要がある。
【００１５】
外部記憶装置（図示せず。）がＣＰＵバスに接続する場合、主メモリ１２４から外部記憶装置へのデータ転送レートがバス容量に比べて遅くなるので、メインメモリ１２４上に蓄積できるデータ量がフル状態になりやすい。例えば、デジタルスチルカメラの場合、連続撮影処理に支障をきたす。
【００１６】
また、主メモリ１２４に非圧縮の表示用画像データを格納することは、ＣＰＵ１２２のワーク領域及びファイル生成用のフレーム領域を狭くすることになる。これもまた、デジタルスチルカメラの場合に、連続撮影処理を困難にする。
【００１７】
本発明は、このような不都合を解消する情報処理装置を提示することを目的とする。
【００１８】
【課題を解決するための手段】
上記課題のいずれかを解決するために、本発明に係る情報処理装置は、画像情報をファイル化して保存すると共に表示手段に表示する情報処理装置であって、ＣＰＵと、前記ＣＰＵが接続されているＣＰＵバスに直接接続された主メモリと、画像情報を圧縮または伸長する圧縮伸長手段と、非圧縮の画像情報を一時記憶する中間バッファと、前記圧縮伸長手段及び前記中間バッファを制御する画像データ制御手段と、前記表示手段への表示データを生成する表示制御手段とを有し、前記表示制御手段は、前記中間バッファが接続されているバッファバスに接続され、前記ＣＰＵバスには直接接続されていず、前記中間バッファは前記バッファバスに接続するが、前記ＣＰＵバスには直接接続されていず、前記画像データ制御手段は、前記中間バッファに格納された画像情報を前記圧縮伸長手段により圧縮した後に該圧縮後の画像情報が前記ＣＰＵバス上に転送されるよう制御し、前記画像データ制御手段は、前記中間バッファに記憶された非圧縮の画像情報を、前記バッファバスを介して前記表示制御手段へ転送し、前記ＣＰＵバス上に転送された画像情報を前記主メモリに含まれる内蔵フレームメモリに記憶した後、外部記憶手段に転送することを特徴とする。
【００２０】
【実施例】
以下、図面を参照して、本発明の実施例を詳細に説明する。
【００２１】
図１は、本発明の一実施例の概略構成ブロック図を示す。本実施例では、ＣＰＵ１０は全体を制御するが、ＣＰＵバス１２には主メモリ１４が接続する。主メモリ１４には、ＣＰＵ１０のワーク領域と、画像データのフレームメモリ領域がある。主メモリ１４はビデオメモリ領域を有しない。
【００２２】
本実施例は、画像データをファイル化し記憶すること及び画像データを表示装置に表示する処理を行う装置であり、入力画像は、例えば、光学系からの光情報を光電変換素子で電気信号とし、ノイズ除去してデジタル化した画像データからなる。そのような画像データが色処理回路１６に入力する。
【００２３】
色処理回路１６は、入力画像データにインターポレーション、ホワイトバランス、色補正、γ処理及び偽色抑圧等の処理を施す。処理された画像データは、画像データ制御回路１８を介して中間バッファ２０にメイン画像データとして格納される。中間バッファ２０に格納されるメイン画像データを圧縮伸長処理回路２２で圧縮する場合、圧縮伸長処理回路２２の要求するフォーマットに変換する必要がある。例えば、デジタルカメラ等で主流であるＪＰＥＧ処理では、８ラスタ分の画素データを中間バッファ２０に記憶し、ＹＵＶ順に８×８画素のブロック単位に配列変換する必要がある。画像データ制御回路１８が、その変換（並び替え）作業を担当する。従って、中間バッファ２０は、メイン画像格納領域として８ラスタ分以上を具備する必要があり、１フレーム分の容量を必要としない。但し、装置構成によってはＣＰＵバス１２がビジーである時にデータを一時格納するバッファが必要であるので、そのデータ量分の領域を中間バッファ２０に確保する必要がある。色処理回路１６の前段にフレームバッファを設ける方が簡単である。
【００２４】
圧縮伸長処理回路２２による圧縮画像データは、画像データ制御回路１８を介してＦＩＦＯメモリ２４に書き込まれる。ＦＩＦＯメモリ２４が単位データを格納した時点で、ＤＭＡ制御回路２６は、ＣＰＵ１０にバス要求を印加する。ＣＰＵ１０は、条件が許せば、このバス要求に対しバス許可信号をＤＭＡ制御回路２６に返信して、ＦＩＦＯメモリ２４にＣＰＵバス１２の利用を許可する。ＤＭＡ制御回路２６はＦＩＦＯメモリ２４の記憶データを読み出し、ＣＰＵバス１２を介して主メモリ１４にＤＭＡ転送する。
【００２５】
主メモリ１４のステータス制御は、ＣＰＵ１０及びＤＭＡ制御回路２６のどちらで行っても良い。ＤＭＡ制御回路２６は、データ転送の間、バス・ビジー信号を出力する。
【００２６】
主メモリ１４に書き込まれた主画像データは、図示しない外部記憶装置に順次、転送される。
【００２７】
ＬＣＤ制御回路２８は、中間バッファ２０及び画像データ制御回路１８が接続するバスに接続する。
【００２８】
以上が主画像の転送動作である。これと同時に、ファイル用サムネイル処理回路３０が、色処理回路１６により色処理済みの画像データから高域成分を除去した後に間引いてサムネイル画像を生成し、画像データ制御回路１８に印加する。主画像データの転送と、サムネイル画像の転送は、本実施例では、並列実行可能である。サムネイル処理回路３０では、高域除去及び間引きによりデータ量を少なくしているので、主画像に対する転送要求頻度は微少である。
【００２９】
サムネイルのデータ量は、例えばＤＣＦフォーマットのように固定的であり、そのデータ量も小さいことので、中間バッファ２０にサムネイルの１画面分の格納領域を用意する。その格納領域を中間バッファ２０上で固定した方が、制御が簡単になる。
【００３０】
サムネイルデータの中間バッファ２０への格納は、主画像データの中間バッファ２０への格納の間隙を縫って行う必要がある。そのためには、中間バッファ２０のバス幅を画像データ幅の数倍にして転送時間を短縮する必要があるが、これは特に困難ではない。又は、中間バッファ２０自体を独立制御可能な複数領域に分割しても良い。
【００３１】
本実施例のように、圧縮伸長処理回路２２が単一の構成からなる場合、中間バッファ２０に格納されたサムネイルデータは、主画像データが全て主メモリ１４に転送されるまで、中間バッファ２０に保持される。そのために、上述の如く、中間バッファ２０は、１画面分のサムネイルを記憶できることが必要である。
【００３２】
中間バッファ２０に格納されるサムネイルデータの主メモリ１４への転送は、主画像データの転送時と同様の制御処理で実行できる。主画像及びサムネイルを圧縮して主メモリ１４に転送した後には、中間バッファ２０のサムネイル領域には、非圧縮状態の１画面分のサムネイルデータが格納されている。
【００３３】
ファイルデータ生成後に、画像データ制御回路１８は、中間バッファ２０より非圧縮のサムネイルデータをＬＣＤ制御回路２８に読み出す。サムネイルデータの画像サイズがＬＣＤ表示サイズと異なる場合、画像データ制御回路１８は、適宜にダミーデータを挿入してその相違を解消する。例えば、ＤＣＦフォーマットでは、サムネイルのサイズは１６０×１２０（又は３２０×２４０）であり、そのままでも液晶表示装置の画面内で表示可能である。
【００３４】
外部記憶装置（図示せず。）に記憶される画像データを表示する場合、外部記憶装置から読み出された圧縮データはＦＩＦＯメモリ３２、画像データ制御回路１８及び中間バッファ２０を介して圧縮伸長処理回路２２に転送され、ここで伸長される。圧縮伸長処理回路２２で復元された画像データは、画像データ制御回路１８を介してＬＣＤ制御回路２８に転送され、図示しない液晶表示装置の画面上に画像として表示される。外部記憶装置に非圧縮で画像データが格納される場合、伸長処理は不要である。
【００３５】
【発明の効果】
以上の説明から容易に理解できるように、本発明によれば、ＣＰＵバスの混雑を緩和できるとともに、主メモリを効率的に使用することが可能になった。
【００３６】
中間バッファに格納した圧縮前のサムネイル画像を表示用に使用することで、色処理（画像処理）後のデータパスを削減でき、これにより、処理負担を軽減できる。
【００３７】
また、ＣＰＵバスをビデオデータの転送から解放できる。主メモリに非圧縮の画像データを配置しないので、ＣＰＵの負荷を軽減出来る。例えば、デジタルスチルカメラに適用した場合、連続撮影処理を高速化できる。
【図面の簡単な説明】
【図１】 本発明の一実施例の概略構成ブロック図である。
【図２】 従来例の概略構成ブロック図である。
【符号の説明】
１０：ＣＰＵ
１２：ＣＰＵバス
１４：主メモリ
１６：色処理回路
１８：画像データ制御回路
２０：中間バッファ
２２：圧縮伸長処理回路
２４：ＦＩＦＯメモリ
２６：ＤＭＡ制御回路
２８：ＬＣＤ制御回路
３０：ファイル用サムネイル処理回路
３２：ＦＩＦＯメモリ
１１０：色処理回路
１１２：ファイル用サムネイル処理回路
１１４：表示用サムネイル処理回路
１１６：バッファ制御回路
１１８：中間バッファ
１２０：圧縮伸長処理回路
１２２：ＣＰＵ
１２４：主メモリ
１２６：ＦＩＦＯメモリ
１２８：ＬＣＤ制御回路
１３０，１３２：ＦＩＦＯメモリ
１３４：ＤＭＡ制御回路
【発明の属する技術分野】
本発明は、画像情報を処理する情報処理装置に関し、より具体的には、デジタル化された画像情報をファイル化して保存すると共に、表示手段に表示する情報処理装置に関する。
【０００２】
【従来の技術】
デジタル化された画像情報をファイル化して保存すると共に、表示手段に表示する情報処理装置には、電子スチルカメラやスキャナ等がある。これらに情報処理装置において、デジタル化された入力画像情報をファイル化し表示する構成及び処理を簡単に説明する。
【０００３】
図２は、従来の電子カメラにおけるファイル化及び表示処理部分の概略構成ブロック図を示す。色処理回路１１０は、画像を鑑賞可能な程度の品質になるように、入力画像データにインターポレーション、γ処理及び偽色処理等の画像処理を施す。ファイル用サムネイル処理回路１１２及び表示用サムネイル処理回路１１４は、画像データの縮小時に折り返しノイズが発生しないように、色処理回路１１０からの画像データから高域成分をカットしてから、画像データを所望サイズに間引く。
【０００４】
ファイル用サムネイル処理は、例えば、スチルカメラの場合には、ＤＣＦフォーマットへの対応である。ＤＣＦフォーマットでは、主画像（ＪＰＥＧ処理画像）に対するサムネイルは、１６０×１２０（又は３２０×２４０）の画素サイズでＪＰＥＧ圧縮され、主画像情報と共に１つのファイルになる。
【０００５】
バッファ制御回路１１６は、色処理回路１１０からの処理済みの画像データを一時的に中間バッファ１１８に格納し、読み出して、圧縮伸長処理回路１２０に印加する。中間バッファ１１８は、圧縮伸長処理回路１２０における圧縮処理のためのデータ配列変換にも利用される。例えば、スチルカメラの圧縮例としてＪＰＥＧ圧縮方式がある。ＪＰＥＧ圧縮方式では、ラスタ走査の画像データをブロック順に圧縮伸長処理回路１２０に入力する必要がある。図２では、中間バッファ１１８をラスタ／ブロック変換バッファとして使用している。
【０００６】
圧縮伸長処理回路１２０が並列処理不可能である場合、ＤＣＦファイル用のサムネイル画像の圧縮処理を、メイン画像の処理後に実行する必要がある。その場合、中間バッファ１１８は、ＤＣＦファイルのサムネイル画像の１画面分を格納できる必要がある。
【０００７】
図２中の矢印付き実線はデータの流れとその方向を示し、矢印無しの実線はステータス信号線及び制御信号線を示す。図示していないが、これらの他にも、データの流れを制御する制御信号線及びステータス信号線、並びに各種メモリのアドレス線などがある。
【０００８】
ＣＰＵ１２２は、各ブロックの動作及び各ブロック間のデータの流れを制御する。ＣＰＵ１２２は、主メモリ１２４をワーク領域として使用し、ＣＰＵ１２２の動作に必要なプログラムは、図示しない不揮発性メモリに格納されている。
【０００９】
表示用サムネイル処理回路１１４で処理されたサムネイルデータは、ＦＩＦＯメモリ１２６を介して主メモリ１２４に格納され、その後、ＬＣＤ制御回路１２８に読み出される。ＬＣＤ制御回路１２８は、入力するサムネイルデータに従いサムネイル画像を図示しない液晶表示装置の画面上に表示させる。この動作では、主メモリ１２４はビデオバッファとして機能する。
【００１０】
画像表示したサムネイルデータをそのまま、即ち非圧縮のまま外部記憶装置（図示せず。）に保存すると、記憶容量を浪費するので、圧縮するのが好ましい。その場合、主メモリ１２４のサムネイルデータを読み出し、ＦＩＦＯメモリ１３０、バッファ制御回路１１６及び中間バッファ１１８を介して圧縮伸長回路１２０に転送し、圧縮する。圧縮されたサムネイルデータは、ＦＩＦＯメモリ１３２を介して、図示しない外部記憶装置に格納される。
【００１１】
外部記憶装置（図示せず。）に記憶される画像データを表示する場合、外部記憶装置から読み出された圧縮データは、ＦＩＦＯメモリ１３０、バッファ制御回路１１６及び中間バッファ１１８を介して圧縮伸長処理回路１２０に転送され、ここで伸長される。圧縮伸長処理回路１２０で復元された画像データは、ＦＩＦＯメモリ１３２及び主メモリ１２４を介してＬＣＤ制御回路１２８に転送され、図示しない液晶表示装置の画面上に画像として表示される。外部記憶装置に非圧縮で画像データが格納される場合、伸長処理は不要である。
【００１２】
圧縮伸長処理回路１２０から主メモリ１２４へのデータ転送にＦＩＦＯメモリ１３２を使用する。主メモリ１２４から圧縮伸長処理回路１２０へのデータ転送にＦＩＦＯメモリ１３０を使用する。表示用サムネイル処理回路１１４から主メモリ１２４へのデータ転送にＦＩＦＯメモリ１２６を使用する。ＦＩＦＯメモリ１２６，１３０，１３２は、ＤＭＡ制御回路１３４によりＣＰＵバス権を獲得してデータのパスを確保する。
【００１３】
【発明が解決しようとする課題】
上述のように、画像データをファイル化して記録すると共に表示する処理では、色処理（画像処理）後に複数のデータパスが存在する。２に示す例では、メイン画像及びＤＣＦフォーマットのサムネイル画像のパスと表示用のパスである。
【００１４】
ファイル生成処理と表示処理を並列実行するためには、ＣＰＵ１２２、主メモリ１２４及びＬＣＤ制御回路１２８が接続するＣＰＵバスの利用をうまく調整する必要がある。
【００１５】
外部記憶装置（図示せず。）がＣＰＵバスに接続する場合、主メモリ１２４から外部記憶装置へのデータ転送レートがバス容量に比べて遅くなるので、メインメモリ１２４上に蓄積できるデータ量がフル状態になりやすい。例えば、デジタルスチルカメラの場合、連続撮影処理に支障をきたす。
【００１６】
また、主メモリ１２４に非圧縮の表示用画像データを格納することは、ＣＰＵ１２２のワーク領域及びファイル生成用のフレーム領域を狭くすることになる。これもまた、デジタルスチルカメラの場合に、連続撮影処理を困難にする。
【００１７】
本発明は、このような不都合を解消する情報処理装置を提示することを目的とする。
【００１８】
【課題を解決するための手段】
上記課題のいずれかを解決するために、本発明に係る情報処理装置は、画像情報をファイル化して保存すると共に表示手段に表示する情報処理装置であって、ＣＰＵと、前記ＣＰＵが接続されているＣＰＵバスに直接接続された主メモリと、画像情報を圧縮または伸長する圧縮伸長手段と、非圧縮の画像情報を一時記憶する中間バッファと、前記圧縮伸長手段及び前記中間バッファを制御する画像データ制御手段と、前記表示手段への表示データを生成する表示制御手段とを有し、前記表示制御手段は、前記中間バッファが接続されているバッファバスに接続され、前記ＣＰＵバスには直接接続されていず、前記中間バッファは前記バッファバスに接続するが、前記ＣＰＵバスには直接接続されていず、前記画像データ制御手段は、前記中間バッファに格納された画像情報を前記圧縮伸長手段により圧縮した後に該圧縮後の画像情報が前記ＣＰＵバス上に転送されるよう制御し、前記画像データ制御手段は、前記中間バッファに記憶された非圧縮の画像情報を、前記バッファバスを介して前記表示制御手段へ転送し、前記ＣＰＵバス上に転送された画像情報を前記主メモリに含まれる内蔵フレームメモリに記憶した後、外部記憶手段に転送することを特徴とする。
【００２０】
【実施例】
以下、図面を参照して、本発明の実施例を詳細に説明する。
【００２１】
図１は、本発明の一実施例の概略構成ブロック図を示す。本実施例では、ＣＰＵ１０は全体を制御するが、ＣＰＵバス１２には主メモリ１４が接続する。主メモリ１４には、ＣＰＵ１０のワーク領域と、画像データのフレームメモリ領域がある。主メモリ１４はビデオメモリ領域を有しない。
【００２２】
本実施例は、画像データをファイル化し記憶すること及び画像データを表示装置に表示する処理を行う装置であり、入力画像は、例えば、光学系からの光情報を光電変換素子で電気信号とし、ノイズ除去してデジタル化した画像データからなる。そのような画像データが色処理回路１６に入力する。
【００２３】
色処理回路１６は、入力画像データにインターポレーション、ホワイトバランス、色補正、γ処理及び偽色抑圧等の処理を施す。処理された画像データは、画像データ制御回路１８を介して中間バッファ２０にメイン画像データとして格納される。中間バッファ２０に格納されるメイン画像データを圧縮伸長処理回路２２で圧縮する場合、圧縮伸長処理回路２２の要求するフォーマットに変換する必要がある。例えば、デジタルカメラ等で主流であるＪＰＥＧ処理では、８ラスタ分の画素データを中間バッファ２０に記憶し、ＹＵＶ順に８×８画素のブロック単位に配列変換する必要がある。画像データ制御回路１８が、その変換（並び替え）作業を担当する。従って、中間バッファ２０は、メイン画像格納領域として８ラスタ分以上を具備する必要があり、１フレーム分の容量を必要としない。但し、装置構成によってはＣＰＵバス１２がビジーである時にデータを一時格納するバッファが必要であるので、そのデータ量分の領域を中間バッファ２０に確保する必要がある。色処理回路１６の前段にフレームバッファを設ける方が簡単である。
【００２４】
圧縮伸長処理回路２２による圧縮画像データは、画像データ制御回路１８を介してＦＩＦＯメモリ２４に書き込まれる。ＦＩＦＯメモリ２４が単位データを格納した時点で、ＤＭＡ制御回路２６は、ＣＰＵ１０にバス要求を印加する。ＣＰＵ１０は、条件が許せば、このバス要求に対しバス許可信号をＤＭＡ制御回路２６に返信して、ＦＩＦＯメモリ２４にＣＰＵバス１２の利用を許可する。ＤＭＡ制御回路２６はＦＩＦＯメモリ２４の記憶データを読み出し、ＣＰＵバス１２を介して主メモリ１４にＤＭＡ転送する。
【００２５】
主メモリ１４のステータス制御は、ＣＰＵ１０及びＤＭＡ制御回路２６のどちらで行っても良い。ＤＭＡ制御回路２６は、データ転送の間、バス・ビジー信号を出力する。
【００２６】
主メモリ１４に書き込まれた主画像データは、図示しない外部記憶装置に順次、転送される。
【００２７】
ＬＣＤ制御回路２８は、中間バッファ２０及び画像データ制御回路１８が接続するバスに接続する。
【００２８】
以上が主画像の転送動作である。これと同時に、ファイル用サムネイル処理回路３０が、色処理回路１６により色処理済みの画像データから高域成分を除去した後に間引いてサムネイル画像を生成し、画像データ制御回路１８に印加する。主画像データの転送と、サムネイル画像の転送は、本実施例では、並列実行可能である。サムネイル処理回路３０では、高域除去及び間引きによりデータ量を少なくしているので、主画像に対する転送要求頻度は微少である。
【００２９】
サムネイルのデータ量は、例えばＤＣＦフォーマットのように固定的であり、そのデータ量も小さいことので、中間バッファ２０にサムネイルの１画面分の格納領域を用意する。その格納領域を中間バッファ２０上で固定した方が、制御が簡単になる。
【００３０】
サムネイルデータの中間バッファ２０への格納は、主画像データの中間バッファ２０への格納の間隙を縫って行う必要がある。そのためには、中間バッファ２０のバス幅を画像データ幅の数倍にして転送時間を短縮する必要があるが、これは特に困難ではない。又は、中間バッファ２０自体を独立制御可能な複数領域に分割しても良い。
【００３１】
本実施例のように、圧縮伸長処理回路２２が単一の構成からなる場合、中間バッファ２０に格納されたサムネイルデータは、主画像データが全て主メモリ１４に転送されるまで、中間バッファ２０に保持される。そのために、上述の如く、中間バッファ２０は、１画面分のサムネイルを記憶できることが必要である。
【００３２】
中間バッファ２０に格納されるサムネイルデータの主メモリ１４への転送は、主画像データの転送時と同様の制御処理で実行できる。主画像及びサムネイルを圧縮して主メモリ１４に転送した後には、中間バッファ２０のサムネイル領域には、非圧縮状態の１画面分のサムネイルデータが格納されている。
【００３３】
ファイルデータ生成後に、画像データ制御回路１８は、中間バッファ２０より非圧縮のサムネイルデータをＬＣＤ制御回路２８に読み出す。サムネイルデータの画像サイズがＬＣＤ表示サイズと異なる場合、画像データ制御回路１８は、適宜にダミーデータを挿入してその相違を解消する。例えば、ＤＣＦフォーマットでは、サムネイルのサイズは１６０×１２０（又は３２０×２４０）であり、そのままでも液晶表示装置の画面内で表示可能である。
【００３４】
外部記憶装置（図示せず。）に記憶される画像データを表示する場合、外部記憶装置から読み出された圧縮データはＦＩＦＯメモリ３２、画像データ制御回路１８及び中間バッファ２０を介して圧縮伸長処理回路２２に転送され、ここで伸長される。圧縮伸長処理回路２２で復元された画像データは、画像データ制御回路１８を介してＬＣＤ制御回路２８に転送され、図示しない液晶表示装置の画面上に画像として表示される。外部記憶装置に非圧縮で画像データが格納される場合、伸長処理は不要である。
【００３５】
【発明の効果】
以上の説明から容易に理解できるように、本発明によれば、ＣＰＵバスの混雑を緩和できるとともに、主メモリを効率的に使用することが可能になった。
【００３６】
中間バッファに格納した圧縮前のサムネイル画像を表示用に使用することで、色処理（画像処理）後のデータパスを削減でき、これにより、処理負担を軽減できる。
【００３７】
また、ＣＰＵバスをビデオデータの転送から解放できる。主メモリに非圧縮の画像データを配置しないので、ＣＰＵの負荷を軽減出来る。例えば、デジタルスチルカメラに適用した場合、連続撮影処理を高速化できる。
【図面の簡単な説明】
【図１】 本発明の一実施例の概略構成ブロック図である。
【図２】 従来例の概略構成ブロック図である。
【符号の説明】
１０：ＣＰＵ
１２：ＣＰＵバス
１４：主メモリ
１６：色処理回路
１８：画像データ制御回路
２０：中間バッファ
２２：圧縮伸長処理回路
２４：ＦＩＦＯメモリ
２６：ＤＭＡ制御回路
２８：ＬＣＤ制御回路
３０：ファイル用サムネイル処理回路
３２：ＦＩＦＯメモリ
１１０：色処理回路
１１２：ファイル用サムネイル処理回路
１１４：表示用サムネイル処理回路
１１６：バッファ制御回路
１１８：中間バッファ
１２０：圧縮伸長処理回路
１２２：ＣＰＵ
１２４：主メモリ
１２６：ＦＩＦＯメモリ
１２８：ＬＣＤ制御回路
１３０，１３２：ＦＩＦＯメモリ
１３４：ＤＭＡ制御回路
Claims (3)
- 画像情報をファイル化して保存すると共に表示手段に表示する情報処理装置であって、
ＣＰＵと、
前記ＣＰＵが接続されているＣＰＵバスに直接接続された主メモリと、
画像情報を圧縮または伸長する圧縮伸長手段と、
非圧縮の画像情報を一時記憶する中間バッファと、
前記圧縮伸長手段及び前記中間バッファを制御する画像データ制御手段と、
前記表示手段への表示データを生成する表示制御手段
とを有し、
前記表示制御手段は、前記中間バッファが接続されているバッファバスに接続され、前記ＣＰＵバスには直接接続されていず、
前記中間バッファは前記バッファバスに接続するが、前記ＣＰＵバスには直接接続されていず、
前記画像データ制御手段は、前記中間バッファに格納された画像情報を前記圧縮伸長手段により圧縮した後に該圧縮後の画像情報が前記ＣＰＵバス上に転送されるよう制御し、
前記画像データ制御手段は、前記中間バッファに記憶された非圧縮の画像情報を、前記バッファバスを介して前記表示制御手段へ転送し、
前記ＣＰＵバス上に転送された画像情報を前記主メモリに含まれる内蔵フレームメモリに記憶した後、外部記憶手段に転送する
ことを特徴とする情報処理装置。 - 前記外部記憶手段から受信した圧縮後の画像情報を前記フレームメモリ領域に再展開し、
前記画像データ制御手段は、再展開した前記圧縮後の画像情報を、前記圧縮伸長手段により伸長して前記中間バッファに記憶し、該画像情報を前記バッファバスを介して前記表示制御手段へ転送するように制御する
請求項１に記載の情報処理装置。 - 前記主メモリは、ビデオメモリとして用いる領域を有しないことを特徴とする請求項１又は２に記載の情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001030358A JP4439746B2 (ja) | 2001-02-07 | 2001-02-07 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001030358A JP4439746B2 (ja) | 2001-02-07 | 2001-02-07 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002232837A JP2002232837A (ja) | 2002-08-16 |
| JP4439746B2 true JP4439746B2 (ja) | 2010-03-24 |
Family
ID=18894585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001030358A Expired - Fee Related JP4439746B2 (ja) | 2001-02-07 | 2001-02-07 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4439746B2 (ja) |
-
2001
- 2001-02-07 JP JP2001030358A patent/JP4439746B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002232837A (ja) | 2002-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3748489B2 (ja) | 画像処理装置、画像処理方法及びコンピュータ読み取り可能な記憶媒体 | |
| US7372485B1 (en) | Digital camera device and methodology for distributed processing and wireless transmission of digital images | |
| US8531546B2 (en) | Image processing apparatus having a buffer memory for image data storage | |
| JP2000092376A (ja) | 撮像装置 | |
| KR100821407B1 (ko) | 화상 정보 처리 시스템 및 화상 정보 처리 방법 | |
| US20070065022A1 (en) | Image signal processing apparatus and method | |
| JP4636755B2 (ja) | 撮像装置、画像処理方法、記録媒体およびプログラム | |
| US7023455B2 (en) | Apparatus and method for processing video signal | |
| JP2000092375A (ja) | 信号処理装置及びその制御方法 | |
| JP4024649B2 (ja) | 画像処理装置及び画像処理方法 | |
| US6661452B1 (en) | Digital camera capable of decreasing a required memory capacity | |
| JP2006304203A (ja) | 色差間引きの変換機能を有する電子カメラ | |
| JP4302661B2 (ja) | 画像処理システム | |
| JP4439746B2 (ja) | 情報処理装置 | |
| JP2000354193A (ja) | カメラシステムおよび映像信号処理方法 | |
| JP2003046939A (ja) | 電子カメラ、および電子カメラ用の制御ｉｃ | |
| JP2000092365A (ja) | 信号処理装置 | |
| JP4181655B2 (ja) | 画像処理装置、画像処理方法及びコンピュータ読み取り可能な記憶媒体 | |
| JP2000092349A (ja) | 画像処理装置 | |
| JP4823453B2 (ja) | 画像処理装置 | |
| JP2009296046A (ja) | 撮像装置 | |
| JP3742066B2 (ja) | カメラ画像処理装置 | |
| JP2004356974A (ja) | 撮像信号処理装置 | |
| JP2004295564A (ja) | ファイル保存装置、ファイル保存方法およびファイル保存プログラム | |
| JP2002094934A (ja) | 信号処理装置およびカメラシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100106 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140115 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |