JP3541391B2 - 映像処理装置 - Google Patents
映像処理装置 Download PDFInfo
- Publication number
- JP3541391B2 JP3541391B2 JP07174391A JP7174391A JP3541391B2 JP 3541391 B2 JP3541391 B2 JP 3541391B2 JP 07174391 A JP07174391 A JP 07174391A JP 7174391 A JP7174391 A JP 7174391A JP 3541391 B2 JP3541391 B2 JP 3541391B2
- Authority
- JP
- Japan
- Prior art keywords
- video
- unit
- display
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Image Processing (AREA)
- Studio Circuits (AREA)
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、映像信号を動画としてデジタル圧縮した後、映像デ−タをＣＰＵまたは記憶媒体に送り、また、ＣＰＵあるいは記憶媒体からの圧縮された映像デ−タをデジタル伸長させ、同時にモニタ−画面の任意位置および任意サイズで拡大、縮小させた動画表示を実現させる映像処理装置に関する。
【０００２】
【従来の技術】
従来例を図２を用いて説明する。映像信号２０を映像デコ−ダ部２１に送り、カラ−信号・輝度信号・同期信号に分離する。カラ−信号・輝度信号はＡＤコンバ−タ２２（以降、ＡＤＣと略称）によりデジタル化し、映像符合圧縮回路部２７で符合圧縮された映像デ−タはＣＰＵ１６とバスライン２９によりＣＰＵ１６または記憶媒体１５に送られる。ＣＰＵ１６または記憶媒体１５から圧縮された映像デ−タはＣＰＵバスライン２９を通じ、映像符合伸長回路部２８に送られてデ−タ伸長される。伸長されたデ−タは映像メモリ２３に書き込まれ、ＤＡコンバ−タ２４（以降、ＤＡＣと略称）でアナログ信号化させ、ビデオスイッチ２５に送られ、ビデオスイッチ２５によりＤＡＣ２４からの信号とコンピュ−タ映像信号２６を切り替える。そこからの映像信号をモニタ−部３１に送られて表示される。そこで、映像信号２０をモニタ−部３１に出力させながらＣＰＵバスライン２９に映像信号を符合圧縮させ、ＣＰＵ１６または記憶媒体１５に送ろうとした場合、映像信号２０を映像デコ−ダ２１、ＡＤＣ２２からデジタル化された映像デ−タを映像符合圧縮回路部２７により符合圧縮させ、ＣＰＵバスライン２９を経由し、ＣＰＵまたは記憶媒体に送られる。映像デコ−ダ部２１の信号を受けて圧縮伸長制御回路部３０は映像符合圧縮回路部２７と映像符合伸長回路部２８を制御している。
【０００３】
次に、先に書き込まれた映像デ−タをＣＰＵまたは記憶媒体からＣＰＵバスライン２９を通じ映像符合伸長回路部２８により符合伸長させ、映像メモリ２３を更新させ、モニタ−部３１に動画として表示される。
【０００４】
【発明が解決しようとする課題】
しかし、従来例で映像信号２０をフレ−ム単位またはフィ−ルド単位でＣＰＵまたは記憶媒体に書き込み作業後、映像メモリ２３を更新するため、映像信号のフレーム単位のあるいはフィールド単位の少なくとも１／２以下の速度での書き込みとなり、ここで仮に、フレーム単位あるいはフィールド単位の両者をまとめて「作業単位」と表現したとすると、映像信号をモニタ−部３１に表示する場合も作業単位の１／２以下の速度での表示となってしまう。
【０００６】
【課題を解決するための手段】
本発明の映像処理装置は、表示装置に表示するためのデータを記憶する映像メモリ部と、映像処理部と、バスとを備えた映像処理装置であって、
該バスを介して映像メモリ部に供給されるデータは該バスを介して該映像処理部にも供給されるように該映像メモリ部および該映像処理部とが該バスに並列に連結されてなり、
前記映像処理部は、該バスを介して供給されるデータを圧縮して記憶媒体に格納する映像符号圧縮回路部と、前記映像符号圧縮回路部によるデータの圧縮および格納と並行して前記映像メモリ部から映像を読み出して任意の表示サイズおよび表示位置で前記表示装置に表示する制御を行う表示拡大縮小回路部と、を備える。
【０００８】
【実施例】
図１は、本発明の全体回路ブロック図であり、かかる処理回路については、同一出願人による特開平０２−２９８１７６号公報に詳述され、特に、表示拡大縮小回路部についてはこの公報の第１４図に示されている。
【０００９】
図１において、映像信号１を映像デコ−ダ部２により色成分｛Ｒ色・Ｇ色・Ｂ色またはＹ（輝度）・Ｕ／Ｖ（色相）｝と、水平同期信号・垂直同期信号を得る。得られた色成分はＡＤコンバ−タ３へ送られデジタル信号化される。映像デコ−ダ部２の信号を受けて圧縮伸長制御回路部１９は映像符合圧縮回路部１０と映像符合伸長回路部１１を制御している。デジタル化された映像信号は、短絡状態（ＯＮ）となった絶縁回路部４を介して映像メモリ部５と映像符合圧縮回路部１０の双方に送られており、これらのＡＤコンバ−タ３と映像メモリ部５と映像符合圧縮回路部１０はバスライン１８を介して互いに連結されている。その際、バスライン１８を介して連結されている映像メモリ部と映像符合伸長回路部１１間は、絶縁回路部１２により絶縁状態（ＯＦＦ）となる。そこで、映像メモリ部５とＤＡコンバ−タ６とビデオスイッチ７は表示拡大縮小回路部１４により制御され、モニタ−部８内に任意の表示サイズの表示位置で表示され、コンピュ−タ映像信号９とス−パ−インポ−ズされる。それと同時に、映像符合圧縮回路部１０は絶縁回路部４からの映像信号を符合圧縮し、ＣＰＵバスライン１７を通じてＣＰＵ１６または記憶媒体１５に書き込まれる。その結果、ＣＰＵ１６は専らデータの取り込みに専念できるという大きな特徴をもつことになる。
【００１０】
再生時においては、通信回線などＣＰＵ１６を介した信号または記憶媒体１５からの圧縮符合化された映像デ−タを、映像符合伸長回路部１１により映像信号の符合伸長して、短絡状態（ＯＮ）となった絶縁回路部１２を通り、映像メモリ部５へ送られる。そこで、映像が送られた映像メモリ部５から表示拡大縮小回路部１４で制御された映像メモリ部５，ＤＡコンバ−タ６，ビデオスイッチ７を通り、任意の表示サイズおよび表示位置でモニタ−部８に表示される。その際、ＡＤコンバ−タ３の経路は絶縁回路部４により絶縁状態（ＯＦＦ）となる。この再生時に他のＣＰＵをさらに付加して再生専用に動作させることもできるが、本発明は絶縁回路部４と１２の存在によりそのような必要がない。
【００１１】
【発明の効果】
本発明により、映像データをモニター部に表示させたまま、同時に映像データを圧縮することができ、記憶媒体に書込むことができる。従って映像データはフィールドまたはフレーム単位で途切れることなく信号処理される。
【００１２】
また、ＣＰＵまたは記憶媒体から読みだされたデータは、指定サイズの映像デ−タを表示拡大縮小回路部１４により、指定サイズに拘らず任意の表示サイズおよび表示位置でモニタ−部８に表示させられ、今後、マルチメディアに対応した映像処理分野ではなくてはならない効果が得られる発明である。
【図面の簡単な説明】
【図１】本発明の回路ブロック図。
【図２】従来の回路ブロック図。
【符号の説明】
１：映像信号
２：映像デコ−ダ部
３：ＡＤコンバ−タ部
４：絶縁回路部
５：映像メモリ部
６：ＤＡコンバ−タ部
７：ビデオスイッチ部
８：モニタ−部
９：コンピュ−タ映像信号
１０：映像符合圧縮回路部
１１：映像符合伸長回路部
１２：絶縁回路部
１３：デジタイズ制御回路部
１４：表示拡大縮小回路部
１５：記憶媒体
１６：ＣＰＵ
１７：ＣＰＵバスライン
２０：映像信号
２１：映像デコ−ダ部
２２：ＡＤコンバ−タ
２３：映像メモリ部
２４：ＤＡコンバ−タ
２５：ビデオスイッチ部
２６：コンピュ−タ映像信号
２７：映像符合圧縮回路部
２８：映像符合伸長回路部
２９：ＣＰＵバスライン
３０：圧縮伸長制御回路部
３１：モニタ−部
【産業上の利用分野】
本発明は、映像信号を動画としてデジタル圧縮した後、映像デ−タをＣＰＵまたは記憶媒体に送り、また、ＣＰＵあるいは記憶媒体からの圧縮された映像デ−タをデジタル伸長させ、同時にモニタ−画面の任意位置および任意サイズで拡大、縮小させた動画表示を実現させる映像処理装置に関する。
【０００２】
【従来の技術】
従来例を図２を用いて説明する。映像信号２０を映像デコ−ダ部２１に送り、カラ−信号・輝度信号・同期信号に分離する。カラ−信号・輝度信号はＡＤコンバ−タ２２（以降、ＡＤＣと略称）によりデジタル化し、映像符合圧縮回路部２７で符合圧縮された映像デ−タはＣＰＵ１６とバスライン２９によりＣＰＵ１６または記憶媒体１５に送られる。ＣＰＵ１６または記憶媒体１５から圧縮された映像デ−タはＣＰＵバスライン２９を通じ、映像符合伸長回路部２８に送られてデ−タ伸長される。伸長されたデ−タは映像メモリ２３に書き込まれ、ＤＡコンバ−タ２４（以降、ＤＡＣと略称）でアナログ信号化させ、ビデオスイッチ２５に送られ、ビデオスイッチ２５によりＤＡＣ２４からの信号とコンピュ−タ映像信号２６を切り替える。そこからの映像信号をモニタ−部３１に送られて表示される。そこで、映像信号２０をモニタ−部３１に出力させながらＣＰＵバスライン２９に映像信号を符合圧縮させ、ＣＰＵ１６または記憶媒体１５に送ろうとした場合、映像信号２０を映像デコ−ダ２１、ＡＤＣ２２からデジタル化された映像デ−タを映像符合圧縮回路部２７により符合圧縮させ、ＣＰＵバスライン２９を経由し、ＣＰＵまたは記憶媒体に送られる。映像デコ−ダ部２１の信号を受けて圧縮伸長制御回路部３０は映像符合圧縮回路部２７と映像符合伸長回路部２８を制御している。
【０００３】
次に、先に書き込まれた映像デ−タをＣＰＵまたは記憶媒体からＣＰＵバスライン２９を通じ映像符合伸長回路部２８により符合伸長させ、映像メモリ２３を更新させ、モニタ−部３１に動画として表示される。
【０００４】
【発明が解決しようとする課題】
しかし、従来例で映像信号２０をフレ−ム単位またはフィ−ルド単位でＣＰＵまたは記憶媒体に書き込み作業後、映像メモリ２３を更新するため、映像信号のフレーム単位のあるいはフィールド単位の少なくとも１／２以下の速度での書き込みとなり、ここで仮に、フレーム単位あるいはフィールド単位の両者をまとめて「作業単位」と表現したとすると、映像信号をモニタ−部３１に表示する場合も作業単位の１／２以下の速度での表示となってしまう。
【０００６】
【課題を解決するための手段】
本発明の映像処理装置は、表示装置に表示するためのデータを記憶する映像メモリ部と、映像処理部と、バスとを備えた映像処理装置であって、
該バスを介して映像メモリ部に供給されるデータは該バスを介して該映像処理部にも供給されるように該映像メモリ部および該映像処理部とが該バスに並列に連結されてなり、
前記映像処理部は、該バスを介して供給されるデータを圧縮して記憶媒体に格納する映像符号圧縮回路部と、前記映像符号圧縮回路部によるデータの圧縮および格納と並行して前記映像メモリ部から映像を読み出して任意の表示サイズおよび表示位置で前記表示装置に表示する制御を行う表示拡大縮小回路部と、を備える。
【０００８】
【実施例】
図１は、本発明の全体回路ブロック図であり、かかる処理回路については、同一出願人による特開平０２−２９８１７６号公報に詳述され、特に、表示拡大縮小回路部についてはこの公報の第１４図に示されている。
【０００９】
図１において、映像信号１を映像デコ−ダ部２により色成分｛Ｒ色・Ｇ色・Ｂ色またはＹ（輝度）・Ｕ／Ｖ（色相）｝と、水平同期信号・垂直同期信号を得る。得られた色成分はＡＤコンバ−タ３へ送られデジタル信号化される。映像デコ−ダ部２の信号を受けて圧縮伸長制御回路部１９は映像符合圧縮回路部１０と映像符合伸長回路部１１を制御している。デジタル化された映像信号は、短絡状態（ＯＮ）となった絶縁回路部４を介して映像メモリ部５と映像符合圧縮回路部１０の双方に送られており、これらのＡＤコンバ−タ３と映像メモリ部５と映像符合圧縮回路部１０はバスライン１８を介して互いに連結されている。その際、バスライン１８を介して連結されている映像メモリ部と映像符合伸長回路部１１間は、絶縁回路部１２により絶縁状態（ＯＦＦ）となる。そこで、映像メモリ部５とＤＡコンバ−タ６とビデオスイッチ７は表示拡大縮小回路部１４により制御され、モニタ−部８内に任意の表示サイズの表示位置で表示され、コンピュ−タ映像信号９とス−パ−インポ−ズされる。それと同時に、映像符合圧縮回路部１０は絶縁回路部４からの映像信号を符合圧縮し、ＣＰＵバスライン１７を通じてＣＰＵ１６または記憶媒体１５に書き込まれる。その結果、ＣＰＵ１６は専らデータの取り込みに専念できるという大きな特徴をもつことになる。
【００１０】
再生時においては、通信回線などＣＰＵ１６を介した信号または記憶媒体１５からの圧縮符合化された映像デ−タを、映像符合伸長回路部１１により映像信号の符合伸長して、短絡状態（ＯＮ）となった絶縁回路部１２を通り、映像メモリ部５へ送られる。そこで、映像が送られた映像メモリ部５から表示拡大縮小回路部１４で制御された映像メモリ部５，ＤＡコンバ−タ６，ビデオスイッチ７を通り、任意の表示サイズおよび表示位置でモニタ−部８に表示される。その際、ＡＤコンバ−タ３の経路は絶縁回路部４により絶縁状態（ＯＦＦ）となる。この再生時に他のＣＰＵをさらに付加して再生専用に動作させることもできるが、本発明は絶縁回路部４と１２の存在によりそのような必要がない。
【００１１】
【発明の効果】
本発明により、映像データをモニター部に表示させたまま、同時に映像データを圧縮することができ、記憶媒体に書込むことができる。従って映像データはフィールドまたはフレーム単位で途切れることなく信号処理される。
【００１２】
また、ＣＰＵまたは記憶媒体から読みだされたデータは、指定サイズの映像デ−タを表示拡大縮小回路部１４により、指定サイズに拘らず任意の表示サイズおよび表示位置でモニタ−部８に表示させられ、今後、マルチメディアに対応した映像処理分野ではなくてはならない効果が得られる発明である。
【図面の簡単な説明】
【図１】本発明の回路ブロック図。
【図２】従来の回路ブロック図。
【符号の説明】
１：映像信号
２：映像デコ−ダ部
３：ＡＤコンバ−タ部
４：絶縁回路部
５：映像メモリ部
６：ＤＡコンバ−タ部
７：ビデオスイッチ部
８：モニタ−部
９：コンピュ−タ映像信号
１０：映像符合圧縮回路部
１１：映像符合伸長回路部
１２：絶縁回路部
１３：デジタイズ制御回路部
１４：表示拡大縮小回路部
１５：記憶媒体
１６：ＣＰＵ
１７：ＣＰＵバスライン
２０：映像信号
２１：映像デコ−ダ部
２２：ＡＤコンバ−タ
２３：映像メモリ部
２４：ＤＡコンバ−タ
２５：ビデオスイッチ部
２６：コンピュ−タ映像信号
２７：映像符合圧縮回路部
２８：映像符合伸長回路部
２９：ＣＰＵバスライン
３０：圧縮伸長制御回路部
３１：モニタ−部
Claims (1)
- 表示装置に表示するためのデータを記憶する映像メモリ部と、映像処理部と、バスとを備えた映像処理装置であって、
該バスを介して映像メモリ部に供給されるデータは該バスを介して該映像処理部にも供給されるように該映像メモリ部および該映像処理部とが該バスに並列に連結されてなり、
前記映像処理部は、該バスを介して供給されるデータを圧縮して記憶媒体に格納する映像符号圧縮回路部と、前記映像符号圧縮回路部によるデータの圧縮および格納と並行して前記映像メモリ部から映像を読み出して任意の表示サイズおよび表示位置で前記表示装置に表示する制御を行う表示拡大縮小回路部と、を備えることを特徴とする映像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07174391A JP3541391B2 (ja) | 1991-04-04 | 1991-04-04 | 映像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07174391A JP3541391B2 (ja) | 1991-04-04 | 1991-04-04 | 映像処理装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003433326A Division JP3636196B2 (ja) | 2003-12-26 | 2003-12-26 | 映像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04307876A JPH04307876A (ja) | 1992-10-30 |
| JP3541391B2 true JP3541391B2 (ja) | 2004-07-07 |
Family
ID=13469314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07174391A Expired - Lifetime JP3541391B2 (ja) | 1991-04-04 | 1991-04-04 | 映像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3541391B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0832962A (ja) * | 1994-07-20 | 1996-02-02 | Seiko Epson Corp | 動画映像信号の圧縮／伸長装置 |
-
1991
- 1991-04-04 JP JP07174391A patent/JP3541391B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04307876A (ja) | 1992-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0983947A (ja) | マルチメディア対応データ処理システムでビデオ・サイズをリアルタイムに変更するシステム | |
| JPS59158182A (ja) | テレビ電話装置 | |
| JP3541391B2 (ja) | 映像処理装置 | |
| JP3306374B2 (ja) | 記憶再生方法および記憶再生システム | |
| US5917467A (en) | PC card system having video input-output functions | |
| JP3544742B2 (ja) | ポータブルコンピュータ | |
| JP3636196B2 (ja) | 映像処理装置 | |
| JP3828010B2 (ja) | 画像受信システム | |
| JP3312456B2 (ja) | 映像信号処理装置 | |
| KR0155596B1 (ko) | 영상 캡쳐 겸용 영상 재생장치 | |
| JP2001028749A (ja) | 画像圧縮・伸張・表示装置 | |
| JP3288715B2 (ja) | 画像取り込み装置、及び画像取り込み装置を装着する画像記憶再生装置並びに画像入力装置 | |
| KR970003792B1 (ko) | 표준 압축/복원 지원용 비디오 오버레이 장치 | |
| JP2894870B2 (ja) | 画像蓄積装置 | |
| JP2001339723A (ja) | 画像圧縮・蓄積・表示装置 | |
| KR19990003234A (ko) | 폐쇄회로 감시장치 | |
| JPH08186791A (ja) | ビデオ記録装置 | |
| JP3004763B2 (ja) | 映像信号多重復号化装置 | |
| JP3075265B2 (ja) | ディジタルスチルカメラおよび画像データの処理装置 | |
| JP2004072629A (ja) | 画像信号処理装置及び画像記録出力装置 | |
| JP3728007B2 (ja) | 合成装置及びその方法 | |
| JP4076024B2 (ja) | 画像圧縮伸長装置およびデジタル映像システム | |
| JP2942838B2 (ja) | 動画処理システム | |
| JPH09224242A (ja) | 画像データバス装備画像圧縮伸長機構 | |
| Razavi et al. | High-performance JPEG image compression chip set for multimedia applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031226 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20031226 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040322 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |