JP4076024B2 - 画像圧縮伸長装置およびデジタル映像システム - Google Patents

Description

本発明は、例えばデジタルスチルカメラなどに用いられ、画像データを圧縮・伸長処理する画像圧縮伸長装置、および、撮像装置で撮像された画像データを表示装置にリアルタイムで表示させるために、この画像圧縮伸長装置を撮像装置と表示装置の間に設けたデジタル映像システムに関する。

従来、例えばデジタルスチルカメラなどに用いられ、撮像装置からリアルタイムに入力される画像をリアルタイムに表示装置に表示させる必要があるデジタル映像システムにおいて、撮像装置と表示装置とで画面更新周期や画面更新タイミング、さらには画面サイズなどが異なることから、少なくとも１画面分の画像データを記憶させるためのフレームメモリを設けることが一般的に行われている。

しかしながら、フレームメモリに非圧縮画像データを記憶させるために、フルカラー（２４ビット／画素）の画像データでは、解像度３２０×２４０で約１．８Ｍビットのメモリ容量が必要となり、それよりも解像度が高い場合には、さらにメモリ容量を増やす必要がある。このため、フレームメモリに対するコストや消費電力が無視できないものとなっている。特に、デジタルカメラなどで必要とされる圧縮伸長回路とその周辺回路およびフレームメモリを一つの集積回路に内蔵させようとした場合には、メモリ容量の問題が大きな障害となっている。

そこで、例えば特許文献１には、デジタル映像システムにおいて、フレームメモリの容量を削減するための方法が提案されている。

この特許文献１では、フレームメモリの前段に差分圧縮を行う回路を設け、フレームメモリの後段に差分伸長を行う回路を設けることによって、フレームメモリ容量の削減を図っている。しかしながら、差分圧縮方式によれば非常に良い画質が得られるものの、その圧縮率が高くても数分の一程度であり、高解像度が必要とされず、低解像度でも良い用途では、フレームメモリ容量の大きさが問題となる。

例えば、特許文献１の差分圧縮伸長方式を公知のＪＰＥＧ（Ｊｏｉｎｎｔ Ｐｈｏｔｏｇｒａｐｈｉｃ Ｅｘｐｅｒｔｓ Ｇｒｕｐｅ；ジェーペグ）方式に置き換えた場合を考える。ＪＰＥＧ方式では、画質と圧縮率とのトレードオフ関係を広く設定することができるため、低画質ながら圧縮率を数十分の一にまで向上させることが可能である。よって、ＪＰＥＧ方式を用いれば、フレームメモリの容量を大幅に削減することが可能となり、このことは低コストが要求される用途に好適である。

しかしながら、撮像装置や表示装置では画像データがラスタ単位で取り扱われるのに対して、ＪＰＥＧ方式では水平方向が８画素で垂直方向が８ラインのブロック（以下、８×８ブロックという）単位で画像データが取り扱われる。このため、ＪＰＥＧ方式の場合には、撮像装置と画像圧縮回路との間、および表示装置と画像伸長回路との間に、少なくともブロックを構成する８ライン分のラインメモリをバッファとして設ける必要がある。

例えば特許文献２には、このようなラインメモリを設けた圧縮回路を有する符号化装置、およびこのようなラインメモリを設けた伸長回路を有する復号化装置が開示されている。

この特許文献２に示されている符号化装置と復号化装置とを組み合わせることによって、特許文献１の差分圧縮方式をＪＰＥＧ方式に置き換えた画像圧縮伸長装置を構成することができる。この場合、特許文献２に開示された圧縮データメモリが、特許文献１のフレームメモリに相当する。

この特許文献２による符号化装置と復号化装置とを組み合せることによって、画像圧縮伸長装置のフレームメモリの容量を数十分の一に削減することができると共に、ＪＰＥＧ方式を採用した場合に圧縮回路の入力側および伸長回路の出力側に画像データのラスタとブロックとを変換するために設けられるバッファについてもラインメモリで構成することが可能である。したがって、特許文献２による符号化装置と復号化装置とを組み合せることによって、フレームメモリを用いることなく、特許文献１の装置よりもさらに低コストで画像圧縮伸長装置を構成することができる。

この特許文献２に示された符号化装置を画像圧縮装置とし、特許文献２に示された復号化装置を画像伸長装置として、これらを組み合わせて画像圧縮伸長装置を構成した場合のブロック図を図４に示し、図４を用いて従来の画像圧縮伸長装置の構成およびその動作を説明する。

図４に示すように、従来の画像圧縮伸長装置１０は、画像圧縮装置１１と、画像伸長装置１２と、これらの間に設けられたメモリ装置１４とを有しており、外部の撮像装置１３は画像圧縮装置１１を介してメモリ装置１４に接続され、メモリ装置１４は画像伸長装置１２を介して外部の表示装置１５に接続されている。画像圧縮装置１１は、特許文献２に示す符号化装置であり、画像伸長装置１２は特許文献２に示す復号化装置であって、これらが組み合わされて図４の画像圧縮伸長装置１０が構成されている。

画像圧縮装置１１は、圧縮回路１１１と、ラインメモリ１１２，１１３と、撮像装置１３からのデータをラインメモリ１１２または１１３に切り換えて入力させるスイッチ１１４と、ラインメモリ１１２および１１３からの各データを切り換えて圧縮回路１１１に入力させるスイッチ１１５と、これらの各部を制御する第１のラインメモリ制御回路１１６と、これらの回路間を結ぶデータ線および制御信号線とを有している。

画像伸長装置１２は、伸長回路１２１と、ラインメモリ１２２，１２３と、伸長回路１２１からのデータをラインメモリ１２２または１２３に切り換えて入力させるスイッチ１２４と、ラインメモリ１２２および１２３からの各データを切り換えて表示装置１５に出力させるスイッチ１２５と、これらの各部を制御する第２のラインメモリ制御回路１２６と、これらの回路間を結ぶデータ線および制御信号線とを有している。

メモリ装置１４は、第１の圧縮データメモリ１４２と、第２の圧縮データメモリ１４３と、圧縮回路１１１からのデータを切り換えて第１の圧縮データメモリ１４２または第２の圧縮データメモリ１４３に入力させるスイッチ１４４と、第１の圧縮データメモリ１４２および第２の圧縮データメモリ１４３からの各データを切り換えて伸長回路１２１に出力させるスイッチ１４５と、これらの各部を制御する圧縮データメモリ制御回路１４６と、これらの回路間を結ぶデータ線および制御信号線とを有している。

上記構成により、撮像装置１３からの入力画像データ１３ａが画像圧縮装置１１によって圧縮され、メモリ装置１４を構成する第１の圧縮データメモリ１４２と第２の圧縮データメモリ１４３とに圧縮データが記憶される。画像圧縮装置１１によってメモリ容量が削減され、これら圧縮データが画像伸長装置１２によって伸長されて表示装置１５の表示画面上に表示される。これによって、圧縮処理と伸長処理とが同時に行われ、撮像装置１３で撮像された画像がリアルタイムに表示装置１５に表示されることになる。

ここで、各構成部材について更に詳細に説明する。

撮像装置１３からの入力画像データ１３ａは、圧縮回路１１１によって取り扱われる最小単位であるブロックを構成する所定のライン数分の画像データを記憶するための容量を有するラインメモリ１１２，１１３に、スイッチ１１４を介して上記所定のライン数分だけ、交互に記憶される。

このスイッチ１１４は、撮像装置１３とラインメモリ１１２，１１３の入力側との間に設けられている。スイッチ１１４の入力端子Ｘには、撮像装置１３からの入力画像データ１３ａが入力されている。また、スイッチ１１４の出力端子Ａおよび出力端子Ｂはそれぞれ、ラインメモリ１１２，１１３の各入力端とそれぞれ接続されており、選択信号１１ａによって出力端子Ａまたは出力端子Ｂのいずれか一方のみが入力端子Ｘとの接続先として選択される。

また、スイッチ１１５は、ラインメモリ１１２，１１３の各出力端と圧縮回路１１１の入力端との間に設けられている。スイッチ１１５の出力端子Ｙは、圧縮回路１１１の入力端と接続されている。また、スイッチ１１５の入力端子Ａおよび出力端子Ｂはそれぞれ、ラインメモリ１１２，１１３の各出力端とそれぞれ接続されており、選択信号１１ｂによって入力端子Ａまたは入力端子Ｂのいずれか一方のみが出力端子Ｙとの接続先として選択される。

これらの選択信号１１ａ，１１ｂは、第１のラインメモリ制御回路１１６から出力される。この第１のラインメモリ制御回路１１６には、撮像装置１３からタイミング信号１３ｂが入力されており、この撮像装置１３からのタイミング信号１３ｂに基づいて、入力画像データ１３ａが１画面のうちのどの垂直方向の位置および水平方向の位置の画素に関するデータであるかがカウントされる。このうち、垂直方向のライン数カウントが上記所定のライン数の整数倍に達する毎に、選択信号１１ａ，１１ｂの各値が反転され、第１のラインメモリ制御回路１１６から圧縮回路１１１への圧縮開始イネーブル信号１１ｃがアクティブ状態とされる。

この圧縮開始イネーブル信号１１ｃは、圧縮回路１１１による圧縮処理が開始された際にアクティブ状態とされる圧縮開始イネーブル信号のクリア信号１１ｄによってクリアされる。

選択信号１１ａ，１１ｂは、常に互いに異なるラインメモリが選択されるように設定されており、一方のラインメモリへの入力画像データ１３ａの記憶と、他方のラインメモリからの入力画像データ１３ａの読み出しとを同時に行うことが可能となっている。

第１のラインメモリ制御回路１１６からは、上記カウントに基づいて、ラインメモリ１１２にアドレス１１ｅが出力されると共に、ラインメモリ１１３にアドレス１１ｆが出力される。

圧縮回路１１１では、第１のラインメモリ制御回路１１６からの圧縮開始イネーブル信号１１ｃがアクティブ状態になると、スイッチ１１５から入力される圧縮前画像データ１１ｇがブロック単位で圧縮される。例えば図５に示すような構成の１画面分の圧縮データ１１ｈが、一つの圧縮データとしてスイッチ１４４を介して第１の圧縮データメモリ１４２または第２の圧縮データメモリ１４３に出力される。

ここで、圧縮データの構成例について説明する。図５に示すＳＯＩ（Ｓｔａｒｔ Ｏｆ Ｉｍａｇｅ）は、ＪＰＥＧ方式における画像データの開始位置を示すマーカコードであり、ＥＯＩ（Ｅｎｄ Ｏｆ Ｉｍａｇｅ）は、ＪＰＥＧ方式における画像データの終端を示すマーカコードである。また、これらの二つのマーカの間にある画像データは、１画面分のＪＰＥＧ方式による圧縮データである。この図５では、１画面のサイズが３２０ピクセル×２４０ラインである場合を示している。

次に、メモリ装置１４について説明する。メモリ入力側では、スイッチ１４４は、圧縮回路１１１の出力端と第１の圧縮データメモリ１４２および第２の圧縮データメモリ１４３の各入力端との間に設けられている。このスイッチ１４４の入力端子Ｘには、圧縮回路１１１からの圧縮データ１１ｈが入力される。また、スイッチ１４４の出力端子Ａと出力端子Ｂとはそれぞれ、第１の圧縮データメモリ１４２と第２の圧縮データメモリ１４３とにそれぞれ接続されており、選択信号１４ａによって、スイッチ１４４の出力端子Ａまたは出力端子Ｂのいずれか一方のみが入力端子Ｘとの接続先として選択される。

メモリ出力側では、スイッチ１４５が、第１の圧縮データメモリ１４２および第２の圧縮データメモリ１４３の各出力端と伸長回路１２１の入力端との間に設けられている。スイッチ１４５の出力端子Ｙは伸長回路１２１と接続されている。また、スイッチ１４５の入力端子Ａは第１の圧縮データメモリ１４２と接続されており、その入力端子Ｂは第２の圧縮データメモリ１４３に接続されている。スイッチ１４５は、選択信号１４ｂによって、入力端子Ａまたは入力端子Ｂのいずれか一方のみが出力端子Ｙとの接続先として選択される。

これらの選択信号１４ａおよび選択信号１４ｂはそれぞれ、圧縮データメモリ制御回路１４６から出力される。これらの選択信号１４ａ，１４ｂは、圧縮回路１１１から圧縮データメモリ制御回路１４６に入力される１画面分の圧縮終了信号１４ｃと、第２のラインメモリ制御回路１２６からの垂直ブランク期間信号１４ｄとによって制御される。

１画面分の圧縮終了信号１４ｃは、圧縮回路１１１が１画面分の圧縮処理が終了するとアクティブ状態とされる。また、垂直ブランク期間信号１４ｄは、表示装置１４からのタイミング信号１５ｂに基づいて第２のラインメモリ制御回路１２６から出力される信号であって、表示装置１５の垂直ブランク期間にアクティブ状態とされる。

圧縮データメモリ制御回路１４６では、圧縮終了信号１４ｃおよび垂直ブランク期間信号１４ｄが共にアクティブ状態になったことを検知すると、選択信号１４ａと選択信号１４ｂとの各値を反転させて、記憶と読み出し、即ち圧縮用と伸長用の圧縮データメモリを交換する。なお、表示装置１５の垂直ブランク期間信号１４ｄがアクティブ状態になっても、圧縮終了信号１４ｃがネゲート（非アクティブ状態）であれば、選択信号１４ａと選択信号１４ｂとの各値は反転させない。

また、圧縮データメモリ制御回路１４６からは、第１のラインメモリ制御回路１１６に対して、撮像装置１３からの信号である入力画像データ１３ａとタイミング信号１３ｂとに関わらずに第１のラインメモリ制御回路１１６を初期化させるために、入力ディセーブル信号１４ｇが出力される。

この入力ディセーブル信号１４ｇがアクティブ状態になって、第１のラインメモリ制御回路１１６が初期化されると、圧縮回路１１１においても圧縮処理が停止されるため、１画面分を記憶し終えた側の圧縮データメモリに対する上書きによるデータ破壊を防止することができる。この入力ディセーブル信号１４ｇは、圧縮回路１１１からの圧縮終了信号１４ｃがアクティブ状態であることが検知されてから、表示装置１５の垂直ブランク期間信号１４ｄがアクティブ状態であることが検知されるまでの期間においてアクティブ状態とされ、この期間には第１のラインメモリ制御回路１１６が初期化されて圧縮回路１１１による処理が停止される。

第１のラインメモリ制御回路１１６では、入力ディセーブル信号１４ｇがネゲート（非アクティブ状態）されると、再び撮像装置１３からのタイミング信号１３ｂに基づいて、次の画面の先頭から入力画像データ１３ａの記憶を開始させ、圧縮開始イネーブル信号１１ｃを適宜アクティブ状態にさせることによって圧縮回路１１１による圧縮処理を再び開始させる。この圧縮回路１１１からの圧縮データは、上述のようにして交換された圧縮データメモリに対して、新たに記憶が開始される。

このようにして、第１の圧縮データメモリ１４２と第２の圧縮データメモリ１４３とに対して、それぞれ図５に示すような構成の１画面分の圧縮データ１１ｈが交互に記憶される。

一方、伸長回路１２１では、第２のラインメモリ制御回路１２６からの伸張開始イネーブル信号１２ｃがアクティブ状態となると、スイッチ１４５から入力される圧縮データ１４ｈを伸長処理する。この圧縮データ１４ｈの伸長処理後の画像データ１２ｇがスイッチ１２４を介してブロック単位でラインメモリ１２２またはラインメモリ１２３に出力される。

メモリ入力側のスイッチ１２４では、伸長回路１２１の出力端とラインメモリ１２２およびラインメモリ１２３の入力端との間に設けられている。スイッチ１２４の入力端子Ｘは伸長回路１２１と接続されている。また、スイッチ１２４の出力端子Ａはラインメモリ１２２と接続されており、出力端子Ｂはラインメモリ１２３と接続されている。第２のラインメモリ制御回路１２６からの選択信号１２ａによって出力端子Ａまたは出力端子Ｂのいずれか一方のみが入力端子Ｘとの接続先として選択される。

また、メモリ出力側のスイッチ１２５では、ラインメモリ１２２およびラインメモリ１２３の各出力端と表示装置１５との間に設けられている。スイッチ１２５の出力端子Ｙからは出力画像データ１２ｈが出力される。また、スイッチ１２５の入力端子Ａと入力端子Ｂとはそれぞれ、ラインメモリ１２２とラインメモリ１２３とにそれぞれ接続されており、選択信号１２ｂによって入力端子Ａまたは入力端子Ｂのいずれか一方のみが出力端子Ｙとの接続先として選択される。

これらの選択信号１２ａ，１２ｂはそれぞれ、第２のラインメモリ制御回路１２６から出力される。第２のラインメモリ制御回路１２６には、表示装置１５からのタイミング信号１５ｂが入力されており、この表示装置１５からのタイミング信号１５ｂに基づいて、出力画像データ１２ｈが１画面のうちのどの垂直方向の位置および水平方向の位置の画素に関するデータであるかがカウントされる。

このうち、垂直方向のライン数カウントが上記所定のライン数の整数倍に達する毎に、選択信号１２ａと選択信号１２ｂとの各値が反転され、第２のラインメモリ制御回路１２６から伸長回路１２１への伸長開始イネーブル信号１２ｃがアクティブ状態とされる。この伸長開始イネーブル信号１２ｃは、伸長回路１２１による伸長処理が開始された際にアクティブ状態となる伸長開始イネーブル信号のクリア信号１２ｄによってクリアされる。

また、これらの選択信号１２ａと選択信号１２ｂとは、常に互いに異なるラインメモリが選択されるように設定されており、一方のラインメモリへの画像データ１２ｇの記憶と、他方のラインメモリからの画像データ１２ｈの読み出しとを同時に行うことが可能となっている。

さらに、第２のラインメモリ制御回路１２６からは、上記カウントに基づいて、ラインメモリ１２２へのアドレス１２ｅとラインメモリ１２３へのアドレス１２ｆとが出力される。

さらに、第２のラインメモリ制御回路１２６からは、圧縮データメモリ制御回路１４６に対して垂直ブランク信号１４ｄが出力される。この垂直ブランク信号１４ｄは、表示装置１５からのタイミング信号１５ｂに基づいて、表示装置１５の垂直ブランク期間にのみアクティブ状態とされる信号である。なお、この垂直ブランク信号１４ｄは、表示装置１５から直接、圧縮データメモリ制御回路１４６に供給されるようにしてもよい。

圧縮回路１１１および伸長回路１２１の圧縮伸長方式がＪＰＥＧ方式である場合、圧縮回路１１１と伸長回路１２１とによって扱われる画像データの最小単位であるブロックサイズは、水平方向が８画素で垂直方向が８ラインである。よって、上記所定のライン数は８であり、各ラインメモリ１１２，１１３，１２２，１２３の容量は８ライン分の画素データを記憶可能な容量である。８ラインを単位として、ラインメモリ１１２とラインメモリ１１３とで交互に画像データの記憶と読み出しとが為され、また、ラインメモリ１２２とラインメモリ１２３とで交互に画像データの記憶と読み出しとが為される。

ここで、図４に示す従来の画像圧縮伸長装置１０の動作について、図６のタイミングチャートを用いて詳細に説明する。

図６のタイミングチャートは、図４の画像圧縮伸長装置１０において、撮像装置１３と表示装置１５とによって扱われる１画面の画像サイズが共に水平方向に３２０画素で垂直方向に２４０ラインであり、圧縮伸長方式をＪＰＥＧ方式として各ラインメモリの垂直方向の容量を８ラインとした場合を示すものである。

まず、図６の各波形について順次説明する。

一番上の入力ライン数カウントは、第１のラインメモリ制御回路１１６においてカウントされる入力画像データの垂直方向のライン数である。ここでは、垂直ブランク期間の値が「０」、有効なデータを含む最初のラインが「１」、最後のラインが「２４０」として表されている。

上から２番目の信号は、圧縮開始イネーブル信号１１ｃの信号波形を示している。圧縮開始イネーブル信号１１ｃは、アクティブ状態のときに「１」の値をとり、ネゲートのときに「０」となる。この値が「１」のときに圧縮回路１１１による圧縮処理がイネーブル状態となっており、この信号が「１」になると圧縮処理を開始可能な状態を表す。この圧縮開始イネーブル信号１１ｃは、圧縮回路１１１による圧縮処理が開始されたときに出力される圧縮開始イネーブル信号のクリア信号１１ｄによってクリアされると「０」に戻る。

上から３番目の出力ライン数カウントは、第２のラインメモリ制御回路１２６においてカウントされる出力画像データの垂直方向のライン数である。ここでは、垂直ブランク期間の値が「０」、有効なデータを含む最初のラインが「１」、最後のラインが「２４０」として表されている。

上から４番目の信号は、伸長開始イネーブル信号１２ｃの信号波形を示している。この伸長開始イネーブル信号１２ｃは、アクティブ状態のときに「１」の値をとり、ネゲートのときに「０」となる。この値が「１」のときに伸長回路１２１による伸長処理がイネーブル状態となっており、この信号が「１」になると伸長処理を開始可能な状態を表す。この伸長開始イネーブル信号１２ｃは、伸長回路１２１による伸長処理が開始されたときに出力される伸長開始イネーブル信号のクリア信号１２ｄによってクリアされると「０」に戻る。

その下の第１のスイッチ１１４および第２のスイッチ１１５、第３のスイッチ１４４および第４のスイッチ１４５、第５のスイッチ１２４および第６のスイッチ１２５はそれぞれのスイッチの端子ＡまたはＢのいずれが選択されているかを示している。

下から２番目と１番下の圧縮回路動作および伸長回路動作は、上記圧縮開始イネーブル信号１１ｃと伸長開始イネーブル信号１２ｃとによって圧縮開始動作または伸長開始動作が行われて各処理動作する期間を表している。この場合の（ ）内の各数値は、１画面を構成する２４０ラインを８ラインずつ処理する場合について、全３０回中、何回目の圧縮処理または伸長処理であるかを示している。例えば（２９）であると、全３０回中２９回目を示している。それぞれの「圧縮」または「伸長」という文字が記載されていない期間は、圧縮回路１１１または伸長回路１２１が各処理動作していない期間を表している。

次に、図６の各時刻ＡからＩまでの動作について時系列に説明する。

まず、時刻Ａは、第２のラインメモリ制御回路１２６でカウントされる出力画像データの垂直方向のライン数に関して、出力ライン数カウントが「８」の整数倍である「２１６」に達したため、第３のスイッチ１４４と第４のスイッチ１４５とを反転して、伸長開始イネーブル信号１２ｃがアクティブ状態となり、すぐに伸長回路１２１による伸長処理がスタートして、伸長開始イネーブル信号１２ｃのクリア信号１２ｄによって伸長開始イネーブル信号１２ｃがクリアされた時刻を表す。

時刻Ｂでは、第１のラインメモリ制御回路１１６でカウントされる入力画像データの垂直方向のライン数に関して、入力ラインカウントが「８」の倍数である「２３２」に達したため、第１のスイッチ１１４と第２のスイッチ１１５とが反転され、圧縮開始イネーブル信号１１ｃがアクティブ状態となり、すぐに圧縮回路１１１による圧縮処理がスタートして、圧縮開始イネーブル信号１１ｃのクリア信号１１ｄによって圧縮開始イネーブル信号１１ｃがクリアされた時刻を表す。

時刻Ｃでは、圧縮回路１１１による圧縮期間と伸長回路１２１による伸長期間とが重複している期間の終わりを示している。これにより、時刻Ｂから時刻Ｃまでの期間において、圧縮回路１１１と伸長回路１２１とが同時に動作していることを示している。

時刻Ｄでは、出力ラインカウントが「８」の整数倍である「２２４」に達したため、第３のスイッチ１２４と第４のスイッチ１２５とが反転され、伸長開始イネーブル信号１２ｃがアクティブ状態となり、すぐに伸長処理がスタートされて、伸長開始イネーブル信号１２ｃのクリア信号１２ｄによって伸長開始イネーブル信号１２ｇがクリアされた時刻を表す。

時刻Ｅでは、入力ラインカウントが「８」の倍数である「２４０」に達したため、第１のスイッチ１１４と第２のスイッチ１１５とが反転され、圧縮開始イネーブル信号１１ｃがアクティブ状態となり、すぐに圧縮処理がスタートして、圧縮開始イネーブル信号１１ｃのクリア信号１１ｄによって圧縮開始イネーブル信号１１ｃがクリアされた時刻を表す。

時刻Ｆは、圧縮回路１１１による圧縮期間と伸長回路１２１による伸長期間とが重複している期間の終わりを示す。これにより、時刻Ｅから時刻Ｆまでの期間において、圧縮回路１１１と伸長回路１２１とが同時に動作していることを示す。

時刻Ｇは、出力ラインカウントが「８」の整数倍である「２４０」に達したため、第３のスイッチ１２４と第４のスイッチ１２５とが反転され、伸長開始イネーブル信号１２ｃがアクティブ状態となり、すぐに伸長処理がスタートする時刻を表す。この時刻Ｇにおいて、入力ライン数カウントが「０」であることから、既に１画面分の圧縮終了信号１４ｃがアクティブ状態となっており、また、出力ライン数カウントが「２４０」から「０」に初期化されたため、表示装置１５の垂直ブランク期間信号１４ｄもアクティブ状態である。このため、圧縮データメモリ制御回路１４６によって、第５のスイッチ１４４と第６のスイッチ１４５とが反転され、圧縮回路１１１からの圧縮データが記憶される圧縮データメモリと伸長回路１２１による伸長処理のためにデータが読み出される圧縮データメモリとが交換される。

これにより、伸長開始イネーブル信号１２ｃがアクティブ状態となり、この時刻Ｇに引き続いて時刻Ｈにも連続して、２回分の伸長処理が連続して行われる。これは、表示装置１５の垂直ブランク期間が終わるまでに、ラインメモリ１２２，１２３に対して新たな画像データを伸長して記憶させておかないと、次の表示に間に合わなくなるためである。

時刻Ｉでは、新たな１画面分の入力画像データ１３ａが８ライン分記憶され、第１のラインメモリ制御回路１１６によって圧縮開始イネーブル信号１１ｃがアクティブ状態とされ、すぐに圧縮処理がスタートして、圧縮開始イネーブル信号１１ｃのクリア信号１１ｄによって圧縮開始イネーブル信号１１ｃがクリアされた時刻を表す。

以上のようにして、撮像装置１３からの入力画像データ１３ａは、画像圧縮装置１１と画像伸長装置１２とを経て、表示装置１５に出力画像データ１２ｈとして出力されてその表示画面上に表示される。
特開平１１−３４１２８８号公報（図１） 特開平７−１４７６３６号公報（図１および図３）

上記従来の画像圧縮伸長装置１０では、１画面分の画素データを記憶させるフレームメモリを設けずに、ラインメモリをバッファとして圧縮回路１１１と伸長回路１２１とによって画像データの圧縮処理および伸長処理を行うことができるため、メモリ容量を大幅に削減して低コスト化および低消費電力化を図ることができる。

この場合に、一般的な圧縮回路１１１と伸長回路１２１では、兼用することができる部分があるので、圧縮回路１１１と伸長回路１２１とで一部回路を共有する圧縮伸長兼用回路とすることによって、さらなる低コスト化を図ることが可能である。

しかしながら、上記従来の撮像装置１３と表示装置１５では、一般的に、単位時間当たりの画面数（いわゆるフレームレート）や、垂直同期周波数、水平同期周波数などが異なるため、リアルタイムに画像を表示させるためには、図６のタイミングチャートの時刻Ｂ〜時刻Ｃおよび時刻Ｅ〜時刻Ｆのように、圧縮動作と伸長動作とが重複する期間が存在する。したがって、図４に示す従来の画像圧縮伸長装置１０のように、圧縮回路１１１と伸長回路１２１とを独立して設ける必要がある。

このように、画像をリアルタイムに表示させる必要があるデジタル映像システムにおいて、画像圧縮伸長装置によって圧縮処理と伸長処理とを同時に処理する必要があるため、従来の画像圧縮伸長装置１０では、圧縮回路１１１と伸長回路１２１とを別々に設ける必要があり、圧縮回路１１１と伸長回路１２１とを兼用回路とすることが困難であった。

本発明は、上記従来の問題を解決するもので、フレームメモリを設けずにメモリ容量を削減すると共に、圧縮伸長兼用回路によって装置の小規模化を図り、低コストおよび低消費電力で画像をリアルタイムに表示させることができる画像圧縮伸長装置およびこれを用いたデジタル映像システムを提供することを目的とする。

本発明の画像圧縮伸長装置は、所定のライン数分の入力画像データをそれぞれ記憶可能とする第１および第２の入力画像用ラインメモリと、該第１および該第２の入力画像用ラインメモリの一方に対する入力画像データの記憶処理と、他方に対する入力画像データの読み出し処理とを同時に行うように、該第１および該第２の入力画像用ラインメモリを制御する入力画像用ラインメモリ制御回路とを有する入力画像用ラインメモリ部と、前記入力画像用ラインメモリ部の前記第１および前記第２の入力画像用ラインメモリから選択的に画像データを読み出してデータ圧縮する圧縮回路と、該圧縮回路から出力される圧縮データを、それぞれ、少なくとも入力画像データの１画面分記憶可能とする第１および第２の圧縮データメモリと、該第１および該第２の圧縮データメモリの一方に対する圧縮データの記憶処理と、他方に対する圧縮データの読み出し処理とを同時に行うように、該第１および該第２の圧縮データメモリを制御する圧縮データメモリ制御回路とを有する圧縮データメモリ部と、該圧縮データメモリ部の前記第１および前記第２の圧縮データメモリから圧縮データを選択的に読み出してデータ伸長する伸長回路と、該伸長回路から出力される画像データをそれぞれ所定のライン数分記憶可能とする第１および第２の出力画像用ラインメモリと、該第１および該第２の出力画像用ラインメモリの一方に対する出力画像データの記憶処理と、他方に対する出力画像データの読み出し処理とを同時に行うように、該第１および該第２の出力画像用ラインメモリを制御する出力画像用ラインメモリ制御回路とを有する出力画像用ラインメモリ部とを有する画像圧縮伸長装置において、前記入力画像用ラインメモリ部の前記第１および前記第２の入力画像用ラインメモリと、前記出力画像用ラインメモリ部の前記第１および前記第２の出力画像用ラインメモリとにそれぞれ記憶される画像データの所定のライン数が同じライン数に設定され、前記圧縮回路と伸長回路とは一部回路が共有されて、時分割で圧縮処理と伸長処理とを行う圧縮伸長兼用回路として構成されており、該圧縮伸長兼用回路は、前記圧縮処理と伸長処理との各処理単位が前記所定のライン数に設定されて、該処理単位で圧縮データが分割された状態で、該圧縮処理と伸長処理とを別々に繰り返して処理し、前記圧縮伸長兼用回路は、ＪＰＥＧ（Ｊｏｉｎｎｔ Ｐｈｏｔｏｇｒａｐｈｉｃ Ｅｘｐｅｒｔｓ Ｇｒｕｐｅ）方式によって画像データの圧縮処理と伸長処理とを行い、該圧縮処理による圧縮された画像データの前後に任意のマーカーコードを挿入して、前記圧縮データメモリ部の前記第１および前記第２の圧縮データメモリのそれぞれに記録することを特徴とし、そのことにより上記目的が達成される。

さらに、好ましくは、本発明の画像圧縮伸長装置におけるマーカーコードは、８ｎ（ｎは自然数）ライン分の画像データ毎に挿入される。

さらに、好ましくは、本発明の画像圧縮伸長装置における圧縮伸長兼用回路は、前記入力画像用ラインメモリ制御回路からの圧縮開始イネーブル信号に基づいて圧縮処理を行い、前記出力画像用ラインメモリ制御回路からの伸長開始イネーブル信号に基づいて伸長処理を行う。

さらに、好ましくは、本発明の画像圧縮伸長装置における圧縮伸長兼用回路は、前記圧縮開始イネーブル信号と伸長開始イネーブル信号とが共にアクティブ状態となったときに、前記伸長処理を優先する。

さらに、好ましくは、前記圧縮伸長兼用回路は、前記圧縮処理中に前記伸長開始イネーブル信号がアクティブ状態となったときに、該圧縮処理の終了後に前記伸長処理を開始するかまたは、該圧縮処理を一旦中断して、該伸長処理を優先する。

さらに、好ましくは、前記圧縮データメモリ部は、前記圧縮伸長兼用回路の圧縮データ出力側と前記圧縮データメモリの入力側との間、および該圧縮データメモリの出力側と該圧縮伸長兼用回路の伸長用入力側との間にそれぞれ、前記圧縮データメモリ制御回路からの選択信号に基づいて前記第１または前記第２の圧縮データメモリに切替える圧縮データメモリ切替スイッチ手段をそれぞれ有する。

さらに、好ましくは、前記入力画像用ラインメモリ部は、前記画像データの装置入力部と前記入力画像用ラインメモリの入力側との間、および該入力画像用ラインメモリの出力側と前記圧縮伸長兼用回路の圧縮用入力側との間にそれぞれ、前記入力画像用ラインメモリ制御回路からの選択信号に基づいて前記第１または前記第２の入力画像用ラインメモリに切替える入力画像用ラインメモリ切替スイッチ手段をそれぞれ有する。

さらに、好ましくは、前記出力画像用ラインメモリ部は、前記圧縮伸長兼用回路の伸長データ出力側と前記出力画像用ラインメモリの入力側との間、および該出力画像用ラインメモリの出力側と前記画像データの装置出力部との間にそれぞれ、前記出力画像用ラインメモリ制御回路からの選択信号に基づいて前記第１または前記第２の出力画像用ラインメモリに切替える出力画像用ラインメモリ切替スイッチ手段をそれぞれ有する。

本発明のデジタル映像システムは、前記画像圧縮伸長装置と、被写体を撮像して得られる画像データを入力画像データとして該画像圧縮伸長装置に供給する撮像装置と、該画像圧縮伸長装置から出力される出力画像データに応じた画像表示を表示画面上に行う表示装置とを備えており、そのことにより上記目的が達成される。

上記構成により、以下に、本発明の作用について説明する。

本発明にあっては、入力画像用ラインメモリと出力画像用ラインメモリとに記憶される画像データのライン数が同じ数（所定のライン数）に設定されている。圧縮伸長兼用回路では、その所定のライン数単位で、時分割で圧縮処理と伸長処理とが交互に行われる。圧縮データは、その所定のライン数単位を処理単位として分割されており、１画面よりも小さな分割単位で取り扱って圧縮処理および伸長処理を行うことが可能となる。

例えば、圧縮データに対して、ラインメモリの容量（所定のライン数）分の境界部にマーカーコードを挿入することにより、ラインメモリの容量であるライン数単位で圧縮データを分割して、圧縮処理および伸長処理を１画面よりも小さな処理単位で行うことが可能となる。例えばＪＰＥＧ方式の場合には、マーカーコードは例えば８ライン分の画像データ毎に設けられる。

従来では、圧縮動作と伸長動作とが重複する期間が存在するが、本発明では圧縮伸長兼用回路によって圧縮処理と伸長処理とが交互に行われる。

例えば、圧縮開始イネーブル信号と伸長開始イネーブル信号とが共にアクティブ状態となったときには、いずれか一方を優先させる必要があるが、一般的に伸長処理が間に合わずに表示が乱れることが問題となる場合が多いため、伸長処理を優先して処理することが好ましい。

また、圧縮処理中に伸長開始イネーブル信号がアクティブ状態となったときには、圧縮処理が終了するまで伸長処理が開始されないようにする。このとき、圧縮処理のために充分な時間的余裕があれば、圧縮処理を一旦中断させて、伸長処理を行った後で、中断された圧縮処理を再開させるようにしてもよい。

さらに、圧縮データメモリ、入力画像用ラインメモリおよび出力画像用ラインメモリとして、二つのメモリを設け、これらをスイッチで切替えることによって、記憶と読み出しとを同時に行って処理速度を向上させることが可能となる。

以上説明したように、本発明によれば、１画面分の画素データを記憶するための容量を有するフレームメモリを設けずに、圧縮伸長兼用回路、ラインメモリおよび圧縮データメモリという非常に小規模な構成の画像圧縮伸長装置によって、画像の圧縮処理と伸長処理とを行うことができる。これにより、低コストかつ低消費電力でリアルタイム表示が可能な画像圧縮伸長装置およびこれを用いたデジタル映像システムを実現することができる。

以下に、本発明の画像圧縮伸長装置およびこれを用いたデジタル映像システムの実施形態について、図面を参照しながら詳細に説明する。

図１は、本発明の画像圧縮伸長装置を用いたデジタル映像システムの一実施形態の構成例を示すブロック図である。なお、図４の従来の構成部材と同様の作用効果を奏する部材には同一の符号を付している。

図１に示すように、本実施形態のデジタル映像システム２０は、撮像装置１３と、表示装置１５と、これらの間に配設された本実施形態の画像圧縮伸長装置１０Ａとを備えている。

画像圧縮伸長装置１０Ａは、所定のライン数（処理単位）で時分割に圧縮処理と伸長処理とが重ならず別々に行える圧縮伸長兼用回路１００と、入力画像用ラインメモリとしての第１のラインメモリ１１２および第２のラインメモリ１１３と、第１のスイッチ１１４と、第２のスイッチ１１５と、入力画像用ラインメモリ制御回路としての第１のラインメモリ制御回路１１６と、出力画像用ラインメモリとしての第３のラインメモリ１２２および第４のラインメモリ１２３と、第３のスイッチ１２４と、第４のスイッチ１２５と、出力画像用ラインメモリ制御回路としての第２のラインメモリ制御回路１２６と、圧縮データメモリとしての第１の圧縮データメモリ１４２および第２の圧縮データメモリ１４３と、第５のスイッチ１４４と、第６のスイッチ１４５と、圧縮データメモリ制御回路１４６と、これらの回路間を結ぶデータ信号線および制御信号線とを有している。

これらのラインメモリ１１２，１１３、入力画像用ラインメモリ切替スイッチ手段としてのスイッチ１１４，１１５および第１のラインメモリ制御回路１１６により入力画像用ラインメモリ部が構成されて、所定のライン数分の入力画像データを記憶可能とする。

また、ラインメモリ１２２，１２３、出力画像用ラインメモリ切替スイッチ手段としてのスイッチ１２４，１２５および第２のラインメモリ制御回路１２６により出力画像用ラインメモリ部が構成されて、圧縮伸長兼用回路１００から出力される画像データを所定のライン数分記憶可能とする。

さらに、第１の圧縮データメモリ１４２，１４３、圧縮データメモリ切替スイッチ手段としてのスイッチ１４４，１４５および圧縮データメモリ制御回路１４６により圧縮データメモリ部が構成されて、圧縮伸長兼用回路１００から出力される圧縮データを少なくとも入力画像データの１画面分だけ記憶可能とする。

上記構成により、画像圧縮伸長装置１０Ａは、撮像装置１３からの入力画像データ１３ａが圧縮伸長兼用回路１００によって圧縮され、第１の圧縮データメモリ１４２と第２の圧縮データメモリ１４３とに圧縮データが記憶されることによってメモリ容量が削減され、これら圧縮データが圧縮伸長兼用回路１００によって伸長されて表示装置１５の表示画面上に表示される。このように、画像圧縮伸長装置１０Ａによって圧縮処理と伸長処理とが別々に行われ、撮像装置１３で撮像された画像がリアルタイムに表示装置１５の表示画面上に表示される。

ここで、図１の各構成部材の構成およびその動作について更に詳細に説明する。

まず、入力画像用ラインメモリ部について説明する。第１のラインメモリ１１２および第２のラインメモリ１１３はそれぞれ、圧縮伸長兼用回路１００によって取り扱われる最小単位であるブロックを構成する所定のライン数分の画像データを記憶するための容量を有している。撮像装置１３からの入力画像データ１３ａは、第１のラインメモリ１１２および第２のラインメモリ１１３に、第１のスイッチ１１４を介して上記所定のライン数分だけ、交互に記憶される。

メモリ入力側の第１のスイッチ１１４は、撮像装置１３と第１のラインメモリ１１２および第２のラインメモリ１１３の各入力端との間に設けられている。第１のスイッチ１１４の入力端子Ｘには、撮像装置１３からの入力画像データ１３ａが入力される。また、第１のスイッチ１１４の出力端子Ａおよび出力端子Ｂはそれぞれ、第１のラインメモリ１１２および第２のラインメモリ１１３の各入力端とそれぞれ接続されており、第１の選択信号１１ａによって出力端子Ａまたは出力端子Ｂのいずれか一方のみが入力端子Ｘとの接続先として選択される。

メモリ出力側の第２のスイッチ１１５は、第１のラインメモリ１１２および第２のラインメモリ１１３の各出力端と圧縮伸長兼用回路１００の圧縮用入力端との間に設けられている。第２のスイッチ１１５の出力端子Ｙは、圧縮伸長兼用回路１００の圧縮用入力端と接続されている。また、第２のスイッチ１１５の入力端子Ａおよび出力端子Ｂはそれぞれ、第１のラインメモリ１１２および第２のラインメモリ１１３の各出力端とそれぞれ接続されており、第２の選択信号１１ｂによって入力端子Ａまたは入力端子Ｂのいずれか一方のみが出力端子Ｙとの接続先として選択される。

第１の選択信号１１ａおよび第２の選択信号１１ｂはそれぞれ、第１のラインメモリ制御回路１１６から出力される。第１のラインメモリ制御回路１１６には、撮像装置１３からタイミング信号１３ｂが入力されており、この撮像装置１３からのタイミング信号１３ｂに基づいて、入力画像データ１３ａが１画面のうちのどの垂直方向の位置および水平方向の位置の画素に関するデータであるかが認識できるようにカウントが為される。このうち、垂直方向のライン数カウントが上記所定のライン数の整数倍に達する毎に、第１の選択信号１１ａと第２の選択信号１１ｂとの各値が反転され、第１のラインメモリ制御回路１１６から圧縮伸長兼用回路１００への圧縮開始イネーブル信号１１ｃがアクティブ状態とされる。

この圧縮開始イネーブル信号１１ｃは、圧縮伸長兼用回路１００による圧縮処理が開始された際にアクティブ状態とされる圧縮開始イネーブル信号のクリア信号１１ｄによって、クリアされる。

この圧縮開始イネーブル信号１１ｃのクリア信号１１ｄによって圧縮開始イネーブル信号１１ｃがクリアされるまで、第１のラインメモリ制御回路１１６内では、圧縮伸長兼用回路１００によりデータが読み出される方のラインメモリに対するアドレスカウンタが一時停止され、そのアドレスが保持される。

これらの第１の選択信号１１ａと第２の選択信号１１ｂとは、常に互いに異なるラインメモリが選択されるように設定されており、一方のラインメモリへの入力画像データ１３ａの記憶処理と、他方のラインメモリからの入力画像データ１３ａの読み出し処理とを同時に行うことが可能となっている。

第１のラインメモリ制御回路１１６からは、上記カウントに基づいて、第１のラインメモリ１１２にアドレス１１ｅが出力されると共に、第２のラインメモリ１１３にアドレス１１ｆが出力されている。

次に、圧縮データメモリ部について説明する。メモリ入力側の第５のスイッチ１４４は、圧縮伸長兼用回路１００の圧縮データ出力端と第１の圧縮データメモリ１４２および第２の圧縮データメモリ１４３の各入力端との間に設けられている。第５のスイッチ１４４の入力端子Ｘには、圧縮伸長兼用回路１００からの圧縮データ１１ｈが入力される。また、第５のスイッチ１４４の出力端子Ａと出力端子Ｂとはそれぞれ、第１の圧縮データメモリ１４２と第２の圧縮データメモリ１４３とにそれぞれ接続されており、第５の選択信号１４ａによって、出力端子Ａまたは出力端子Ｂのいずれか一方のみが入力端子Ｘとの接続先として選択される。

メモリ出力側の第６のスイッチ１４５は、第１の圧縮データメモリ１４２および第２の圧縮データメモリ１４３の各出力端と圧縮伸長兼用回路１００の伸長用入力端との間に設けられている。第６のスイッチ１４５の出力端子Ｙは圧縮伸長兼用回路１００の伸長用入力端と接続されている。また、第６のスイッチ１４５の入力端子Ａは第１の圧縮データメモリ１４２の出力端と接続されており、入力端子Ｂは第２の圧縮データメモリ１４３の出力端に接続されている。第６の選択信号１４ｂによって、入力端子Ａまたは入力端子Ｂのいずれか一方のみが出力端子Ｙとの接続先として選択される。

これらの第５の選択信号１４ａおよび第６の選択信号１４ｂはそれぞれ、圧縮データメモリ制御回路１４６から出力される。これらの選択信号１４ａおよび１４ｂは、圧縮伸長兼用回路１００から圧縮データメモリ制御回路１４６に入力される１画面分の圧縮終了信号１４ｃと、垂直ブランク期間信号１４ｄとによって制御される。

１画面分の圧縮終了信号１４ｃは、圧縮伸長兼用回路１００による１画面分の圧縮処理が終了するとアクティブ状態とされる。また、垂直ブランク期間信号１４ｄは、表示装置１５からのタイミング信号１５ｂに基づいて第２のラインメモリ制御回路１２６から出力される信号であって、表示装置１５の垂直ブランク期間にアクティブ状態とされる。

圧縮データメモリ制御回路１４６では、圧縮終了信号１４ｃおよび垂直ブランク期間信号１４ｄが共にアクティブ状態になったことが検知されると、第５の選択信号１４ａと第６の選択信号１４ｂとを反転させて、記憶処理と読み出し処理、即ち圧縮用と伸長用の圧縮データメモリを交換する。なお、表示装置１５の垂直ブランク期間信号１４ｄがアクティブ状態になっても、圧縮終了信号１４ｃがネゲート（非アクティブ状態）であれば、第５の選択信号１４ａと第６の選択信号１４ｂとは反転されない。

また、圧縮データメモリ制御回路１４６からは、第１のラインメモリ制御回路１１６に対して、撮像装置１３からの信号である入力画像データ１３ａとタイミング信号１３ｂとに関わらずに第１のラインメモリ制御回路１１６を初期化させるために、入力ディセーブル信号１４ｇが出力される。

この入力ディセーブル信号１４ｇがアクティブ状態となって、第１のラインメモリ制御回路１１６が初期化されると、圧縮伸長兼用回路１００においても圧縮処理が停止されるため、１画面分を記憶し終えた側の圧縮データメモリに対する上書きによるデータ破壊を防止することができる。入力ディセーブル信号１４ｇは、圧縮伸長兼用回路１００からの圧縮終了信号１４ｃがアクティブ状態であることが検知されてから、表示装置１５の垂直ブランク期間信号１４ｄがアクティブ状態であることが検知されるまでの期間においてアクティブ状態とされ、この期間には第１のラインメモリ制御回路１１６が初期化されて圧縮伸長兼用回路１００による処理が停止される。

第１のラインメモリ制御回路１１６では、入力ディセーブル信号１４ｇがネゲート（非アクティブ状態）されると、再び撮像装置１３からのタイミング信号１３ｂに基づいて、次の画面の先頭から入力画像データ１３ａの記憶を開始させ、圧縮開始イネーブル信号１１ｃを適宜アクティブ状態にさせることによって圧縮伸長兼用回路１００による圧縮処理を再び開始させる。圧縮伸長兼用回路１００からの圧縮データ１１ｈは、上述のようにして交換された圧縮データメモリに対して、新たに記憶が開始される。

このようにして、第１の圧縮データメモリ１４２と第２の圧縮データメモリ１４３とに対して、それぞれ図２に示すような構成の１画面分の圧縮データ１３ａが交互に記憶される。

次に、出力画像用ラインメモリ部について説明する。メモリ入力側の第３のスイッチ１２４は、圧縮伸長兼用回路１００の伸長データ出力端と第３のラインメモリ１２２および第４のラインメモリ１２３の各入力端との間に設けられている。第３のスイッチ１２３の入力端子Ｘは圧縮伸長兼用回路１００の伸長用出力端と接続されている。また、第３のスイッチ１２３の出力端子Ａは第３のラインメモリ１２２の入力端と接続されており、出力端子Ｂは第４のラインメモリ１２３の入力端と接続されている。第３の選択信号１２ａによって出力端子Ａまたは出力端子Ｂのいずれか一方のみが入力端子Ｘとの接続先として選択される。

メモリ出力側の第４のスイッチ１２５は、第３のラインメモリ１２２および第４のラインメモリ１２３の各出力端と表示装置１５の入力端との間に設けられている。第４のスイッチ１２５の出力端子Ｙからは出力画像データ１２ｈが表示装置１５の入力端に出力される。また、第４のスイッチ１２５の入力端子Ａと入力端子Ｂとはそれぞれ、第３のラインメモリ１２２と第４のラインメモリ１２３の各出力端とにそれぞれ接続されており、第４の選択信号１２ｂによって入力端子Ａまたは入力端子Ｂのいずれか一方のみが出力端子Ｙとの接続先として選択される。

第３の選択信号１２ａと第４の選択信号１２ｂとはそれぞれ、第２のラインメモリ制御回路１２６から出力される。第２のラインメモリ制御回路１２６には、表示装置１５からのタイミング信号１５ｂが入力されており、この表示装置１５からのタイミング信号１５ｂに基づいて、出力画像データ１２ｈが１画面のうちのどの垂直方向の位置および水平方向の位置の画素に関するデータであるかが認識されるようにカウントが為される。

このうち、垂直方向のライン数カウントが上記所定のライン数の整数倍に達する毎に、第３の選択信号１２ａと第４の選択信号１２ｂとが反転され、第２のラインメモリ制御回路１２６から圧縮伸長兼用回路１００への伸長開始イネーブル信号１２ｃがアクティブ状態とされる。

この伸長開始イネーブル信号１２ｃは、圧縮伸長兼用回路１００による伸長処理が開始された際にアクティブ状態となる伸長開始イネーブル信号１２ｃのクリア信号１２ｄによって、クリアされる。

この伸長開始イネーブル信号１２ｃのクリア信号１２ｄによって伸長開始イネーブル信号１２ｃがクリアされるまで、第２のラインメモリ制御回路１２６内では、圧縮伸長兼用回路１００によりデータが記憶される方のラインメモリに対するアドレスカウンタが一時停止され、そのアドレス１２ｅ，１２ｆが保持されている。

第３の選択信号１２ａと第４の選択信号１２ｂとは、常に互いに異なるラインメモリが選択されるように設定されており、一方のラインメモリへの出力画像データ１２ｇの記憶処理と、他方のラインメモリからの出力画像データ１２ｈの読み出し処理とを同時に行うことが可能となっている。

第２のラインメモリ制御回路１２６からは、上記カウントに基づいて、第３のラインメモリ１２２へのアドレス１２ｅと第４のラインメモリ１２３へのアドレス１２ｆとが出力される。そのアドレス１２ｅ，１２ｆによってラインメモリへの記憶処理と読み出し処理とが為される。

第２のラインメモリ制御回路１２６からは、圧縮データメモリ制御回路１４６に対して垂直ブランク信号１４ｄが出力される。

この垂直ブランク信号１４ｄは、表示装置１５からのタイミング信号１５ａに基づいて、表示装置１５の垂直ブランク期間にのみアクティブ状態とされる信号である。なお、この垂直ブランク信号１４ｄは、表示装置１５から直接、圧縮データメモリ制御回路１４６に供給されるようにしてもよい。

圧縮伸長兼用回路１００では、第１のラインメモリ制御回路１１６からの圧縮開始イネーブル信号１１ｃがアクティブ状態になると、第２のスイッチ１１５から入力される圧縮前の画像データ１１ｇが所定のライン数を単位として圧縮される。

ここで、所定のライン数とは、一つのラインメモリに対して垂直方向の画像データが記憶される容量のことである。

圧縮伸長兼用回路１００では、従来技術において図５に示すように１画面分の前後に挿入されていたマーカーコードが、所定のライン数分の圧縮が行われる部分の前後に挿入される。これにより、従来では１画面分の画像データによって一つの圧縮データが構成されていたのに対して、本実施形態では所定のライン数分の画像データによって一つの圧縮データが構成され、１画面分の圧縮データは複数の圧縮データによって構成されることになる。

このように、圧縮伸長兼用回路１００によって、所定のライン数分の圧縮データの前後に任意のマーカーコードが挿入されて、第５のスイッチ１４４を介して第１の圧縮データメモリ１４２または第２の圧縮データメモリ１４３に出力される。

圧縮伸長兼用回路１００では、第２のラインメモリ制御回路１２６からの伸張開始イネーブル信号１２ｃがアクティブ状態となると、第６のスイッチ１４５から入力される圧縮データ１４ｈが所定のライン数を単位として伸長される。

伸長処理後の画像データ１２ｇが第３のスイッチ１２４を介して所定のブロック単位で第３のラインメモリ１２２または第４のラインメモリ１２３に出力される。

このように、圧縮伸長兼用回路１００では、第１のラインメモリ制御回路１１６からの圧縮開始イネーブル信号１１ｃ、および第２のラインメモリ制御回路１２６からの伸張開始イネーブル信号１２ｃの二つのイネーブル信号に基づいて動作が行われる。

ここで、圧縮開始イネーブル信号１１ｃと伸長開始イネーブル信号１２ｃの二つのイネーブル信号が共にアクティブ状態になった場合には、圧縮伸長兼用回路１００では、いずれか一方を優先的に処理する必要がある。

一般的には、伸長処理が間に合わずに表示が乱れることが問題となる場合が多いので、本実施形態でも、圧縮開始イネーブル信号１１ｃと伸長開始イネーブル信号１２ｃの二つのイネーブル信号が共にアクティブ状態となった場合には、伸長処理を先に処理することにする。

この場合、伸長処理が先に処理されるまで、圧縮開始イネーブル信号１１ｃのクリア信号１１ｄはアクティブ状態とされず、圧縮開始イネーブル信号１１ｃは、所定のライン数分だけ伸長処理が終了されるまでクリアされない。

一方、圧縮伸長兼用回路１００による圧縮処理中に伸長開始イネーブル信号１２ｃがアクティブ状態になった場合には、圧縮処理が終了されるまで伸長開始イネーブル信号１２ｃのクリア信号１２ｄがアクティブ状態とならないように制御される。なお、圧縮処理に十分に時間的な余裕がある場合には、圧縮処理を一旦中断して伸長処理を所定のライン数分だけ行った後、再び中断された圧縮処理を再開するようにしてもよい。

図２に、本実施形態の画像圧縮伸長装置１０Ａによる圧縮データ構成の一例を示している。図２の例では、圧縮伸長方式をＪＰＥＧ方式としており、ラインメモリの容量である所定のライン数が「８」、１画面のサイズがＱＶＧＡ、即ち水平方向が「３２０」画素で垂直方向が「２４０」ラインである場合を示している。

図２に示すように、この圧縮データの構成例において、ＳＯＩマーカーコードとＥＯＩマーカーコードは、各８ライン分の圧縮データの前後に圧縮伸長兼用回路１００により挿入されており、これによって、８ラインのデータ毎に独立したＪＰＥＧ方式の圧縮データが構成されている。

この図２に示すような圧縮データの構成とすることにより、従来では、ラインメモリを用いても圧縮データの構成は図５に示すように１画面で一つの圧縮データであったのに対して、本実施形態ではラインメモリの容量である所定のライン数毎に圧縮データを独立させることができる。これによって、本実施形態の画像圧縮伸長装置１０Ａによれば、画像データの圧縮処理と伸長処理とをラインメモリの容量である８ライン単位で独立して行うことが可能となり、時分割での圧縮処理と伸長処理とを１画面よりも小さい８ライン単位で行うことが可能になる。

ここで、本実施形態の画像圧縮伸長装置１０Ａの動作について、図３のタイミングチャートを用いて詳細に説明する。

図３のタイミングチャートは、図１の画像圧縮伸長装置１０Ａにおいて、撮像装置１３と表示装置１５とによって扱われる１画面の画像サイズが共に水平方向に３２０画素で垂直方向に２４０ラインであり、圧縮伸長方式をＪＰＥＧ方式として各ラインメモリの垂直方向の容量を８ラインとした場合を示すものである。

まず、図３の各信号波形について説明する。

図３に示すように、一番上の入力ライン数カウントは、第１のラインメモリ制御回路１１６でカウントされる入力画像データの垂直方向のライン数である。ここでは、垂直ブランク期間の値が「０」、有効なデータを含む最初のラインが「１」、最後のラインが「２４０」として表されている。

上から２番目は、圧縮開始イネーブル信号１１ｃの信号波形を示している。圧縮開始イネーブル信号１１ｃは、アクティブ状態のときに「１」の値をとり、ネゲートのときに「０」となる。この値が「１」のときに圧縮伸長兼用回路１００による圧縮処理がイネーブル状態となっており、この信号が「１」になると圧縮処理を開始可能な状態を表す。この圧縮開始イネーブル信号１１ｃは、圧縮伸長兼用回路１００による圧縮処理が開始されたときに出力される圧縮開始イネーブル信号１１ｃのクリア信号１１ｄによってクリアされると「０」に戻る。

上から３番目の出力ライン数カウントは、第２のラインメモリ制御回路１２６でカウントされる出力画像データの垂直方向のライン数である。ここでは、垂直ブランク期間の値が「０」、有効なデータを含む最初のラインが「１」、最後のラインが「２４０」として表されている。

上から４番目は、伸長開始イネーブル信号１２ｃの信号波形を示している。この伸長開始イネーブル信号１２ｃは、アクティブ状態のときに「１」の値をとり、ネゲートのときに「０」となる。この値が「１」のときに圧縮伸長兼用回路１００による伸長処理がイネーブル状態となっており、この信号が「１」になると伸長処理を開始可能な状態を表す。この伸長開始イネーブル信号１２ｃは、圧縮伸長兼用回路１００による伸長処理が開始されたときに出力される伸長開始イネーブル信号１２ｃのクリア信号１２ｄによってクリアされると「０」に戻る。

その下の第１のスイッチ１１４〜第６のスイッチ１４５では、それぞれのスイッチの端子ＡまたはＢのいずれがが選択されているかを示している。

１番下の圧縮伸長兼用回路１００のモードは、上記圧縮開始イネーブル信号１１ｃと伸長開始イネーブル信号１２ｃとによって圧縮動作または伸長動作が行われている期間を表している。（ ）内の各数値は、１画面を構成する２４０ラインを８ラインずつ処理する場合について、全３０回中、何回目の圧縮処理または伸長処理であるかを示している。それぞれの圧縮動作または伸長動作が記載されていない期間は、圧縮伸長兼用回路１００の圧縮処理または伸長処理が動作していない期間を表している。

次に、図３の各時刻ＡからＩまでの動作について説明する。

まず、時刻Ａでは、出力ライン数カウントが「８」の整数倍である「２１６」に達したため、第３のスイッチ１２４と第４のスイッチ１２５とが反転されて、伸長開始イネーブル信号１２ｃがアクティブ状態となり、すぐに伸長処理がスタートして、伸長開始イネーブル信号１２ｃのクリア信号１２ｄによって伸長開始イネーブル信号１２ｃがクリアされた時刻を表している。

時刻Ｂでは、入力ラインカウントが「８」の倍数である「２３２」に達したため、第１のスイッチ１１４と第２のスイッチ１１５とが反転され、圧縮開始イネーブル信号１１ｃがアクティブ状態となる時刻である。このとき、圧縮伸長兼用回路１００による伸長処理中であるため、圧縮処理はスタートされず、圧縮開始イネーブル信号１１ｃはそのクリア信号１１ｄによってクリアされていない。

時刻Ｃでは、圧縮伸長兼用回路１００による伸長処理が終了され、圧縮処理が開始された時刻である。圧縮伸長兼用回路１００による圧縮処理が開始されると、圧縮開始イネーブル信号１１ｃのクリア信号１１ｄがアクティブ状態とされるので、圧縮開始イネーブル信号１１ｃはこの時点でクリアされる。

時刻Ｄでは、出力ラインカウントが「８」の整数倍である「２２４」に達したため、第３のスイッチ１２４と第４のスイッチ１２５とが反転され、伸長開始イネーブル信号１２ｃがアクティブ状態となり、すぐに伸長処理がスタートして、伸長開始イネーブル信号１２ｃのクリア信号１２ｄによって伸長開始イネーブル信号１２ｃがクリアされた時刻を表す。

時刻Ｅは、入力ラインカウントが「８」の倍数である「２４０」に達したため、第１のスイッチ１１４と第２のスイッチ１１５とが反転され、圧縮開始イネーブル信号１１ｃがアクティブ状態となった時刻である。このとき、圧縮伸長兼用回路１００による伸長処理中であるため、圧縮処理はスタートされず、圧縮開始イネーブル信号１１ｃはクリアされていない。

また、時刻Ｆでは、圧縮伸長兼用回路１００による伸長処理が終了され、圧縮処理が開始された時刻である。圧縮伸長兼用回路１００による圧縮処理が開始されると、圧縮開始イネーブル信号１１ｃのクリア信号１１ｄがアクティブ状態とされるので、圧縮開始イネーブル信号１１ｃもこの時点でクリアされている。

図６に示す従来例では、この時刻Ｂから時刻Ｃまで期間と、時刻Ｅから時刻Ｆまでの期間とは、圧縮回路１１１による圧縮処理と伸長回路１２１による伸長処理とが重複している期間であったが、本実施形態では圧縮伸長兼用回路１００による圧縮処理の開始を遅らせることによって、圧縮処理と伸長処理とが重ならないように処理している点が異なる。

また、時刻Ｇは、出力ラインカウントが「８」の整数倍である「２４０」に達したため、第５のスイッチ１４４と第６のスイッチ１４５とが反転され、伸長開始イネーブル信号１２ｃがアクティブ状態となり、すぐに伸長処理がスタートして、伸長開始イネーブル信号１２ｃのクリア信号１２ｄによって伸長開始イネーブル信号１２ｃがクリアされた時刻を表す。さらに、この時刻Ｇにおいて、入力ライン数カウントが「０」であることから、既に１画面分の圧縮終了信号１４ｃがアクティブ状態となっており、また、出力ライン数カウントが「２４０」から「０」に初期化されたため、表示装置１５の垂直ブランク期間信号１４ｄもアクティブ状態である。このため、圧縮データメモリ制御回路１４６によって、第５のスイッチ１４４と第６のスイッチ１４５とが反転され、圧縮伸長兼用回路１００からの圧縮データが記憶される圧縮データメモリと圧縮伸長兼用回路１００による伸長処理のためにデータが読み出される圧縮データメモリとが交換される。

これにより、伸長開始イネーブル信号１２ｃがアクティブ状態となり、この時刻Ｇに引き続いて時刻Ｈにも連続して、２回分の伸長処理が連続して行われる。これは、表示装置１５の垂直ブランク期間が終わるまでに、第３のラインメモリ１２２と第４のラインメモリ１２３とに対して新たな画像データを伸長して記憶させておかないと、次の表示に間に合わなくなるためである。

時刻Ｉでは、新たな１画面分の入力画像データ１３ａが８ライン分記憶され、第１のラインメモリ制御回路１１６によって圧縮開始イネーブル信号１１ｃがアクティブ状態とされ、すぐに圧縮処理がスタートして、圧縮開始イネーブル信号１１ｃのクリア信号１１ｄによって圧縮開始イネーブル信号１１ｃがクリアされた時刻を表す。

以上のようにして、撮像装置１３からの入力画像データ１３ａは、圧縮処理と伸長処理とを重なることなく別々に行う画像圧縮伸長兼用回路１００を経て、表示装置１５に出力画像データ１２ｈとして出力されてその表示画面上に表示される。

以上説明したように、本実施形態の画像圧縮伸長装置１０Ａによれば、入力画像用ラインメモリであるラインメモリ１１２および１１３と、出力画像用ラインメモリであるラインメモリ１２２および１２３とに記憶される画像データのライン数が同じ数に設定されており、圧縮伸長兼用回路１００によって、そのライン数単位で、時分割で圧縮処理と伸長処理とが別々に交互に繰り返して行われる。

圧縮データには、図２に示すように、ラインメモリの容量（所定のライン数）分の境界部にマーカーコードが挿入されているため、ラインメモリの容量であるライン数単位で圧縮データが分割されて、圧縮処理および伸長処理が１画面よりも小さな８ライン単位で行うことが可能となる。

従来技術のように、圧縮処理と伸長処理とが重複して行われる期間がないため、圧縮回路と伸長回路とを独立して設ける必要がなく、圧縮回路と伸長回路とで一部回路を共有させて、圧縮伸長兼用回路１００をより簡略な構成とすることができる。共用できる回路としては、例えばJPEG方式の回路においては量子化テーブルのメモリ、離散コサイン変換を行なう際の転置メモリ、ハフマンテーブル用のメモリ、量子化と逆量子化する際の掛け算器などがある。

さらに、圧縮データメモリとして第１の圧縮データメモリ１４２および第２の圧縮データメモリ１４３の二つのメモリが設けられ、入力画像用ラインメモリとしてラインメモリ１１２および１１３の二つのメモリが設けられ、出力画像用ラインメモリとしてラインメモリ１２２および１２３の二つのメモリが設けられており、それぞれスイッチで切替えることによって、一方のメモリへの記憶と他方のメモリからの読み出しとを同時に行って、処理速度を向上させることができる。

なお、本実施形態では、入力画像用ラインメモリを第１および第２の入力画像用ラインメモリ１１２，１１３で構成し、圧縮データメモリを第１および第２の圧縮データメモリ１４２，１４３で構成し、出力画像用ラインメモリを第１および第２の出力画像用ラインメモリ１２２，１２３で構成したが、これに限らず、一つの入力画像用ラインメモリ、一つの圧縮データメモリ、一つの出力画像用ラインメモリを有するように構成することもできる。この場合にも、これらに対する制御回路はそれぞれ必要であるが、スイッチおよびその制御は必要なくなる。

また、本実施形態では、マーカーコードは８ライン分の画像データ毎に挿入されるように構成したが、これに限らず、８ｎ（ｎは２以上の自然数）ライン分の画像データ毎に挿入され得る。

以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

本発明は、例えばデジタルスチルカメラなどに用いられ、画像データを圧縮・伸長処理する画像圧縮伸長装置、および、撮像装置で撮像された画像データを表示装置にリアルタイムで表示させるために、この画像圧縮伸長装置を撮像装置と表示装置の間に設けたデジタル映像システムの分野において、撮像装置と表示装置の画面更新周期や画面更新タイミング、画面サイズなどが異なっていても、画像圧縮伸長装置によって圧縮処理および伸長処理を行って、リアルタイムに画像を表示させることが可能となる。さらに、１画面分の画素データを記憶させるための容量を有するフレームメモリを用いずに、圧縮回路と伸長回路とで一部回路を共有させた圧縮伸長兼用回路と、ラインメモリと、圧縮データメモリという小規模なメモリ構成によって画像圧縮伸長回路を構成し、低コストで低消費電力によりリアルタイム表示が可能なデジタル映像システムを実現することが可能となる。

本発明の実施形態の画像圧縮伸長装置を用いたデジタル映像システムの構成例を示すブロック図である。 画像サイズが３２０ピクセル×２４０ラインの入力画像データを、図１の画像圧縮伸長装置により圧縮処理した場合の圧縮データの構成例を示す図である。 図２の入力画像データに対して、図１の画像圧縮伸長装置による圧縮処理および伸長処理を行う際のタイミングチャートである。 従来の画像圧縮伸長装置を用いたデジタル映像システムの構成例を示すブロック図である。 画像サイズが３２０ピクセル×２４０ラインの入力画像データを図４の画像圧縮伸長装置により圧縮した場合の圧縮データの構成例を示す図である。 図５の入力画像データに対して、図４の画像圧縮伸長装置による圧縮処理および伸長処理を行う際のタイミングチャートである。

符号の説明

１０Ａ 画像圧縮伸長装置
１１ａ 第１の選択信号
１１ｂ 第２の選択信号
１１ｃ 圧縮開始イネーブル信号
１１ｄ 圧縮イネーブルのクリア信号
１１ｅ 第１のラインメモリへのアドレス
１１ｆ 第２のラインメモリへのアドレス
１１ｇ 圧縮前画像データ
１１ｈ 圧縮データ
１２ａ 第３の選択信号
１２ｂ 第４の選択信号
１２ｃ 伸長開始イネーブル信号
１２ｄ 伸長開始イネーブル信号のクリア信号
１２ｅ 第３のラインメモリへのアドレス
１２ｆ 第４のラインメモリへのアドレス
１２ｇ 伸長後画像データ
１２ｈ 表示装置への出力画像データ
１３ 撮像装置
１３ａ 撮像装置からの入力画像データ
１３ｂ 撮像装置からのタイミング信号
１４ａ 第５の選択信号
１４ｂ 第６の選択信号
１４ｃ １画面分の圧縮終了信号
１４ｄ 表示装置の垂直ブランク期間信号
１４ｅ 第１の圧縮データメモリへのアドレス
１４ｆ 第２の圧縮データメモリへのアドレス
１４ｇ 入力ディセーブル信号
１４ｈ 圧縮データ
１５ 表示装置
１５ｂ 表示装置からのタイミング信号
２０ デジタル映像システム
１００ 圧縮伸長兼用回路
１１２ 第１のラインメモリ
１１３ 第２のラインメモリ
１１４ 第１のスイッチ
１１５ 第２のスイッチ
１１６ 第１のラインメモリ制御回路
１２２ 第３のラインメモリ
１２３ 第４のラインメモリ
１２４ 第３のスイッチ
１２５ 第４のスイッチ
１２６ 第２のラインメモリ制御回路
１４２ 第１の圧縮データメモリ
１４３ 第２の圧縮データメモリ
１４４ 第５のスイッチ
１４５ 第６のスイッチ
１４６ 圧縮データメモリ制御回路
時刻Ａ 第２９回目の伸長の開始した時刻
時刻Ｂ 入力ラインメモリのフルステータス信号がアクティブになった時刻
時刻Ｃ 第２９回目の圧縮を開始した時刻
時刻Ｄ 第３０回目の伸長を開始した時刻
時刻Ｅ 入力ラインメモリのフルステータス信号がアクティブになった時刻
時刻Ｆ 第３０回目の圧縮を開始した時刻
時刻Ｇ 第１回目の伸長を開始した時刻
時刻Ｈ 第２回目の伸長を開始した時刻

Claims (9)

1. 所定のライン数分の入力画像データをそれぞれ記憶可能とする第１および第２の入力画像用ラインメモリと、該第１および該第２の入力画像用ラインメモリの一方に対する入力画像データの記憶処理と、他方に対する入力画像データの読み出し処理とを同時に行うように、該第１および該第２の入力画像用ラインメモリを制御する入力画像用ラインメモリ制御回路とを有する入力画像用ラインメモリ部と、
   前記入力画像用ラインメモリ部の前記第１および前記第２の入力画像用ラインメモリから選択的に画像データを読み出してデータ圧縮する圧縮回路と、
   該圧縮回路から出力される圧縮データを、それぞれ、少なくとも入力画像データの１画面分記憶可能とする第１および第２の圧縮データメモリと、該第１および該第２の圧縮データメモリの一方に対する圧縮データの記憶処理と、他方に対する圧縮データの読み出し処理とを同時に行うように、該第１および該第２の圧縮データメモリを制御する圧縮データメモリ制御回路とを有する圧縮データメモリ部と、
   該圧縮データメモリ部の前記第１および前記第２の圧縮データメモリから圧縮データを選択的に読み出してデータ伸長する伸長回路と、
   該伸長回路から出力される画像データをそれぞれ所定のライン数分記憶可能とする第１および第２の出力画像用ラインメモリと、該第１および該第２の出力画像用ラインメモリの一方に対する出力画像データの記憶処理と、他方に対する出力画像データの読み出し処理とを同時に行うように、該第１および該第２の出力画像用ラインメモリを制御する出力画像用ラインメモリ制御回路とを有する出力画像用ラインメモリ部とを有する画像圧縮伸長装置において、
   前記入力画像用ラインメモリ部の前記第１および前記第２の入力画像用ラインメモリと、前記出力画像用ラインメモリ部の前記第１および前記第２の出力画像用ラインメモリとにそれぞれ記憶される画像データの所定のライン数が同じライン数に設定され、
   前記圧縮回路と伸長回路とは一部回路が共有されて、時分割で圧縮処理と伸長処理とを行う圧縮伸長兼用回路として構成されており、
   該圧縮伸長兼用回路は、前記圧縮処理と伸長処理との各処理単位が前記所定のライン数に設定されて、該処理単位で圧縮データが分割された状態で、該圧縮処理と伸長処理とを別々に繰り返して処理し、
   前記圧縮伸長兼用回路は、ＪＰＥＧ（Ｊｏｉｎｎｔ Ｐｈｏｔｏｇｒａｐｈｉｃ Ｅｘｐｅｒｔｓ Ｇｒｕｐｅ）方式によって画像データの圧縮処理と伸長処理とを行い、該圧縮処理による圧縮された画像データの前後に任意のマーカーコードを挿入して、前記圧縮データメモリ部の前記第１および前記第２の圧縮データメモリのそれぞれに記録することを特徴とする画像圧縮伸長装置。
2. 前記マーカーコードは、８ｎ（ｎは自然数）ライン分の画像データ毎に挿入される請求項１に記載の画像圧縮伸長装置。
3. 前記圧縮伸長兼用回路は、前記入力画像用ラインメモリ制御回路からの圧縮開始イネーブル信号に基づいて圧縮処理を行い、前記出力画像用ラインメモリ制御回路からの伸長開始イネーブル信号に基づいて伸長処理を行う請求項１に記載の画像圧縮伸長装置。
4. 前記圧縮伸長兼用回路は、前記圧縮開始イネーブル信号と前記伸長開始イネーブル信号とが共にアクティブ状態となったときに、前記伸長処理を優先する請求項３に記載の画像圧縮伸長装置。
5. 前記圧縮伸長兼用回路は、前記圧縮処理中に前記伸長開始イネーブル信号がアクティブ状態となったときに、該圧縮処理の終了後に前記伸長処理を開始するかまたは、該圧縮処理を一旦中断して、該伸長処理を優先する請求項３に記載の画像圧縮伸長装置。
6. 前記圧縮データメモリ部は、前記圧縮伸長兼用回路の圧縮データ出力側と前記圧縮データメモリの入力側との間、および該圧縮データメモリの出力側と該圧縮伸長兼用回路の伸長用入力側との間にそれぞれ、前記圧縮データメモリ制御回路からの選択信号に基づいて前記第１または前記第２の圧縮データメモリに切替える圧縮データメモリ切替スイッチ手段をそれぞれ有する請求項１に記載の画像圧縮伸長装置。
7. 前記入力画像用ラインメモリ部は、前記画像データの装置入力部と前記入力画像用ラインメモリの入力側との間、および該入力画像用ラインメモリの出力側と前記圧縮伸長兼用回路の圧縮用入力側との間にそれぞれ、前記入力画像用ラインメモリ制御回路からの選択信号に基づいて前記第１または前記第２の入力画像用ラインメモリに切替える入力画像用ラインメモリ切替スイッチ手段をそれぞれ有する請求項１に記載の画像圧縮伸長装置。
8. 前記出力画像用ラインメモリ部は、前記圧縮伸長兼用回路の伸長データ出力側と前記出力画像用ラインメモリの入力側との間、および該出力画像用ラインメモリの出力側と前記画像データの装置出力部との間にそれぞれ、前記出力画像用ラインメモリ制御回路からの選択信号に基づいて前記第１または前記第２の出力画像用ラインメモリに切替える出力画像用ラインメモリ切替スイッチ手段をそれぞれ有する請求項１に記載の画像圧縮伸長装置。
9. 請求項１〜８のいずれかに記載の画像圧縮伸長装置と、
   被写体を撮像して得られる画像データを入力画像データとして該画像圧縮伸長装置に供給する撮像装置と、
   該画像圧縮伸長装置から出力される出力画像データに応じた画像表示を表示画面上に行う表示装置とを備えたデジタル映像システム。
   

Images