JP3728007B2 - 合成装置及びその方法 - Google Patents
合成装置及びその方法 Download PDFInfo
- Publication number
- JP3728007B2 JP3728007B2 JP07662496A JP7662496A JP3728007B2 JP 3728007 B2 JP3728007 B2 JP 3728007B2 JP 07662496 A JP07662496 A JP 07662496A JP 7662496 A JP7662496 A JP 7662496A JP 3728007 B2 JP3728007 B2 JP 3728007B2
- Authority
- JP
- Japan
- Prior art keywords
- aspect ratio
- video
- images
- signal
- compression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Studio Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、合成装置及びその方法に係わり、特に、２つの映像を１つに合成する合成処理に関するものである。
【０００２】
【従来の技術】
従来のビデオ合成システムを、図１３に示す。図１３において、１３０１は合成装置、１３０２および１３０３はビデオ入力端子、１３０４および１３０５はＡＤコンバータ、１３０６、１３０７は圧縮回路、１３０８は左右合成回路、１３０９はＤＡコンバータ、１３１１はビデオ出力端子、１３１３はモニタである。
【０００３】
まず、ビデオ入力端子１３０１および１３０２には、コンポジットビデオ信号がそれぞれ入力される。そして、ＡＤコンバータ１３０４、１３０５によってディジタル信号に変換された後、圧縮回路１３０６、１３０７に送られる。
【０００４】
ここで、圧縮回路１３０６、１３０７の処理について、図３を参照しながら説明する。この圧縮は水平方向の圧縮であり、図３に示すように１水平期間のデータをサンプリングした画素ごとの演算によって行う。
【０００５】
水平方向の４／５圧縮（Ａ〜Ｅの５画素をＬ〜Ｏの４画素にする）は、Ａの画素をそのままＬの画素として出力し、Ｂの画素とＣの画素はそれぞれに重み付けをして加算してＭの画素を作る。この重みは、Ｂの画素とＣの画素からの距離（図中１１、１２）によって決まり、４／５圧縮ではＢの画素とＭの画素の距離はＢの画素とＣの画素の距離の１／４のため、近いほど重みがありＢの画素の重みは（１−１／４＝）３／４となる。
【０００６】
同様に、Ｃの画素の重みは１／４となり、その結果、Ｍ＝３／４×Ｂ＋１／４×Ｃとなる。次に、Ｎの画素は、Ｃの画素とＤの画素からの距離が等しいので、重みは１／２ずつになり、結果、Ｎ＝１／２×Ｃ＋１／２×Ｄとなる。
【０００７】
同じように、Ｏの画素、Ｐの画素、Ｑの画素を計算していくことにより、水平方向へ４／５圧縮されたことになる。同様に、１／２圧縮の場合は２つの画素の中間の距離に等しい画素が変換されるため、１／２ずつの重みの割合で画素が計算されて作られていく。
【０００８】
図１３に戻り、２つの映像を全て合成する場合、圧縮回路１３０６、１３０７で映像は１／２圧縮され、左右合成回路１３０８へ送られる。
左右合成回路１３０８のブロック図を、図５に示す。図５において、５０１、５０２はビデオ入力端子、５０３、５０４はメモリ、５０５はアドレス制御回路、５０６はビデオ出力端子である。
【０００９】
図１３の圧縮回路１３０６、１３０７からの２つの映像は、ビデオ入力端子５０１、５０２から入力され、メモリ５０３、５０４にそれぞれ保管される。アドレス制御回路５０５は、メモリ５０３に保管された映像を左画面へ出力するために、メモリ５０３へ読み出しクロックとそのアドレスを送る。
【００１０】
既に圧縮されている映像は、通常画面の１／２のデータ量しかないため、メモリ５０３の水平同期期間左半分の分のデータを読み出した時点で、ビデオ出力端子５０６からは水平同期期間の左半分の分の映像が出力されたことになる。
【００１１】
次に、アドレス制御回路５０５は、メモリ５０４に保管された映像を右画面へ出力するために、メモリ５０４へ読み出しクロックとそのアドレスを送る。そして、ビデオ出力端子５０６からは水平同期期間の右半分の分の映像が出力されたことになる。
【００１２】
次の水平同期期間では、再びメモリ５０３へ切り換えて左半分の映像を出力する。このように、１水平同期期間の半分の時間で、メモリ５０３および５０４の読み出しアドレスを切り換えていき、２つの映像を画面の左右に配置して１つの映像に合成する。
【００１３】
図１３に戻り、左右合成回路１３０８から出力されたビデオ信号は、ＤＡコンバータ１３０９によってアナログ信号に変換され、ビデオ出力端子１３１１から出力する。これにより、編集者は、モニタ１３１３でその時の映像を確認することができる。この時の概念図を図１４に示す。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記従来例では、入力された映像がワイドアスペクトを持つ場合、画面の左右に２つの映像を配置して１つに合成すると、映像のほとんどの部分を削除してしまうか、あるいは横方向に圧縮して各映像が縦長になってしまうという欠点があった。
【００１５】
また、上下に配置して１つの映像に合成する場合も考慮されるが、左右に配置するか、上下に配置するかは、人間がそれを判断して合成法を決定して、操作をしなければならないという欠点があった。
【００１６】
本発明は上述の問題点に鑑み、本出願に係わる発明の目的は、２つの映像の双方または一方がワイドアスペクトである場合、映像削除を防止してより大きい映像で自動的に合成を行うことができる合成装置及びその方法を提供することである。
【００２０】
【課題を解決するための手段】
本発明の合成装置は、２つの映像のアスペクト比を検出してアスペクト比検出情報を出力する検出手段と、上記検出手段で得られたアスペクト比検出情報を基にアスペクト比判断情報を出力する判断手段と、上記２つの映像を実質的に等しい大きさになるように圧縮する圧縮手段と、上記圧縮手段で圧縮された２つの映像を上下あるいは左右のどちらかに切り替えて合成する合成手段とを有し、上記判断手段から出力されたアスペクト比判断情報に応じて、上記合成手段の上下あるいは左右の合成を切り替えることを特徴とする。
【００２１】
また、本発明の合成方法は、２つの映像のアスペクト比を検出してアスペクト比検出情報を出力する検出工程と、上記検出工程で得られたアスペクト比検出情報を基にアスペクト比判断情報を出力する判断工程と、上記２つの映像を実質的に等しい大きさになるように圧縮する圧縮工程と、上記圧縮工程で圧縮された２つの映像を上下あるいは左右のどちらかに切り替えて合成する合成工程とを有し、上記判断工程から出力されたアスペクト比判断情報に応じて、上記合成工程の上下あるいは左右の合成を切り替えることを特徴とする。
【００３３】
【発明の実施の形態】
以下、本発明の合成装置及びその方法の一実施形態を図面を参照して説明する。
〔第１の実施形態〕
図１に本発明の第１の実施形態のブロック図を示す。図１において、１０１は合成装置、１０２および１０３はビデオ入力端子であり、１０４および１０５は符号検出回路である。１０６はオア回路、１０７および１０８はＡＤコンバータである。１０９および１１０は圧縮回路、１１１は合成回路、１１２はＤＡコンバータ、１１３はビデオ出力端子である。
【００３４】
このような構成において、ビデオ入力端子１０１、１０２には、ワイドのアスペクト比を持つコンポジットビデオ信号がそれぞれ入力される。そして、入力されたコンポジットビデオ信号は、ＡＤコンバータ１０７および１０８によってディジタル信号に変換され、その後、圧縮回路１０９、１１０に送られる。上記入力ビデオ信号は、符号検出回路１０４および１０５にも同時に送られる。
【００３５】
ここで、ワイドアスペクト比を示す符号が検出され、ワイドの場合には“１”がオア回路１０６へ送られる（通常のノーマルアスペクト比では“０”）。オア回路１０６では、入力のどちらか一方が“１”、つまり、ワイドアスペクト比の信号がどちらか一方に入力されると１を出力し、圧縮回路１０９、１１０と合成回路１１１へ送る（両方がノーマルの場合のみ“０”を出力する）。
【００３６】
ここで、圧縮回路１０９、１１０の構成と処理について、図２、３を参照しながら説明する。
図２において、２０１は圧縮回路、２０２はビデオ信号入力端子、２０３は制御信号入力端子、２０４は切換スイッチ、２０５は横圧縮回路、２０６は縦横圧縮回路、２０７は切換スイッチ、２０８はビデオ信号出力端子である。
【００３７】
このような構成において、上記ビデオ信号入力端子２０２から入力されたビデオ信号は切換スイッチ２０４に与えられる。上記切換スイッチ２０４は、制御信号入力端子２０３から与えられるオア回路１０６の出力である制御信号で切換え動作を行い、上記入力ビデオ信号の出力先が選択される。
【００３８】
上記制御信号が“０”の場合、ビデオ信号は横圧縮圧縮２０５に入力され、横方向に１／２の圧縮が行われる。また、上記制御信号が“１”の場合、ビデオ信号は縦横圧縮回路２０６に入力され、縦方向に１／２、横方向に３／８の圧縮が行われる。次に、処理を行った回路が切換スイッチ２０７により選択され、所定の処理が行われたビデオ信号がビデオ出力端子２０８より出力される。
【００３９】
図３は、水平方向の圧縮を説明する図である。図３に示すように、１水平期間のデータをサンプリングした画素ごとの演算によって行う。水平方向の４／５圧縮（Ａ〜Ｅの５画素をＬ〜Ｏの４画素に圧縮する）は、Ａの画素をそのままＬの画素として出力し、Ｂの画素とＣの画素はそれぞれに重み付けをして加算してＭの画素を作る。
【００４０】
この重みは、Ｂの画素とＣの画素からの距離（図中１１、１２）によって決まり、４／５圧縮ではＢの画素とＭの画素の距離はＢの画素とＣの画素の距離の１／４のため、近いほど重みがありＢの画素の重みは（１−１／４＝）３／４となる。同様に、Ｃの画素の重みは１／４なり、これらの結果、Ｍ＝３／４×Ｂ＋１／４×Ｃとなる。
【００４１】
次に、Ｎの画素はＣの画素とＤの画素からの距離が等しいので、重みは１／２ずつになり、これらの結果、Ｎ＝１／２×Ｃ＋１／２×Ｄとなる。同じようにして、Ｏ、Ｐ、Ｑの各画素を計算していくことにより、水平方向へ４／５圧縮することになる。１／２圧縮の場合は、２つの画素の中間の距離に新しい画素が変換されるため、１／２ずつの重みの割合で画素が計算されて作られていく。
【００４２】
図１に戻り、圧縮回路１０９、１１０でそれぞれ圧縮されたビデオ信号は合成回路１１１へ送られる。上記合成回路１１１の一例を示すブロック図を図４に示す。
図４において、４０１は合成回路、４０２および４０３はビデオ信号入力端子、４０４は制御信号入力端子、４０５および４０６は切換スイッチ、４０７は左右合成回路、４０８は上下合成回路、４０９は切換スイッチ、４１０はビデオ信号出力端子である。
【００４３】
このような構成において、ビデオ信号入力端子４０２、４０３から入力されたビデオ信号は、それぞれ切換スイッチ４０５、４０６に与えられる。そして、制御信号入力端子４０４から入力されるオア回路１０６の出力である制御信号で処理回路が選択される。
【００４４】
すなわち、制御信号が“０”の場合、入力されたビデオ信号は左右合成回路４０７に入力される。この場合は、横方向に半分に圧縮された２つの映像を左右に配置する合成であり、ノーマルのアスペクト比の１画面を生成して出力する。
【００４５】
一方、制御信号が“１”の場合は、ビデオ信号は上下合成回路４０８に入力される。この場合は、縦方向に１／２、横方向に３／８に圧縮された２つの映像を上下に配置する合成が行われ、ノーマルのアスペクト比の１画面を生成して出力する。
【００４６】
次に、図５を参照しながら左右合成回路４０７および上下合成回路４０８の処理について説明する。
図５において、５０１および５０２はビデオ入力端子、５０３および５０４はメモリ、５０５はアドレス制御回路、５０６はビデオ出力端子である。
【００４７】
圧縮回路１０９および１１０からの２つの映像は、ビデオ入力端子５０１および５０２から入力され、それぞれメモリ５０３および５０４に保管される。アドレス制御回路５０５は、左右合成の場合は、メモリ５０３に保管された映像を左画面へ出力するために、メモリ５０３へ読み出しクロックとそのアドレスを送る。
【００４８】
既に圧縮されている映像は、通常画面の１／２のデータ量しかないため、メモリ５０３の１水平同期期間の半分のデータを読み出した時点で、ビデオ出力端子５０６からは１水平同期期間の左半分の分だけ映像が出力されたことになる。
【００４９】
次に、アドレス制御回路５０５は、メモリ５０４に保管された映像を右画面へ出力するために、読み出しクロックとそのアドレスをメモリ５０４へ送る。これにより、ビデオ出力端子５０６からは１水平同期期間の右半分の分だけの映像が出力されたことになる。
【００５０】
次の水平同期期間では、再びメモリ５０３へ切り換えて左半分の映像を出力する。このように、１水平同期期間の半分の時間でメモリ５０３および５０４の読み出しアドレスを切り換えて行き、左右の映像合成を行う。
【００５１】
また、上下合成の場合は同様に、今度は１垂直期間の半分までは上半分になる第１の映像のデータをメモリ５０３から読み出す。また、もう半分の時間で下半分になる第２の映像のデータをメモリ５０４から読み出す。ここで、メモリ５０３および５０４は、上述した圧縮処理にも用いられることが可能であることは言うまでもない。
【００５２】
図１に戻り、合成回路１１１から出力された映像信号は、ＤＡコンバータ１１２によってアナログ信号に変換され、ビデオ出力端子１１３より出力される。
【００５３】
図６に、第１の実施形態の映像の概念図を示す。図６（ａ）では、通常のアスペクト比で入力された第１の映像および第２の映像は、横に圧縮されて１つの画像に合成される。図６（ｂ）では、ワイドのアスペクト比で入力された第１および第２の映像が縦に合成される。図６（ｃ）では、通常のアスペクト比の第１の映像と、ワイドのアスペクト比の第２の映像が上下に合成される。
【００５４】
ここで、符号検出回路１０４および１０５で検出するワイドアスペクトを示す符号は、現在一般的なものとしてＥＩＡＪのＣＰＸ−１２０４（通称ビデオＩＤ）があるが、これはビデオ信号の垂直ブランキング期間である２０Ｈ（１水平ライン）と２８３Ｈ目に書かれる２０ビットのデータである。
【００５５】
このビデオＩＤ信号を、図７に示す。これは、ＣＰＸ−１２０４の規格図であり、検出されるビデオＩＤは図７のｂｉｔ１およびｂｉｔ２である。
また、もう１つ提案されているものとして、コンポーネント信号のクロマ信号に直流電圧を重畳するＥＩＡＪのＣＰＸ−１２０２がある。
【００５６】
なお、第１の実施形態では、入力映像としてコンポジット信号を用いて説明したきたが、当然入出力を２つ持ち、それぞれの回路を２系統にして、コンポーネント信号としても同様の手法で実現できる。この場合、符号検出回路１０４、１０５での処理はクロマ信号のみになることは言うまでもない。
【００５７】
〔第２の実施形態〕
次に、本発明の第２の実施形態を説明する。上述した第１の実施形態では、上下に合成する場合に、入力映像を単純に縦、横方向を１／２に圧縮していたが、実際この信号をモニタでみても、上下半分のアスペクト比は９：２４であるため、横長の映像になっている。
【００５８】
そこで、本発明の第２の実施形態では、図１の圧縮回路１０９および１１０を図８に示すマスク処理回路を持つ縦横圧縮回路で行うようにしている。
図８において、８０１は縦横圧縮回路、８０２はビデオ入力端子、８０３は垂直圧縮回路、８０４は水平圧縮回路、８０５は左右マスク回路、８０６はビデオ出力端子である。
【００５９】
まず、ビデオ入力端子８０２に入力されたビデオ信号は、垂直圧縮回路８０３によって縦方向に１／２に圧縮される。ここで、縦方向の圧縮方法は、第１の実施形態の図２で説明した横方向の圧縮と同様で、縦方向の画素を用いて演算する。
【００６０】
次に、水平圧縮回路８０４では、横方向に１／２に圧縮する。次に、左右マスク回路８０５で、縦方向に圧縮して少なくなったデータを一定のデータで補うようにする。なお、これらの縦方向処理、横方向の圧縮処理、左右マスク処理の順番は、特に規定はない。
【００６１】
このようにして処理されたビデオ信号はビデオ出力端子８０６から出力され、図１の合成回路１１１へ送られる。以下の処理は第１の実施形態と同様である。図９に、本発明の第２の実施形態の概念図を示す。
【００６２】
〔第３の実施形態〕
次に、本発明の第３の実施形態を説明する。上述した第１の実施形態および第２の実施形態では、３：４のアスペクト比で再現できるようになっているが、ワイドモニタに出力した場合には３：４のアスペクト比では横長になってしまうことがある。そこで、この第３の実施形態では、出力信号にアスペクト比を表す信号を付加する回路を設けるようにしている。図１０に第３の実施形態の合成装置のブロック図を示す。
【００６３】
図１０において、第１の実施形態と同様のブロックには同じ番号が付してある。上述した第１の実施形態の合成装置に加えて、１１４は符号付加回路、１１５はワイドモニタである。
【００６４】
このような構成において、第１の実施形態、第２の実施形態と同様の処理がＤＡコンバータ１１２までに行われる。そして、符号付加回路１１４にて、符号検出回路１０４および１０５と同種のアスペクト比を表す符号が付加されて、ビデオ出力端子１１３より出力される。
【００６５】
本実施形態の合成装置１０１に接続されたワイドモニタ１１５は、出力されたビデオ信号に付加されたワイド画像を示す符号を参照し、必要に応じて横方向に映像を伸張せずに左右をマスクして出力する。図１１に第３の実施形態の概念図を示す。
【００６６】
ビデオＩＤ付加回路の一例を図１２を参照しながら説明する。図１２において、１１０１はビデオ入力端子、１１０２はＲＯＭ、１１０３はＤＡコンバータ、１１０４は切換制御回路、１１０５は切換スイッチ、１１０６はビデオ出力端子である。
【００６７】
このような構成において、ＲＯＭ１１０２にはＣＰＸ−１２０４に規定されたノーマルを表すデータが入っており、ＤＡコンバータ１１０３によってアナログ信号に変換される。
【００６８】
切換スイッチ１１０５は、ビデオ入力端子１１０１から入力されたビデオ信号の２０Ｈ目、または２８３Ｈ目を切換制御回路１１０４の信号に応じて置き換える。切換制御回路１１０４は、ＲＯＭのデータ読み出しタイミングも同時に制御する。なお、ＣＰＸ−１２０２の付加回路としては従来の簡単な電圧付加回路でよく、ノーマルを示す電圧は０Ｖである。
【００６９】
【発明の効果】
本発明は上述したように、２つの映像を圧縮して合成するときに、上記２つの映像のアスペクト比を検出してアスペクト比較検出情報を取得すると共に上記２つの映像を実質的に等しい大きさになるように圧縮し、前記アスペクト比較検出情報を基にしたアスペクト比判断情報を用いて、前記圧縮された２つの映像を自動的に上下あるいは左右のどちらかに合成するようにしたので、上記２つの映像のアスペクト比に適応した合成を自動的に選択することが可能になる。これにより、例えば上記２つの映像のうち、少なくとも一方の映像がワイドアスペクトであった場合には上下に合成するように動作させ、２つの映像のどちらもワイドアスペクトでない場合には左右に合成する様に動作させることができ、映像が削除されるのを防止してより大きい映像を自動的に合成することができるものである。
【図面の簡単な説明】
【図１】本発明の合成装置の第１の実施形態を示し、合成装置の特徴を最もよく表すブロック図である。
【図２】圧縮回路の一例を示すブロック図である。
【図３】圧縮方式を説明するための図である。
【図４】合成回路の一例を示すブロック図である。
【図５】左右合成回路の一例を示すブロック図である。
【図６】第１の実施形態の映像合成の概念図である。
【図７】ＣＰＸ−１２０４のデータの説明図である。
【図８】第２の実施形態の圧縮回路の一例を示すブロック図である。
【図９】第２の実施形態の映像合成の概念図である。
【図１０】第３の実施形態の圧縮回路の一例を示すブロック図である。
【図１１】第３の実施形態の映像合成の概念図である。
【図１２】符号付加回路の一例を示すブロック図である。
【図１３】従来例のシステムの一例を示すブロック図である。
【図１４】従来のシステムの映像合成の概念図である。
【符号の説明】
１０１ 合成装置
１０２、１０３ ビデオ入力端子
１０４、１０５ 符号検出回路
１０７、１０８ ＡＤコンバータ
１０９、１１０ 圧縮回路
１１１ 合成回路
１１２ ＤＡコンバータ
１１３ ビデオ出力端子
１１４ 符号付加回路
１１５ ワイドモニタ
２０３ 制御信号入力端子
２０４ 切換スイッチ
２０５ 横圧縮回路
２０６ 縦横圧縮回路
２０７ 切換スイッチ
２０８ ビデオ信号出力端子
２０１ 圧縮回路
２０２ ビデオ入力端子
４０１ 合成回路
４０２、４０３ ビデオ信号入力端子
４０４ 制御信号入力端子
４０５、４０６ 切換スイッチ
４０７ 左右合成回路
４０８ 上下合成回路
４０９ 切換スイッチ
４１０ ビデオ信号出力端子
５０１、５０２ ビデオ入力端子
５０３、５０４ メモリ
５０５ アドレス制御回路
５０６ ビデオ出力端子
８０１ 縦横圧縮回路
８０２ ビデオ入力端子
８０３ 垂直圧縮回路
８０４ 水平圧縮回路
８０５ 左右マスク回路
８０６ ビデオ出力端子
１１０１ ビデオ入力端子
１１０２ ＲＯＭ
１１０３ ＤＡコンバータ
１１０４ 切換制御回路
１１０５ 切換スイッチ
１１０６ ビデオ出力端子
【発明の属する技術分野】
本発明は、合成装置及びその方法に係わり、特に、２つの映像を１つに合成する合成処理に関するものである。
【０００２】
【従来の技術】
従来のビデオ合成システムを、図１３に示す。図１３において、１３０１は合成装置、１３０２および１３０３はビデオ入力端子、１３０４および１３０５はＡＤコンバータ、１３０６、１３０７は圧縮回路、１３０８は左右合成回路、１３０９はＤＡコンバータ、１３１１はビデオ出力端子、１３１３はモニタである。
【０００３】
まず、ビデオ入力端子１３０１および１３０２には、コンポジットビデオ信号がそれぞれ入力される。そして、ＡＤコンバータ１３０４、１３０５によってディジタル信号に変換された後、圧縮回路１３０６、１３０７に送られる。
【０００４】
ここで、圧縮回路１３０６、１３０７の処理について、図３を参照しながら説明する。この圧縮は水平方向の圧縮であり、図３に示すように１水平期間のデータをサンプリングした画素ごとの演算によって行う。
【０００５】
水平方向の４／５圧縮（Ａ〜Ｅの５画素をＬ〜Ｏの４画素にする）は、Ａの画素をそのままＬの画素として出力し、Ｂの画素とＣの画素はそれぞれに重み付けをして加算してＭの画素を作る。この重みは、Ｂの画素とＣの画素からの距離（図中１１、１２）によって決まり、４／５圧縮ではＢの画素とＭの画素の距離はＢの画素とＣの画素の距離の１／４のため、近いほど重みがありＢの画素の重みは（１−１／４＝）３／４となる。
【０００６】
同様に、Ｃの画素の重みは１／４となり、その結果、Ｍ＝３／４×Ｂ＋１／４×Ｃとなる。次に、Ｎの画素は、Ｃの画素とＤの画素からの距離が等しいので、重みは１／２ずつになり、結果、Ｎ＝１／２×Ｃ＋１／２×Ｄとなる。
【０００７】
同じように、Ｏの画素、Ｐの画素、Ｑの画素を計算していくことにより、水平方向へ４／５圧縮されたことになる。同様に、１／２圧縮の場合は２つの画素の中間の距離に等しい画素が変換されるため、１／２ずつの重みの割合で画素が計算されて作られていく。
【０００８】
図１３に戻り、２つの映像を全て合成する場合、圧縮回路１３０６、１３０７で映像は１／２圧縮され、左右合成回路１３０８へ送られる。
左右合成回路１３０８のブロック図を、図５に示す。図５において、５０１、５０２はビデオ入力端子、５０３、５０４はメモリ、５０５はアドレス制御回路、５０６はビデオ出力端子である。
【０００９】
図１３の圧縮回路１３０６、１３０７からの２つの映像は、ビデオ入力端子５０１、５０２から入力され、メモリ５０３、５０４にそれぞれ保管される。アドレス制御回路５０５は、メモリ５０３に保管された映像を左画面へ出力するために、メモリ５０３へ読み出しクロックとそのアドレスを送る。
【００１０】
既に圧縮されている映像は、通常画面の１／２のデータ量しかないため、メモリ５０３の水平同期期間左半分の分のデータを読み出した時点で、ビデオ出力端子５０６からは水平同期期間の左半分の分の映像が出力されたことになる。
【００１１】
次に、アドレス制御回路５０５は、メモリ５０４に保管された映像を右画面へ出力するために、メモリ５０４へ読み出しクロックとそのアドレスを送る。そして、ビデオ出力端子５０６からは水平同期期間の右半分の分の映像が出力されたことになる。
【００１２】
次の水平同期期間では、再びメモリ５０３へ切り換えて左半分の映像を出力する。このように、１水平同期期間の半分の時間で、メモリ５０３および５０４の読み出しアドレスを切り換えていき、２つの映像を画面の左右に配置して１つの映像に合成する。
【００１３】
図１３に戻り、左右合成回路１３０８から出力されたビデオ信号は、ＤＡコンバータ１３０９によってアナログ信号に変換され、ビデオ出力端子１３１１から出力する。これにより、編集者は、モニタ１３１３でその時の映像を確認することができる。この時の概念図を図１４に示す。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記従来例では、入力された映像がワイドアスペクトを持つ場合、画面の左右に２つの映像を配置して１つに合成すると、映像のほとんどの部分を削除してしまうか、あるいは横方向に圧縮して各映像が縦長になってしまうという欠点があった。
【００１５】
また、上下に配置して１つの映像に合成する場合も考慮されるが、左右に配置するか、上下に配置するかは、人間がそれを判断して合成法を決定して、操作をしなければならないという欠点があった。
【００１６】
本発明は上述の問題点に鑑み、本出願に係わる発明の目的は、２つの映像の双方または一方がワイドアスペクトである場合、映像削除を防止してより大きい映像で自動的に合成を行うことができる合成装置及びその方法を提供することである。
【００２０】
【課題を解決するための手段】
本発明の合成装置は、２つの映像のアスペクト比を検出してアスペクト比検出情報を出力する検出手段と、上記検出手段で得られたアスペクト比検出情報を基にアスペクト比判断情報を出力する判断手段と、上記２つの映像を実質的に等しい大きさになるように圧縮する圧縮手段と、上記圧縮手段で圧縮された２つの映像を上下あるいは左右のどちらかに切り替えて合成する合成手段とを有し、上記判断手段から出力されたアスペクト比判断情報に応じて、上記合成手段の上下あるいは左右の合成を切り替えることを特徴とする。
【００２１】
また、本発明の合成方法は、２つの映像のアスペクト比を検出してアスペクト比検出情報を出力する検出工程と、上記検出工程で得られたアスペクト比検出情報を基にアスペクト比判断情報を出力する判断工程と、上記２つの映像を実質的に等しい大きさになるように圧縮する圧縮工程と、上記圧縮工程で圧縮された２つの映像を上下あるいは左右のどちらかに切り替えて合成する合成工程とを有し、上記判断工程から出力されたアスペクト比判断情報に応じて、上記合成工程の上下あるいは左右の合成を切り替えることを特徴とする。
【００３３】
【発明の実施の形態】
以下、本発明の合成装置及びその方法の一実施形態を図面を参照して説明する。
〔第１の実施形態〕
図１に本発明の第１の実施形態のブロック図を示す。図１において、１０１は合成装置、１０２および１０３はビデオ入力端子であり、１０４および１０５は符号検出回路である。１０６はオア回路、１０７および１０８はＡＤコンバータである。１０９および１１０は圧縮回路、１１１は合成回路、１１２はＤＡコンバータ、１１３はビデオ出力端子である。
【００３４】
このような構成において、ビデオ入力端子１０１、１０２には、ワイドのアスペクト比を持つコンポジットビデオ信号がそれぞれ入力される。そして、入力されたコンポジットビデオ信号は、ＡＤコンバータ１０７および１０８によってディジタル信号に変換され、その後、圧縮回路１０９、１１０に送られる。上記入力ビデオ信号は、符号検出回路１０４および１０５にも同時に送られる。
【００３５】
ここで、ワイドアスペクト比を示す符号が検出され、ワイドの場合には“１”がオア回路１０６へ送られる（通常のノーマルアスペクト比では“０”）。オア回路１０６では、入力のどちらか一方が“１”、つまり、ワイドアスペクト比の信号がどちらか一方に入力されると１を出力し、圧縮回路１０９、１１０と合成回路１１１へ送る（両方がノーマルの場合のみ“０”を出力する）。
【００３６】
ここで、圧縮回路１０９、１１０の構成と処理について、図２、３を参照しながら説明する。
図２において、２０１は圧縮回路、２０２はビデオ信号入力端子、２０３は制御信号入力端子、２０４は切換スイッチ、２０５は横圧縮回路、２０６は縦横圧縮回路、２０７は切換スイッチ、２０８はビデオ信号出力端子である。
【００３７】
このような構成において、上記ビデオ信号入力端子２０２から入力されたビデオ信号は切換スイッチ２０４に与えられる。上記切換スイッチ２０４は、制御信号入力端子２０３から与えられるオア回路１０６の出力である制御信号で切換え動作を行い、上記入力ビデオ信号の出力先が選択される。
【００３８】
上記制御信号が“０”の場合、ビデオ信号は横圧縮圧縮２０５に入力され、横方向に１／２の圧縮が行われる。また、上記制御信号が“１”の場合、ビデオ信号は縦横圧縮回路２０６に入力され、縦方向に１／２、横方向に３／８の圧縮が行われる。次に、処理を行った回路が切換スイッチ２０７により選択され、所定の処理が行われたビデオ信号がビデオ出力端子２０８より出力される。
【００３９】
図３は、水平方向の圧縮を説明する図である。図３に示すように、１水平期間のデータをサンプリングした画素ごとの演算によって行う。水平方向の４／５圧縮（Ａ〜Ｅの５画素をＬ〜Ｏの４画素に圧縮する）は、Ａの画素をそのままＬの画素として出力し、Ｂの画素とＣの画素はそれぞれに重み付けをして加算してＭの画素を作る。
【００４０】
この重みは、Ｂの画素とＣの画素からの距離（図中１１、１２）によって決まり、４／５圧縮ではＢの画素とＭの画素の距離はＢの画素とＣの画素の距離の１／４のため、近いほど重みがありＢの画素の重みは（１−１／４＝）３／４となる。同様に、Ｃの画素の重みは１／４なり、これらの結果、Ｍ＝３／４×Ｂ＋１／４×Ｃとなる。
【００４１】
次に、Ｎの画素はＣの画素とＤの画素からの距離が等しいので、重みは１／２ずつになり、これらの結果、Ｎ＝１／２×Ｃ＋１／２×Ｄとなる。同じようにして、Ｏ、Ｐ、Ｑの各画素を計算していくことにより、水平方向へ４／５圧縮することになる。１／２圧縮の場合は、２つの画素の中間の距離に新しい画素が変換されるため、１／２ずつの重みの割合で画素が計算されて作られていく。
【００４２】
図１に戻り、圧縮回路１０９、１１０でそれぞれ圧縮されたビデオ信号は合成回路１１１へ送られる。上記合成回路１１１の一例を示すブロック図を図４に示す。
図４において、４０１は合成回路、４０２および４０３はビデオ信号入力端子、４０４は制御信号入力端子、４０５および４０６は切換スイッチ、４０７は左右合成回路、４０８は上下合成回路、４０９は切換スイッチ、４１０はビデオ信号出力端子である。
【００４３】
このような構成において、ビデオ信号入力端子４０２、４０３から入力されたビデオ信号は、それぞれ切換スイッチ４０５、４０６に与えられる。そして、制御信号入力端子４０４から入力されるオア回路１０６の出力である制御信号で処理回路が選択される。
【００４４】
すなわち、制御信号が“０”の場合、入力されたビデオ信号は左右合成回路４０７に入力される。この場合は、横方向に半分に圧縮された２つの映像を左右に配置する合成であり、ノーマルのアスペクト比の１画面を生成して出力する。
【００４５】
一方、制御信号が“１”の場合は、ビデオ信号は上下合成回路４０８に入力される。この場合は、縦方向に１／２、横方向に３／８に圧縮された２つの映像を上下に配置する合成が行われ、ノーマルのアスペクト比の１画面を生成して出力する。
【００４６】
次に、図５を参照しながら左右合成回路４０７および上下合成回路４０８の処理について説明する。
図５において、５０１および５０２はビデオ入力端子、５０３および５０４はメモリ、５０５はアドレス制御回路、５０６はビデオ出力端子である。
【００４７】
圧縮回路１０９および１１０からの２つの映像は、ビデオ入力端子５０１および５０２から入力され、それぞれメモリ５０３および５０４に保管される。アドレス制御回路５０５は、左右合成の場合は、メモリ５０３に保管された映像を左画面へ出力するために、メモリ５０３へ読み出しクロックとそのアドレスを送る。
【００４８】
既に圧縮されている映像は、通常画面の１／２のデータ量しかないため、メモリ５０３の１水平同期期間の半分のデータを読み出した時点で、ビデオ出力端子５０６からは１水平同期期間の左半分の分だけ映像が出力されたことになる。
【００４９】
次に、アドレス制御回路５０５は、メモリ５０４に保管された映像を右画面へ出力するために、読み出しクロックとそのアドレスをメモリ５０４へ送る。これにより、ビデオ出力端子５０６からは１水平同期期間の右半分の分だけの映像が出力されたことになる。
【００５０】
次の水平同期期間では、再びメモリ５０３へ切り換えて左半分の映像を出力する。このように、１水平同期期間の半分の時間でメモリ５０３および５０４の読み出しアドレスを切り換えて行き、左右の映像合成を行う。
【００５１】
また、上下合成の場合は同様に、今度は１垂直期間の半分までは上半分になる第１の映像のデータをメモリ５０３から読み出す。また、もう半分の時間で下半分になる第２の映像のデータをメモリ５０４から読み出す。ここで、メモリ５０３および５０４は、上述した圧縮処理にも用いられることが可能であることは言うまでもない。
【００５２】
図１に戻り、合成回路１１１から出力された映像信号は、ＤＡコンバータ１１２によってアナログ信号に変換され、ビデオ出力端子１１３より出力される。
【００５３】
図６に、第１の実施形態の映像の概念図を示す。図６（ａ）では、通常のアスペクト比で入力された第１の映像および第２の映像は、横に圧縮されて１つの画像に合成される。図６（ｂ）では、ワイドのアスペクト比で入力された第１および第２の映像が縦に合成される。図６（ｃ）では、通常のアスペクト比の第１の映像と、ワイドのアスペクト比の第２の映像が上下に合成される。
【００５４】
ここで、符号検出回路１０４および１０５で検出するワイドアスペクトを示す符号は、現在一般的なものとしてＥＩＡＪのＣＰＸ−１２０４（通称ビデオＩＤ）があるが、これはビデオ信号の垂直ブランキング期間である２０Ｈ（１水平ライン）と２８３Ｈ目に書かれる２０ビットのデータである。
【００５５】
このビデオＩＤ信号を、図７に示す。これは、ＣＰＸ−１２０４の規格図であり、検出されるビデオＩＤは図７のｂｉｔ１およびｂｉｔ２である。
また、もう１つ提案されているものとして、コンポーネント信号のクロマ信号に直流電圧を重畳するＥＩＡＪのＣＰＸ−１２０２がある。
【００５６】
なお、第１の実施形態では、入力映像としてコンポジット信号を用いて説明したきたが、当然入出力を２つ持ち、それぞれの回路を２系統にして、コンポーネント信号としても同様の手法で実現できる。この場合、符号検出回路１０４、１０５での処理はクロマ信号のみになることは言うまでもない。
【００５７】
〔第２の実施形態〕
次に、本発明の第２の実施形態を説明する。上述した第１の実施形態では、上下に合成する場合に、入力映像を単純に縦、横方向を１／２に圧縮していたが、実際この信号をモニタでみても、上下半分のアスペクト比は９：２４であるため、横長の映像になっている。
【００５８】
そこで、本発明の第２の実施形態では、図１の圧縮回路１０９および１１０を図８に示すマスク処理回路を持つ縦横圧縮回路で行うようにしている。
図８において、８０１は縦横圧縮回路、８０２はビデオ入力端子、８０３は垂直圧縮回路、８０４は水平圧縮回路、８０５は左右マスク回路、８０６はビデオ出力端子である。
【００５９】
まず、ビデオ入力端子８０２に入力されたビデオ信号は、垂直圧縮回路８０３によって縦方向に１／２に圧縮される。ここで、縦方向の圧縮方法は、第１の実施形態の図２で説明した横方向の圧縮と同様で、縦方向の画素を用いて演算する。
【００６０】
次に、水平圧縮回路８０４では、横方向に１／２に圧縮する。次に、左右マスク回路８０５で、縦方向に圧縮して少なくなったデータを一定のデータで補うようにする。なお、これらの縦方向処理、横方向の圧縮処理、左右マスク処理の順番は、特に規定はない。
【００６１】
このようにして処理されたビデオ信号はビデオ出力端子８０６から出力され、図１の合成回路１１１へ送られる。以下の処理は第１の実施形態と同様である。図９に、本発明の第２の実施形態の概念図を示す。
【００６２】
〔第３の実施形態〕
次に、本発明の第３の実施形態を説明する。上述した第１の実施形態および第２の実施形態では、３：４のアスペクト比で再現できるようになっているが、ワイドモニタに出力した場合には３：４のアスペクト比では横長になってしまうことがある。そこで、この第３の実施形態では、出力信号にアスペクト比を表す信号を付加する回路を設けるようにしている。図１０に第３の実施形態の合成装置のブロック図を示す。
【００６３】
図１０において、第１の実施形態と同様のブロックには同じ番号が付してある。上述した第１の実施形態の合成装置に加えて、１１４は符号付加回路、１１５はワイドモニタである。
【００６４】
このような構成において、第１の実施形態、第２の実施形態と同様の処理がＤＡコンバータ１１２までに行われる。そして、符号付加回路１１４にて、符号検出回路１０４および１０５と同種のアスペクト比を表す符号が付加されて、ビデオ出力端子１１３より出力される。
【００６５】
本実施形態の合成装置１０１に接続されたワイドモニタ１１５は、出力されたビデオ信号に付加されたワイド画像を示す符号を参照し、必要に応じて横方向に映像を伸張せずに左右をマスクして出力する。図１１に第３の実施形態の概念図を示す。
【００６６】
ビデオＩＤ付加回路の一例を図１２を参照しながら説明する。図１２において、１１０１はビデオ入力端子、１１０２はＲＯＭ、１１０３はＤＡコンバータ、１１０４は切換制御回路、１１０５は切換スイッチ、１１０６はビデオ出力端子である。
【００６７】
このような構成において、ＲＯＭ１１０２にはＣＰＸ−１２０４に規定されたノーマルを表すデータが入っており、ＤＡコンバータ１１０３によってアナログ信号に変換される。
【００６８】
切換スイッチ１１０５は、ビデオ入力端子１１０１から入力されたビデオ信号の２０Ｈ目、または２８３Ｈ目を切換制御回路１１０４の信号に応じて置き換える。切換制御回路１１０４は、ＲＯＭのデータ読み出しタイミングも同時に制御する。なお、ＣＰＸ−１２０２の付加回路としては従来の簡単な電圧付加回路でよく、ノーマルを示す電圧は０Ｖである。
【００６９】
【発明の効果】
本発明は上述したように、２つの映像を圧縮して合成するときに、上記２つの映像のアスペクト比を検出してアスペクト比較検出情報を取得すると共に上記２つの映像を実質的に等しい大きさになるように圧縮し、前記アスペクト比較検出情報を基にしたアスペクト比判断情報を用いて、前記圧縮された２つの映像を自動的に上下あるいは左右のどちらかに合成するようにしたので、上記２つの映像のアスペクト比に適応した合成を自動的に選択することが可能になる。これにより、例えば上記２つの映像のうち、少なくとも一方の映像がワイドアスペクトであった場合には上下に合成するように動作させ、２つの映像のどちらもワイドアスペクトでない場合には左右に合成する様に動作させることができ、映像が削除されるのを防止してより大きい映像を自動的に合成することができるものである。
【図面の簡単な説明】
【図１】本発明の合成装置の第１の実施形態を示し、合成装置の特徴を最もよく表すブロック図である。
【図２】圧縮回路の一例を示すブロック図である。
【図３】圧縮方式を説明するための図である。
【図４】合成回路の一例を示すブロック図である。
【図５】左右合成回路の一例を示すブロック図である。
【図６】第１の実施形態の映像合成の概念図である。
【図７】ＣＰＸ−１２０４のデータの説明図である。
【図８】第２の実施形態の圧縮回路の一例を示すブロック図である。
【図９】第２の実施形態の映像合成の概念図である。
【図１０】第３の実施形態の圧縮回路の一例を示すブロック図である。
【図１１】第３の実施形態の映像合成の概念図である。
【図１２】符号付加回路の一例を示すブロック図である。
【図１３】従来例のシステムの一例を示すブロック図である。
【図１４】従来のシステムの映像合成の概念図である。
【符号の説明】
１０１ 合成装置
１０２、１０３ ビデオ入力端子
１０４、１０５ 符号検出回路
１０７、１０８ ＡＤコンバータ
１０９、１１０ 圧縮回路
１１１ 合成回路
１１２ ＤＡコンバータ
１１３ ビデオ出力端子
１１４ 符号付加回路
１１５ ワイドモニタ
２０３ 制御信号入力端子
２０４ 切換スイッチ
２０５ 横圧縮回路
２０６ 縦横圧縮回路
２０７ 切換スイッチ
２０８ ビデオ信号出力端子
２０１ 圧縮回路
２０２ ビデオ入力端子
４０１ 合成回路
４０２、４０３ ビデオ信号入力端子
４０４ 制御信号入力端子
４０５、４０６ 切換スイッチ
４０７ 左右合成回路
４０８ 上下合成回路
４０９ 切換スイッチ
４１０ ビデオ信号出力端子
５０１、５０２ ビデオ入力端子
５０３、５０４ メモリ
５０５ アドレス制御回路
５０６ ビデオ出力端子
８０１ 縦横圧縮回路
８０２ ビデオ入力端子
８０３ 垂直圧縮回路
８０４ 水平圧縮回路
８０５ 左右マスク回路
８０６ ビデオ出力端子
１１０１ ビデオ入力端子
１１０２ ＲＯＭ
１１０３ ＤＡコンバータ
１１０４ 切換制御回路
１１０５ 切換スイッチ
１１０６ ビデオ出力端子
Claims (10)
- ２つの映像のアスペクト比を検出してアスペクト比検出情報を出力する検出手段と、
上記検出手段で得られたアスペクト比検出情報を基にアスペクト比判断情報を出力する判断手段と、
上記２つの映像を実質的に等しい大きさになるように圧縮する圧縮手段と、
上記圧縮手段で圧縮された２つの映像を上下あるいは左右のどちらかに切り替えて合成する合成手段と、
を有し、
上記判断手段から出力されたアスペクト比判断情報に応じて、上記合成手段の上下あるいは左右の合成を切り替えることを特徴とする合成装置。 - 上記合成手段の上下あるいは左右の合成の切り替えは、上記判断手段から出力されたアスペクト比判断情報が示す判断に応じて行われ、２つの映像のうち、少なくとも一方の映像がワイドアスペクトである場合は上下に、２つの映像のどちらもワイドアスペクトでない場合には左右に切り替えることを特徴とする請求項１に記載の合成装置。
- 上記合成手段によって合成された映像の左右に所定の信号を付加するマスク手段を更に具備し、
上記合成手段により上下に合成された合成映像に上記マスク手段により所定の信号を付加することを特徴とする請求項１に記載の合成装置。 - 映像のアスペクト比を表す信号を付加する付加手段を更に具備し、
上記マスク手段によって所定の信号が付加された合成映像に、上記付加手段によって上記アスペクト比を表す信号を付加することを特徴とする請求項３に記載の合成装置。 - 上記検出手段によって検出される信号はビデオＩＤであることを特徴とする請求項１〜４のいずれか１項に記載の合成装置。
- 上記検出手段によって検出される信号はコンポーネント信号におけるクロマ信号の直流電圧値であることを特徴とする請求項１〜４のいずれか１項に記載の合成装置。
- 上記付加手段によって付加される信号はビデオＩＤであることを特徴とする請求項４〜６のいずれか１項に記載の合成装置。
- 上記付加手段によって付加される信号はコンポーネント信号におけるクロマ信号の直流電圧値であることを特徴とする請求項４〜６のいずれか１項に記載の合成装置。
- ２つの映像のアスペクト比を検出してアスペクト比検出情報を出力する検出工程と、
上記検出工程で得られたアスペクト比検出情報を基にアスペクト比判断情報を出力する判断工程と、
上記２つの映像を実質的に等しい大きさになるように圧縮する圧縮工程と、
上記圧縮工程で圧縮された２つの映像を上下あるいは左右のどちらかに切り替えて合成する合成工程と、
を有し、
上記判断工程から出力されたアスペクト比判断情報に応じて、上記合成工程の上下あるいは左右の合成を切り替えることを特徴とする合成方法。 - 上記合成工程の上下あるいは左右の合成の切り替えは、上記判断工程から出力されたアスペクト比判断情報が示す判断に応じて行われ、２つの映像のうち、少なくとも一方の映像がワイドアスペクトである場合は上下に、２つの映像のどちらもワイドアスペクトでない場合は左右に切り替えることを特徴とする請求項９に記載の合成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07662496A JP3728007B2 (ja) | 1996-03-29 | 1996-03-29 | 合成装置及びその方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07662496A JP3728007B2 (ja) | 1996-03-29 | 1996-03-29 | 合成装置及びその方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09271038A JPH09271038A (ja) | 1997-10-14 |
| JP3728007B2 true JP3728007B2 (ja) | 2005-12-21 |
Family
ID=13610522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07662496A Expired - Fee Related JP3728007B2 (ja) | 1996-03-29 | 1996-03-29 | 合成装置及びその方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3728007B2 (ja) |
-
1996
- 1996-03-29 JP JP07662496A patent/JP3728007B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09271038A (ja) | 1997-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100396929B1 (ko) | 입력비디오신호의애스팩트비변환장치및방법 | |
| US5389974A (en) | Automatic converting device of television broadcasting mode | |
| JPH0614703B2 (ja) | ビデオ信号処理回路 | |
| JPH09172621A (ja) | 圧縮高解像度ビデオ信号の補間装置および補間方法 | |
| JP3728007B2 (ja) | 合成装置及びその方法 | |
| JPS62111586A (ja) | 動き適応型信号処理回路 | |
| JP2573177B2 (ja) | 電子会議システムにおける図形表示装置 | |
| JP2001285745A (ja) | 画像合成装置および画像合成方法 | |
| EP1606954B1 (en) | Arrangement for generating a 3d video signal | |
| JP3115013B2 (ja) | 画像表示装置 | |
| JP3831960B2 (ja) | 圧縮高解像度ビデオ信号の補間装置および補間方法 | |
| JP3572634B2 (ja) | 高能率符号化装置 | |
| JP3004763B2 (ja) | 映像信号多重復号化装置 | |
| JPH09219821A (ja) | 合成装置 | |
| KR930003961B1 (ko) | Pip기능을 가지는 디지탈 스틸비디오 레코더 플레이어 | |
| JPH1023330A (ja) | 画像処理装置 | |
| JP3902837B2 (ja) | 信号処理装置 | |
| JPH04505079A (ja) | 信号処理装置 | |
| JP2994643B2 (ja) | 画像伝送装置及びその方法 | |
| JP3506634B2 (ja) | 画像蓄積メモリ装置 | |
| JP3146331B2 (ja) | 画素データ圧縮再生方法 | |
| JP3332103B2 (ja) | テレビジョン信号処理回路 | |
| JPH01320887A (ja) | 伝送テレビジョン信号の再生方式 | |
| JPH04334187A (ja) | 動き適応型走査線内挿装置 | |
| JPS6065672A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050311 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050930 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |