JP3902837B2 - 信号処理装置 - Google Patents
信号処理装置 Download PDFInfo
- Publication number
- JP3902837B2 JP3902837B2 JP22237597A JP22237597A JP3902837B2 JP 3902837 B2 JP3902837 B2 JP 3902837B2 JP 22237597 A JP22237597 A JP 22237597A JP 22237597 A JP22237597 A JP 22237597A JP 3902837 B2 JP3902837 B2 JP 3902837B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- storage area
- processing apparatus
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
- H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
- H04N5/772—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera the recording apparatus and the television camera being placed in the same enclosure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
- H04N5/9261—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction
- H04N5/9264—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction using transform coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
- Television Signal Processing For Recording (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は信号処理装置に関し、特には、ビデオ信号に対するキャラクタ信号の多重処理に関する。
【０００２】
【従来の技術】
従来より、カメラ一体型ＶＴＲにおいては、カメラにより撮影したビデオ信号や再生されたビデオ信号に対して、文字・記号等を示すキャラクタ信号を多重してＥＶＦに表示することが行われている。
【０００３】
図６はこの種のＶＴＲにおいてこのような重畳データをビデオ信号に対して多重する回路の構成を示した図である。
【０００４】
図において、重畳データ生成回路４０３はビデオＲＡＭ４０９及びキャラクタジェネレータ４１１を有し、これらを使ってビデオ信号に重畳するべきキャラクタ信号を生成している。
【０００５】
ビデオＲＡＭ４０９の各記憶エリアは表示画面に対応しており、例えば、表示エリアを水平方向１２エリア、垂直方向８エリアに分割して用いる場合には図７のようになる。マイクロコンピュータはビデオＲＡＭ４０９の各エリア５０１に対してそれぞれ表示するべきキャラクタを示すコードデータを書き込む。そして、重畳データ生成回路４０３は、端子４０５より入力された入力ビデオ信号の同期信号に従ってビデオＲＡＭ４０９よりコードデータを読み出してキャラクタジェネレータ４１１に出力する。キャラクタジェネレータ４１１はビデオＲＡＭ４０９より読み出された各コードデータに従ってキャラクタ信号を生成し、Ａ，Ｂ，Ｃ端子よりそれぞれ合成回路４１３、４１７、４１９に出力する。
【０００６】
合成回路４１９は端子４０７より入力されたビデオ信号とキャラクタ信号とを合成し、この合成信号４２３を記録用のビデオ信号４２３として不図示の記録計処理回路へ出力する。また、合成回路４１７は合成回路４１９の出力信号４２３と重畳データ生成回路４０３のＣ端子より出力されたキャラクタ信号とを合成し、この合成信号４２５を外部機器へ出力する。
【０００７】
また、ＲＧＢ変換回路４１５は合成回路４１９の出力信号４２３をＲＧＢ信号に変換して合成回路４１３に出力する。合成回路４１３は、重畳データ生成回路４０３のＡ端子より出力されたキャラクタ信号とＲＧＢ変換回路４１５より出力された信号とを合成し、合成信号４２１を不図示のＥＶＦに出力する。
【０００８】
一般に、記録信号４２３に多重するデータは記録内容を示すタイトルや記録日時を示すデータであり、ＥＶＦ用データや出力用データはバッテリ、動作モード、撮影状態等を示すデータである。
【０００９】
【発明が解決しようとする課題】
前述の如く、従来の回路では、ビデオＲＡＭを画面に対応した複数のエリアに分割し、キャラクタを表示したい位置に応じたビデオＲＡＭ上のエリアにキャラクタを示すコードを書き込んでいた。
【００１０】
従って、表示したいキャラクタの数を増やそうとした場合には、ビデオＲＡＭの記憶エリアを細分化することで、表示位置を増加させることができる。
【００１１】
しかしながら、このようにビデオＲＡＭを細分化した場合、画面上で１つのキャラクタを表示可能なエリアが小さくなってしまい、各キャラクタの質感が下がってしまう。
【００１２】
一方、キャラクタの質感を上げるためにするべき各キャラクタの表示エリアを拡大するとそれに応じてビデオＲＡＭの記憶エリアも少なくなってしまい、表示位置が少なくなってしまっていた。
【００１３】
また、前述のように、出力先に応じて多重するべきキャラクタ及び表示位置が決まっているため、ビデオＲＡＭもビデオ信号の出力先に応じて記憶エリアが決まってしまっていた。
【００１４】
即ち、例えば、ビデオＲＡＭにおいてＥＶＦ用のキャラクタコードを書き込むべきエリアには他の出力用のキャラクタコードを書き込むことができなかった。
【００１５】
そのため、各機種によってキャラクタの表示位置を変えたい場合には重畳データ生成回路を設計し直さなくてはならなかった。
【００１６】
また、この種の重畳データ生成回路は記録再生回路とは別のメモリを用いて実現されるため、回路規模の小型化の妨げとなっていた。
【００１７】
本発明は前述の如き問題点を解決することを目的とする。
【００１８】
本発明の他の目的は、回路規模を大型化することなくキャラクタ信号を容易に生成可能とする処にある。
【００１９】
【課題を解決するための手段】
前記課題を解決し、目的を達成するため、本発明は、ビデオ信号を入力する入力手段と、前記ビデオ信号の情報量を圧縮する圧縮手段と、キャラクタ信号を生成する生成手段と、前記ビデオ信号を記憶するための第１の記憶エリア、前記圧縮手段により圧縮されたビデオ信号を記憶するための第２の記憶エリア、および複数の記憶位置に分割され表示画面上の位置に対応する記憶位置を選択して記憶可能な第３の記憶エリアを有するメモリとを備えた信号処理装置において、前記圧縮手段は前記メモリの第１の記憶エリア及び第２の記憶エリアを用いて前記ビデオ信号の圧縮処理を行い、前記生成手段は前記メモリの第３の記憶エリアを用いて前記キャラクタ信号を生成することを特徴とする。
また、本発明は、圧縮された状態のビデオ信号を入力する入力手段と、前記ビデオ信号の情報量を伸長する伸長手段と、キャラクタ信号を生成する生成手段と、前記ビデオ信号を記憶するための第１の記憶エリア、前記伸長手段により伸長されたビデオ信号を記憶するための第２の記憶エリア、および複数の記憶位置に分割され表示画面上の位置に対応する記憶位置を選択して記憶可能な第３の記憶エリアを有するメモリとを備えた信号処理装置において、前記伸長手段は前記メモリの第１の記憶エリア及び第２の記憶エリアを用いて前記ビデオ信号の伸長処理を行い、前記生成手段は前記メモリの第３の記憶エリアを用いて前記キャラクタ信号を生成することを特徴とする。
また、本発明は、ビデオ信号を入力する入力手段と、前記ビデオ信号を処理する処理手段と、キャラクタ信号を生成する生成手段と、前記ビデオ信号を記憶するための第１の記憶エリア、前記処理手段によって処理された後のビデオ信号を記憶するための第２の記憶エリア、および複数の記憶位置に分割され表示画面上の位置に対応する記憶位置を選択して記憶可能な第３の記憶エリアを有するメモリとを備えた信号処理装置において、前記処理手段は前記メモリの第１の記憶エリア及び第２の記憶エリアを用いて前記ビデオ信号の処理を行い、前記生成手段は前記メモリの第３の記憶エリアを用いて前記キャラクタ信号を生成することを特徴とする。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。
【００２１】
本形態では、本発明をデジタルＶＴＲに対して適用した場合について説明する。
【００２２】
図１は本発明の実施形態としてのデジタルＶＴＲの構成を示すブロック図である。
【００２３】
図１において、ビデオカメラ等により得られたビデオ信号が端子１０１より入力し、入力処理回路１０３に出力される。入力処理回路１０３は入力されたビデオ信号をデジタル信号に変換すると共に、ゲイン調整やフィルタ処理を施してメモリ１２５に書き込む。圧縮・符号化回路１０５はメモリ１２５に書き込まれたビデオ信号を読み出し、ＤＣＴ・可変長符号化等周知の技術を用いてその情報量を圧縮すると共に符号化し、メモリ１２５に書き込む。
【００２４】
エラー訂正符号化回路１０７はメモリ１２５にアクセスして、圧縮・符号化回路１０５により符号化されたビデオ信号に対してパリティデータを付加してエラー訂正符号化する。記録処理回路１０９はエラー訂正符号化されたビデオ信号に対してシンク、ＩＤデータを付加し、更にデジタル変調処理を施して記録に適した形態の信号に変換して記録再生回路１１１に出力する。記録再生回路１１１は回転ヘッドを用いて磁気テープ上にトラックを形成し、記録処理回路１０９より出力された信号を記録する。
【００２５】
また、再生時においては、記録再生回路１１１は磁気テープより前述の如く記録された信号を再生し、再生処理回路１１３に出力する。再生処理回路１１３は再生された信号を復調すると共に元のデジタル信号を検出する。更に、再生信号中からシンク、ＩＤデータを検出してＩＤデータに基づき再生信号をメモリ１２５に書き込む。エラー訂正復号回路１１５はメモリ１２５にアクセスし、再生ビデオ信号に対してエラー訂正復号処理を施し、再生信号中のエラーを訂正する。
【００２６】
伸長・復号回路１１７はメモリ１２５にアクセスし、エラー訂正処理が施されたビデオ信号に対して記録時と逆の処理を施し、再生ビデオ信号を復号すると共にその情報量を伸長してメモリ１２５に書き込む。出力処理回路１１９は、伸長・復号回路１１７により復号されたビデオ信号をメモリ１２５より読み出し、画素補間処理等を施すと共にアナログ信号に変換し、端子１２１より外部モニタ等に出力する。
【００２７】
また、１２３は重畳データ生成回路であり、後述の如くメモリ１２５を利用して重畳データを生成する。
【００２８】
ここで、メモリ１２５の記憶エリアの様子を図２に示す。
【００２９】
図２において、１２５Ａは入力処理回路１０３、圧縮・伸長回路１０５、伸長・復号回路１１７及び出力処理回路１１９がアクセスし、圧縮・符号化されていないビデオ信号を記憶するエリアで、本形態ではビデオメモリと呼ぶ。また、１２５Ｂは圧縮・伸長回路１０５、エラー訂正処理回路１０７、記録処理回路１０９、再生処理回路１１３、エラー訂正復号回路１１５及び伸長・復号回路１１７がアクセスし、圧縮・符号化された状態のビデオ信号を記憶するエリアであり、本形態ではトラックメモリと呼ぶ。
【００３０】
そして、２０５は後述のように重畳データ生成回路１２３が利用するエリアである。
【００３１】
図２に示したように、本形態のＶＴＲでは、入出力回路、圧縮・伸長回路、エラー訂正処理回路及び記録再生処理回路の各回路系が共通にアクセスするメモリ１２５を設けており、重畳データ生成回路１２３はこのメモリ１２５における各回路系がアクセスするエリア以外のエリアを利用して重畳データを生成するものである。
【００３２】
次に、重畳データ生成回路１２３について説明する。
【００３３】
図３は重畳データ生成回路１２３及びその周囲の回路の構成を示す図であり、また、図４は本形態におけるビデオＲＡＭ２０５の様子を示す図である。
【００３４】
本形態では、ビデオＲＡＭ２０５を表示画面の位置に対応した水平方向１８０画素、垂直方向１２０ラインからなるエリア３０１に分割している。そして、マイクロコンピュータ（以下マイコン）２０１によりメモリコントローラ２０３を制御して、重畳データを合成するべき位置に対応したビデオＲＡＭ２０５上の位置に対してテーブルメモリ２１１にて用いるテーブル値を書き込むことにより、重畳データをビデオ信号に合成する。
【００３５】
ここで、本形態においてテーブルメモリ２１１にて使用されるテーブル値及びそのテーブル値が示す内容について説明する。図５はテーブルメモリ２１１が使用するテーブル値の内容を示す図である。
【００３６】
本形態では、テーブル値として４ビットのデータを使っている。そして、各テーブル値には１６ビットのデータが割り当てられている。各テーブル値の１６ビットデータは、上位ビットから重畳データの属性（４ビット）、及びＹ，Ｃｒ，Ｃｂの値（各４ビット）を示している。Ｙ値は０〜１５、また、Ｃｒ，Ｃｂ値はそれぞれ−８〜７の値を持つ。ここで、属性とは、ビデオ信号と重畳データとの置き換え、平均、合成中止等の実際の合成動作を制御するためのデータである。また、Ｙ，Ｃｒ，Ｃｂの値はその重畳データのキャラクタ信号の色及び輝度の画素データそのものを示している。
【００３７】
このように、本形態では、表示したいキャラクタを構成する各画素データそのものを示すデータを、テーブル値としてビデオＲＡＭ２０５上の対応する位置に書き込むことにより、所望の表示位置に自由にキャラクタを合成することが可能となる。
【００３８】
また、各テーブル値の示す内容はマイコン２０１により適宜変更可能であり、表示したいキャラクタの色や合成方法は自由に変更することができる。
【００３９】
さて、図３において、メモリコントローラ２０３は端子２０７より入力される同期信号に同期して、このようにビデオＲＡＭ２０５に書き込まれた各テーブル値をセレクタ２０９を介してテーブルメモリ２１１に出力する。テーブルメモリ２１１は入力されたテーブル値に従ってキャラクタ信号及び合成回路２１７、２１９の動作制御信号を生成して出力する。
【００４０】
合成回路２１７は、テーブルメモリ２１１より出力された動作制御信号に従って、端子２１３より入力されたビデオ信号とテーブルメモリ２１１より出力された表示用のキャラクタ信号とを合成し、ＲＧＢ変換回路２２１及びセレクタ２２５に出力する。
【００４１】
また、合成回路２１９は、テーブルメモリ２１１より出力された動作制御信号に従って、端子２１３より入力されたビデオ信号とテーブルメモリ２１１より出力された記録用のキャラクタ信号とを合成し、セレクタ２２３、２２５に出力する。
【００４２】
ＲＧＢ変換回路２２１は合成回路２１７より出力された合成ビデオ信号をＲＧＢ信号に変換し、ＥＶＦ３０１に出力する。
【００４３】
また、セレクタ２２３はマイコン２０１により制御され、端子２１３からのビデオ信号と合成回路２１９からのビデオ信号とを選択的に出力し、記録用のビデオ信号２２７として図１の記録系回路に出力する。
【００４４】
また、セレクタ２２５はマイコン２０１により制御され、合成回路２１７からのビデオ信号と合成回路２１９からのビデオ信号とを選択的に出力し、外部出力用のビデオ信号として図１の出力処理回路に出力する。
【００４５】
また、端子２１５からは、端子２１３からのビデオ信号に同期して不図示の外部回路より供給されたテーブル値が入力される。この外部重畳データは、例えば、図６に示した如き従来の重畳データ生成回路によって生成することが可能である。
【００４６】
このように、本形態では、信号処理用のメモリの空きエリアを用いてビデオＲＡＭを構成し、このビデオＲＡＭ上の重畳データ表示位置に対応した位置に重畳データの各画素信号及び合成方法を示すテーブル値を書き込むことにより、メモリの剰余エリアを有効に活用することができ、少ないメモリ容量で、所望の位置に自由に、且つ、質感の高いキャラクタを合成・表示することが可能となる。
【００４７】
更にその上、重畳データの生成に必要なメモリの容量を、信号処理用のメモリの剰余エリア、重畳データの情報量、キャラクタの質感等に応じて適応的に決定することが可能となる。
【００４８】
また、このとき、ビデオＲＡＭ上の各記憶エリアはキャラクタ信号の出力先により決定されるものではないので、出力先に応じて適宜ビデオＲＡＭに書き込むテーブル値を変えるだけで、例えば、キャラクタの表示位置が異なる機種に対しても共通の重畳データ生成回路として使用することが可能となる。
【００４９】
従って、図６の回路のように、キャラクタの表示位置が変わるたびに回路を設計し直す必要がない。
【００５０】
更に、テーブル値に各キャラクタの画素データの他、合成動作を制御するための属性データを与えたので、マイコンによる制御の負担を少なくすることができる。
【００５１】
なお、前述の実施形態では、テーブル値を４ビットのデータで表したが、より多いビット数で表すことも可能である。
【００５２】
【発明の効果】
以上説明したように、本発明では、ビデオの信号処理で用いるメモリに、例えば圧縮前のビデオ信号と圧縮後のビデオ信号とキャラクタ生成のための信号とを記憶可能とし、前記メモリを圧縮等のビデオ信号処理で用いることに加え、キャラクタ生成でも用いる構成としたことによって、メモリを有効に利用でき、且つ、回路規模を大型化することなく容易にキャラクタ信号を生成することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態としてのデジタルＶＴＲの構成を示す図である。
【図２】図１のにおけるメモリの様子を示す図である。
【図３】図１の装置における重畳データ生成回路の構成を示す図である。
【図４】図１の装置におけるビデオＲＡＭの様子を示す図である。
【図５】図３の回路におけるテーブルメモリを説明するための図である。
【図６】従来の重畳データ生成回路の構成を示す図である。
【図７】図６の回路におけるビデオＲＡＭの様子を示す図である。
【発明の属する技術分野】
本発明は信号処理装置に関し、特には、ビデオ信号に対するキャラクタ信号の多重処理に関する。
【０００２】
【従来の技術】
従来より、カメラ一体型ＶＴＲにおいては、カメラにより撮影したビデオ信号や再生されたビデオ信号に対して、文字・記号等を示すキャラクタ信号を多重してＥＶＦに表示することが行われている。
【０００３】
図６はこの種のＶＴＲにおいてこのような重畳データをビデオ信号に対して多重する回路の構成を示した図である。
【０００４】
図において、重畳データ生成回路４０３はビデオＲＡＭ４０９及びキャラクタジェネレータ４１１を有し、これらを使ってビデオ信号に重畳するべきキャラクタ信号を生成している。
【０００５】
ビデオＲＡＭ４０９の各記憶エリアは表示画面に対応しており、例えば、表示エリアを水平方向１２エリア、垂直方向８エリアに分割して用いる場合には図７のようになる。マイクロコンピュータはビデオＲＡＭ４０９の各エリア５０１に対してそれぞれ表示するべきキャラクタを示すコードデータを書き込む。そして、重畳データ生成回路４０３は、端子４０５より入力された入力ビデオ信号の同期信号に従ってビデオＲＡＭ４０９よりコードデータを読み出してキャラクタジェネレータ４１１に出力する。キャラクタジェネレータ４１１はビデオＲＡＭ４０９より読み出された各コードデータに従ってキャラクタ信号を生成し、Ａ，Ｂ，Ｃ端子よりそれぞれ合成回路４１３、４１７、４１９に出力する。
【０００６】
合成回路４１９は端子４０７より入力されたビデオ信号とキャラクタ信号とを合成し、この合成信号４２３を記録用のビデオ信号４２３として不図示の記録計処理回路へ出力する。また、合成回路４１７は合成回路４１９の出力信号４２３と重畳データ生成回路４０３のＣ端子より出力されたキャラクタ信号とを合成し、この合成信号４２５を外部機器へ出力する。
【０００７】
また、ＲＧＢ変換回路４１５は合成回路４１９の出力信号４２３をＲＧＢ信号に変換して合成回路４１３に出力する。合成回路４１３は、重畳データ生成回路４０３のＡ端子より出力されたキャラクタ信号とＲＧＢ変換回路４１５より出力された信号とを合成し、合成信号４２１を不図示のＥＶＦに出力する。
【０００８】
一般に、記録信号４２３に多重するデータは記録内容を示すタイトルや記録日時を示すデータであり、ＥＶＦ用データや出力用データはバッテリ、動作モード、撮影状態等を示すデータである。
【０００９】
【発明が解決しようとする課題】
前述の如く、従来の回路では、ビデオＲＡＭを画面に対応した複数のエリアに分割し、キャラクタを表示したい位置に応じたビデオＲＡＭ上のエリアにキャラクタを示すコードを書き込んでいた。
【００１０】
従って、表示したいキャラクタの数を増やそうとした場合には、ビデオＲＡＭの記憶エリアを細分化することで、表示位置を増加させることができる。
【００１１】
しかしながら、このようにビデオＲＡＭを細分化した場合、画面上で１つのキャラクタを表示可能なエリアが小さくなってしまい、各キャラクタの質感が下がってしまう。
【００１２】
一方、キャラクタの質感を上げるためにするべき各キャラクタの表示エリアを拡大するとそれに応じてビデオＲＡＭの記憶エリアも少なくなってしまい、表示位置が少なくなってしまっていた。
【００１３】
また、前述のように、出力先に応じて多重するべきキャラクタ及び表示位置が決まっているため、ビデオＲＡＭもビデオ信号の出力先に応じて記憶エリアが決まってしまっていた。
【００１４】
即ち、例えば、ビデオＲＡＭにおいてＥＶＦ用のキャラクタコードを書き込むべきエリアには他の出力用のキャラクタコードを書き込むことができなかった。
【００１５】
そのため、各機種によってキャラクタの表示位置を変えたい場合には重畳データ生成回路を設計し直さなくてはならなかった。
【００１６】
また、この種の重畳データ生成回路は記録再生回路とは別のメモリを用いて実現されるため、回路規模の小型化の妨げとなっていた。
【００１７】
本発明は前述の如き問題点を解決することを目的とする。
【００１８】
本発明の他の目的は、回路規模を大型化することなくキャラクタ信号を容易に生成可能とする処にある。
【００１９】
【課題を解決するための手段】
前記課題を解決し、目的を達成するため、本発明は、ビデオ信号を入力する入力手段と、前記ビデオ信号の情報量を圧縮する圧縮手段と、キャラクタ信号を生成する生成手段と、前記ビデオ信号を記憶するための第１の記憶エリア、前記圧縮手段により圧縮されたビデオ信号を記憶するための第２の記憶エリア、および複数の記憶位置に分割され表示画面上の位置に対応する記憶位置を選択して記憶可能な第３の記憶エリアを有するメモリとを備えた信号処理装置において、前記圧縮手段は前記メモリの第１の記憶エリア及び第２の記憶エリアを用いて前記ビデオ信号の圧縮処理を行い、前記生成手段は前記メモリの第３の記憶エリアを用いて前記キャラクタ信号を生成することを特徴とする。
また、本発明は、圧縮された状態のビデオ信号を入力する入力手段と、前記ビデオ信号の情報量を伸長する伸長手段と、キャラクタ信号を生成する生成手段と、前記ビデオ信号を記憶するための第１の記憶エリア、前記伸長手段により伸長されたビデオ信号を記憶するための第２の記憶エリア、および複数の記憶位置に分割され表示画面上の位置に対応する記憶位置を選択して記憶可能な第３の記憶エリアを有するメモリとを備えた信号処理装置において、前記伸長手段は前記メモリの第１の記憶エリア及び第２の記憶エリアを用いて前記ビデオ信号の伸長処理を行い、前記生成手段は前記メモリの第３の記憶エリアを用いて前記キャラクタ信号を生成することを特徴とする。
また、本発明は、ビデオ信号を入力する入力手段と、前記ビデオ信号を処理する処理手段と、キャラクタ信号を生成する生成手段と、前記ビデオ信号を記憶するための第１の記憶エリア、前記処理手段によって処理された後のビデオ信号を記憶するための第２の記憶エリア、および複数の記憶位置に分割され表示画面上の位置に対応する記憶位置を選択して記憶可能な第３の記憶エリアを有するメモリとを備えた信号処理装置において、前記処理手段は前記メモリの第１の記憶エリア及び第２の記憶エリアを用いて前記ビデオ信号の処理を行い、前記生成手段は前記メモリの第３の記憶エリアを用いて前記キャラクタ信号を生成することを特徴とする。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。
【００２１】
本形態では、本発明をデジタルＶＴＲに対して適用した場合について説明する。
【００２２】
図１は本発明の実施形態としてのデジタルＶＴＲの構成を示すブロック図である。
【００２３】
図１において、ビデオカメラ等により得られたビデオ信号が端子１０１より入力し、入力処理回路１０３に出力される。入力処理回路１０３は入力されたビデオ信号をデジタル信号に変換すると共に、ゲイン調整やフィルタ処理を施してメモリ１２５に書き込む。圧縮・符号化回路１０５はメモリ１２５に書き込まれたビデオ信号を読み出し、ＤＣＴ・可変長符号化等周知の技術を用いてその情報量を圧縮すると共に符号化し、メモリ１２５に書き込む。
【００２４】
エラー訂正符号化回路１０７はメモリ１２５にアクセスして、圧縮・符号化回路１０５により符号化されたビデオ信号に対してパリティデータを付加してエラー訂正符号化する。記録処理回路１０９はエラー訂正符号化されたビデオ信号に対してシンク、ＩＤデータを付加し、更にデジタル変調処理を施して記録に適した形態の信号に変換して記録再生回路１１１に出力する。記録再生回路１１１は回転ヘッドを用いて磁気テープ上にトラックを形成し、記録処理回路１０９より出力された信号を記録する。
【００２５】
また、再生時においては、記録再生回路１１１は磁気テープより前述の如く記録された信号を再生し、再生処理回路１１３に出力する。再生処理回路１１３は再生された信号を復調すると共に元のデジタル信号を検出する。更に、再生信号中からシンク、ＩＤデータを検出してＩＤデータに基づき再生信号をメモリ１２５に書き込む。エラー訂正復号回路１１５はメモリ１２５にアクセスし、再生ビデオ信号に対してエラー訂正復号処理を施し、再生信号中のエラーを訂正する。
【００２６】
伸長・復号回路１１７はメモリ１２５にアクセスし、エラー訂正処理が施されたビデオ信号に対して記録時と逆の処理を施し、再生ビデオ信号を復号すると共にその情報量を伸長してメモリ１２５に書き込む。出力処理回路１１９は、伸長・復号回路１１７により復号されたビデオ信号をメモリ１２５より読み出し、画素補間処理等を施すと共にアナログ信号に変換し、端子１２１より外部モニタ等に出力する。
【００２７】
また、１２３は重畳データ生成回路であり、後述の如くメモリ１２５を利用して重畳データを生成する。
【００２８】
ここで、メモリ１２５の記憶エリアの様子を図２に示す。
【００２９】
図２において、１２５Ａは入力処理回路１０３、圧縮・伸長回路１０５、伸長・復号回路１１７及び出力処理回路１１９がアクセスし、圧縮・符号化されていないビデオ信号を記憶するエリアで、本形態ではビデオメモリと呼ぶ。また、１２５Ｂは圧縮・伸長回路１０５、エラー訂正処理回路１０７、記録処理回路１０９、再生処理回路１１３、エラー訂正復号回路１１５及び伸長・復号回路１１７がアクセスし、圧縮・符号化された状態のビデオ信号を記憶するエリアであり、本形態ではトラックメモリと呼ぶ。
【００３０】
そして、２０５は後述のように重畳データ生成回路１２３が利用するエリアである。
【００３１】
図２に示したように、本形態のＶＴＲでは、入出力回路、圧縮・伸長回路、エラー訂正処理回路及び記録再生処理回路の各回路系が共通にアクセスするメモリ１２５を設けており、重畳データ生成回路１２３はこのメモリ１２５における各回路系がアクセスするエリア以外のエリアを利用して重畳データを生成するものである。
【００３２】
次に、重畳データ生成回路１２３について説明する。
【００３３】
図３は重畳データ生成回路１２３及びその周囲の回路の構成を示す図であり、また、図４は本形態におけるビデオＲＡＭ２０５の様子を示す図である。
【００３４】
本形態では、ビデオＲＡＭ２０５を表示画面の位置に対応した水平方向１８０画素、垂直方向１２０ラインからなるエリア３０１に分割している。そして、マイクロコンピュータ（以下マイコン）２０１によりメモリコントローラ２０３を制御して、重畳データを合成するべき位置に対応したビデオＲＡＭ２０５上の位置に対してテーブルメモリ２１１にて用いるテーブル値を書き込むことにより、重畳データをビデオ信号に合成する。
【００３５】
ここで、本形態においてテーブルメモリ２１１にて使用されるテーブル値及びそのテーブル値が示す内容について説明する。図５はテーブルメモリ２１１が使用するテーブル値の内容を示す図である。
【００３６】
本形態では、テーブル値として４ビットのデータを使っている。そして、各テーブル値には１６ビットのデータが割り当てられている。各テーブル値の１６ビットデータは、上位ビットから重畳データの属性（４ビット）、及びＹ，Ｃｒ，Ｃｂの値（各４ビット）を示している。Ｙ値は０〜１５、また、Ｃｒ，Ｃｂ値はそれぞれ−８〜７の値を持つ。ここで、属性とは、ビデオ信号と重畳データとの置き換え、平均、合成中止等の実際の合成動作を制御するためのデータである。また、Ｙ，Ｃｒ，Ｃｂの値はその重畳データのキャラクタ信号の色及び輝度の画素データそのものを示している。
【００３７】
このように、本形態では、表示したいキャラクタを構成する各画素データそのものを示すデータを、テーブル値としてビデオＲＡＭ２０５上の対応する位置に書き込むことにより、所望の表示位置に自由にキャラクタを合成することが可能となる。
【００３８】
また、各テーブル値の示す内容はマイコン２０１により適宜変更可能であり、表示したいキャラクタの色や合成方法は自由に変更することができる。
【００３９】
さて、図３において、メモリコントローラ２０３は端子２０７より入力される同期信号に同期して、このようにビデオＲＡＭ２０５に書き込まれた各テーブル値をセレクタ２０９を介してテーブルメモリ２１１に出力する。テーブルメモリ２１１は入力されたテーブル値に従ってキャラクタ信号及び合成回路２１７、２１９の動作制御信号を生成して出力する。
【００４０】
合成回路２１７は、テーブルメモリ２１１より出力された動作制御信号に従って、端子２１３より入力されたビデオ信号とテーブルメモリ２１１より出力された表示用のキャラクタ信号とを合成し、ＲＧＢ変換回路２２１及びセレクタ２２５に出力する。
【００４１】
また、合成回路２１９は、テーブルメモリ２１１より出力された動作制御信号に従って、端子２１３より入力されたビデオ信号とテーブルメモリ２１１より出力された記録用のキャラクタ信号とを合成し、セレクタ２２３、２２５に出力する。
【００４２】
ＲＧＢ変換回路２２１は合成回路２１７より出力された合成ビデオ信号をＲＧＢ信号に変換し、ＥＶＦ３０１に出力する。
【００４３】
また、セレクタ２２３はマイコン２０１により制御され、端子２１３からのビデオ信号と合成回路２１９からのビデオ信号とを選択的に出力し、記録用のビデオ信号２２７として図１の記録系回路に出力する。
【００４４】
また、セレクタ２２５はマイコン２０１により制御され、合成回路２１７からのビデオ信号と合成回路２１９からのビデオ信号とを選択的に出力し、外部出力用のビデオ信号として図１の出力処理回路に出力する。
【００４５】
また、端子２１５からは、端子２１３からのビデオ信号に同期して不図示の外部回路より供給されたテーブル値が入力される。この外部重畳データは、例えば、図６に示した如き従来の重畳データ生成回路によって生成することが可能である。
【００４６】
このように、本形態では、信号処理用のメモリの空きエリアを用いてビデオＲＡＭを構成し、このビデオＲＡＭ上の重畳データ表示位置に対応した位置に重畳データの各画素信号及び合成方法を示すテーブル値を書き込むことにより、メモリの剰余エリアを有効に活用することができ、少ないメモリ容量で、所望の位置に自由に、且つ、質感の高いキャラクタを合成・表示することが可能となる。
【００４７】
更にその上、重畳データの生成に必要なメモリの容量を、信号処理用のメモリの剰余エリア、重畳データの情報量、キャラクタの質感等に応じて適応的に決定することが可能となる。
【００４８】
また、このとき、ビデオＲＡＭ上の各記憶エリアはキャラクタ信号の出力先により決定されるものではないので、出力先に応じて適宜ビデオＲＡＭに書き込むテーブル値を変えるだけで、例えば、キャラクタの表示位置が異なる機種に対しても共通の重畳データ生成回路として使用することが可能となる。
【００４９】
従って、図６の回路のように、キャラクタの表示位置が変わるたびに回路を設計し直す必要がない。
【００５０】
更に、テーブル値に各キャラクタの画素データの他、合成動作を制御するための属性データを与えたので、マイコンによる制御の負担を少なくすることができる。
【００５１】
なお、前述の実施形態では、テーブル値を４ビットのデータで表したが、より多いビット数で表すことも可能である。
【００５２】
【発明の効果】
以上説明したように、本発明では、ビデオの信号処理で用いるメモリに、例えば圧縮前のビデオ信号と圧縮後のビデオ信号とキャラクタ生成のための信号とを記憶可能とし、前記メモリを圧縮等のビデオ信号処理で用いることに加え、キャラクタ生成でも用いる構成としたことによって、メモリを有効に利用でき、且つ、回路規模を大型化することなく容易にキャラクタ信号を生成することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態としてのデジタルＶＴＲの構成を示す図である。
【図２】図１のにおけるメモリの様子を示す図である。
【図３】図１の装置における重畳データ生成回路の構成を示す図である。
【図４】図１の装置におけるビデオＲＡＭの様子を示す図である。
【図５】図３の回路におけるテーブルメモリを説明するための図である。
【図６】従来の重畳データ生成回路の構成を示す図である。
【図７】図６の回路におけるビデオＲＡＭの様子を示す図である。
Claims (20)
- ビデオ信号を入力する入力手段と、
前記ビデオ信号の情報量を圧縮する圧縮手段と、
キャラクタ信号を生成する生成手段と、
前記ビデオ信号を記憶するための第１の記憶エリア、前記圧縮手段により圧縮されたビデオ信号を記憶するための第２の記憶エリア、および複数の記憶位置に分割され表示画面上の位置に対応する記憶位置を選択して記憶可能な第３の記憶エリアを有するメモリとを備えた信号処理装置において、
前記圧縮手段は前記メモリの第１の記憶エリア及び第２の記憶エリアを用いて前記ビデオ信号の圧縮処理を行い、前記生成手段は前記メモリの第３の記憶エリアを用いて前記キャラクタ信号を生成することを特徴とする信号処理装置。 - 前記生成手段により生成されたキャラクタ信号と前記入力手段から入力したビデオ信号とを合成する合成手段を備えたことを特徴とする請求項１に記載の信号処理装置。
- 前記圧縮手段は前記合成手段から出力された合成ビデオ信号の情報量を圧縮することを特徴とする請求項２に記載の信号処理装置。
- 前記圧縮手段により圧縮された合成ビデオ信号を記録媒体に記録する記録手段を備えたことを特徴とする請求項３に記載の信号処理装置。
- 前記合成手段から出力された合成ビデオ信号に係る画像を表示する表示手段を備えたことを特徴とする請求項２に記載の信号処理装置。
- 前記入力手段として撮像手段を備え、前記合成手段は該撮像手段により得られた前記ビデオ信号と前記キャラクタ信号とを合成することを特徴とする請求項２に記載の信号処理装置。
- 前記第２の記憶エリアに記憶された前記圧縮されたビデオ信号を読み出して記録媒体上に記録する記録手段を備えたことを特徴とする請求項１に記載の信号処理装置。
- 前記生成手段は前記第３の記憶エリア内の各記憶位置に対して前記キャラクタ信号の画素データの値を示す複数のコードを書き込むメモリ制御手段と、前記第３の記憶エリア内の各記憶位置より読み出されたコードに従う画素データを出力するテーブルとを有することを特徴とする請求項１に記載の信号処理装置。
- 前記生成手段により生成されたキャラクタ信号と前記ビデオ信号とを合成する合成手段を備え、前記各コードは前記合成手段の合成動作を制御する制御データも示していることを特徴とする請求項８に記載の信号処理装置。
- 圧縮された状態のビデオ信号を入力する入力手段と、
前記ビデオ信号の情報量を伸長する伸長手段と、
キャラクタ信号を生成する生成手段と、
前記ビデオ信号を記憶するための第１の記憶エリア、前記伸長手段により伸長されたビデオ信号を記憶するための第２の記憶エリア、および複数の記憶位置に分割され表示画面上の位置に対応する記憶位置を選択して記憶可能な第３の記憶エリアを有するメモリとを備えた信号処理装置において、
前記伸長手段は前記メモリの第１の記憶エリア及び第２の記憶エリアを用いて前記ビデオ信号の伸長処理を行い、前記生成手段は前記メモリの第３の記憶エリアを用いて前記キャラクタ信号を生成することを特徴とする信号処理装置。 - 前記生成手段により生成されたキャラクタ信号と前記伸長手段で伸長されたビデオ信号とを合成する合成手段を備えたことを特徴とする請求項１０に記載の信号処理装置。
- 前記合成手段から出力された合成ビデオ信号に係る画像を表示する表示手段を備えたことを特徴とする請求項１１に記載の信号処理装置。
- 前記入力手段として前記ビデオ信号を再生する再生手段を備えたことを特徴とする請求項１０に記載の信号処理装置。
- 前記生成手段は前記第３の記憶エリア内の各記憶位置に対して前記キャラクタ信号の画素データの値を示す複数のコードを書き込むメモリ制御手段と、前記第３の記憶エリア内の各記憶位置より読み出されたコードに従う画素データを出力するテーブルとを有することを特徴とする請求項１０に記載の信号処理装置。
- 前記生成手段により生成されたキャラクタ信号と前記伸長手段により伸長されたビデオ信号とを合成する合成手段を備え、前記各コードは前記合成手段の合成動作を制御する制御データも示していることを特徴とする請求項１４に記載の信号処理装置。
- ビデオ信号を入力する入力手段と、
前記ビデオ信号を処理する処理手段と、
キャラクタ信号を生成する生成手段と、
前記ビデオ信号を記憶するための第１の記憶エリア、前記処理手段によって処理された後のビデオ信号を記憶するための第２の記憶エリア、および複数の記憶位置に分割され表示画面上の位置に対応する記憶位置を選択して記憶可能な第３の記憶エリアを有するメモリとを備えた信号処理装置において、
前記処理手段は前記メモリの第１の記憶エリア及び第２の記憶エリアを用いて前記ビデオ信号の処理を行い、前記生成手段は前記メモリの第３の記憶エリアを用いて前記キャラクタ信号を生成することを特徴とする信号処理装置。 - 前記処理手段は前記ビデオ信号を符号化する符号化手段を含むことを特徴とする請求項１６に記載の信号処理装置。
- 前記処理手段は更に、前記符号化されたビデオ信号をエラー訂正符号化するエラー訂正符号化手段を含むことを特徴とする請求項１７に記載の信号処理装置。
- 前記処理手段は前記ビデオ信号を復号する復号手段を含むことを特徴とする請求項１６に記載の信号処理装置。
- 前記処理手段は更に、前記ビデオ信号中のエラーを訂正するエラー訂正復号手段を含むことを特徴とする請求項１９に記載の信号処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22237597A JP3902837B2 (ja) | 1997-08-19 | 1997-08-19 | 信号処理装置 |
| US09/128,251 US6876813B1 (en) | 1997-08-19 | 1998-08-03 | Signal processing device for processing video signal information by using memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22237597A JP3902837B2 (ja) | 1997-08-19 | 1997-08-19 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1169285A JPH1169285A (ja) | 1999-03-09 |
| JP3902837B2 true JP3902837B2 (ja) | 2007-04-11 |
Family
ID=16781379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22237597A Expired - Fee Related JP3902837B2 (ja) | 1997-08-19 | 1997-08-19 | 信号処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6876813B1 (ja) |
| JP (1) | JP3902837B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8873619B1 (en) * | 2007-09-18 | 2014-10-28 | Velvin R. Hogan | Codec encoder and decoder for video information |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2590899B2 (ja) * | 1987-07-24 | 1997-03-12 | 松下電器産業株式会社 | 文字図形情報表示装置 |
| US5208706A (en) * | 1988-10-24 | 1993-05-04 | Lemelson Jerome H | Magnetic reproduction apparatus and method |
| KR910006465B1 (ko) * | 1988-12-31 | 1991-08-26 | 삼성전자 주식회사 | 영상신호와 보색관계를 가지는 문자를 영상신호에 삽입하는 문자 합성장치 |
| JP3143110B2 (ja) * | 1989-07-24 | 2001-03-07 | 株式会社リコー | 画像入力装置 |
| DE69129011T2 (de) * | 1990-12-26 | 1998-07-23 | Canon Kk | Farbübertragungsgerät |
| DE69225097T2 (de) * | 1991-06-18 | 1998-10-15 | Canon Kk | Kamera mit integriertem Video-Aufnahmegerät |
| US5806072A (en) * | 1991-12-20 | 1998-09-08 | Olympus Optical Co., Ltd. | Electronic imaging apparatus having hierarchical image data storage structure for computer-compatible image data management |
| US5510840A (en) * | 1991-12-27 | 1996-04-23 | Sony Corporation | Methods and devices for encoding and decoding frame signals and recording medium therefor |
| US5537141A (en) * | 1994-04-15 | 1996-07-16 | Actv, Inc. | Distance learning system providing individual television participation, audio responses and memory for every student |
| JPH08331498A (ja) * | 1995-06-01 | 1996-12-13 | Asahi Optical Co Ltd | 画像データ再圧縮装置 |
| JP3326670B2 (ja) * | 1995-08-02 | 2002-09-24 | ソニー株式会社 | データ符号化／復号化方法および装置、および符号化データ記録媒体 |
| US5633678A (en) * | 1995-12-20 | 1997-05-27 | Eastman Kodak Company | Electronic still camera for capturing and categorizing images |
| JP3037140B2 (ja) * | 1996-06-13 | 2000-04-24 | 日本電気オフィスシステム株式会社 | デジタルカメラ |
| KR100195106B1 (ko) * | 1996-06-28 | 1999-06-15 | 윤종용 | 광 디스크 재생 제어 장치 및 그 방법 |
| JPH10243325A (ja) * | 1997-02-21 | 1998-09-11 | Minolta Co Ltd | 撮像装置 |
| US6483540B1 (en) * | 1997-06-16 | 2002-11-19 | Casio Computer Co., Ltd. | Image data processing apparatus method and program storage medium for processing image data |
-
1997
- 1997-08-19 JP JP22237597A patent/JP3902837B2/ja not_active Expired - Fee Related
-
1998
- 1998-08-03 US US09/128,251 patent/US6876813B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1169285A (ja) | 1999-03-09 |
| US6876813B1 (en) | 2005-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7027086B1 (en) | Photographing apparatus and signal processing method that allow data of still pictures to be converted into a moving picture file | |
| US7463291B2 (en) | Image data processing method, image data processing apparatus and digital still camera | |
| US6937277B1 (en) | Image input apparatus employing read region size determination | |
| JPH04181884A (ja) | 映像信号記録装置 | |
| US5675696A (en) | Digital video signal recording and reproducing apparatus | |
| JP2001203971A (ja) | 画像データ処理装置 | |
| US7064780B2 (en) | Image recording apparatus with selection of still image to be recorded from multi-picture display | |
| US6192190B1 (en) | Digital image recording and/or reproducing apparatus using a plurality of compression methods | |
| JP3604732B2 (ja) | 映像システム | |
| JP3645619B2 (ja) | 画像データの記録再生方法 | |
| JP3902837B2 (ja) | 信号処理装置 | |
| US6334023B1 (en) | Method of and arrangement for recording and reproducing video images | |
| JP2557624B2 (ja) | デイジタルデ−タ記録再生装置 | |
| JP2537261B2 (ja) | 画像信号の圧縮記録装置および伸長再生装置 | |
| JP2579153B2 (ja) | デイジタルデ−タレコ−ダ | |
| JP3207739B2 (ja) | 画像再生装置 | |
| JPH08336113A (ja) | 画像処理装置 | |
| JP2001054063A (ja) | デジタル記録機器 | |
| JP4428801B2 (ja) | 信号処理装置及びその方法 | |
| JP3599369B2 (ja) | 記録装置 | |
| JP3441795B2 (ja) | 再生装置 | |
| JP3158549B2 (ja) | 静止画記録再生装置 | |
| KR100232949B1 (ko) | 포토그래프 기록재생장치 | |
| EP0844794A2 (en) | Digital video signal recording apparatus and digital video signal reproducing apparatus | |
| JPH08307825A (ja) | 画像データ記録装置および記録方法ならびに画像データ再生装置および再生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040225 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070105 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140112 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |