JPH0430632B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はキーワードを与えることにより、それ
に関連するレコードを出力する連想記憶装置に係
る。

連想記憶装置はデータベースシステムの重要な
構成要素である。データベースは与えられたキー
ワードに関連するデータレコードを引出すことを
行なつている。第１図ｂに示すように、データレ
コードは磁気デイスクあるいは磁気テープ等の大
容量記憶装置１０に記録されている。この大容量
記憶装置の内容を比較的効率よく検索するため
に、キーワードを入力とし、それに関連するデー
タレコードが記録されている大容量記憶装置上の
アドレスデータを求める第１図ａに示すようなイ
ンデツクス・テーブル１５が一般に利用される
（インデツクス・テーブルの詳細は企画センター
(株)発行、小林功武著の「データ・ベースの管理」
の文献に記述されているので説明を省略する）。
第２図に示すように、インデツクス・テーブル１
５は連想記憶装置２５に格納され、磁気デイスク
１０からロードされたり、磁気デイスク１０にセ
ーブされたりできるのが好ましい。

この種の連想記憶装置に使われる連想メモリ素
子については既に多くの文献に、たとえば「情報
処理ハンドブツク」に掲載されている「論理記
憶」（47年５月オーム社発行，情報処理学会編集，
PP13−96〜PP13−99）などに紹介されている。
これによると連想記憶装置は情報を記憶する各記
憶素子ごとに記憶内容と検索情報との一致を調べ
る一致検出回路を設けた構成の連想メモリ素子を
必要とする。従つて所望のデータの格納位置を示
すアドレスを供給することによりアクセスされる
通常の記憶装置に使われる記憶素子に比べ、従来
の連想記憶素子は構成が複雑であり、そのビツト
当りのコストが数十倍におよぶという欠点を有し
ていた。

この欠点を除去するために通常の記憶素子を用
い、全番地の内容を読取り、読取り結果と検索キ
ーワードとの比較を１つの一致検出回路で順次に
行なう連想記憶の装置構成も考えられるが、この
ままの装置構成では、検索時間が全内容を読出す
時間となり、長すぎると共に、比較処理能力によ
つて性能が制限された。

すなわち、従来の連想記憶装置は高価であり、
また大きな検索時間を必要とする欠点を有してい
た。

本発明の目的は上記欠点を除去した新しい構成
の連想記憶装置を提供することにある。

本発明の連想記憶装置は、外部から与えられた
アドレスレコードとキーワードを各々対応して記
憶する第１，第２の記憶手段と、前記キーワード
の情報量を圧縮してキーコードを生成するデータ
圧縮手段と、前記キーコードを前記キーワードに
対応して記憶する第３の記憶手段と、検索動作時
に前記第３の記憶手段の内容を順次出力させるブ
ロツクアドレス走査手段と、前記キーコードと前
記第３の記憶手段の内容とを比較するキーコード
比較手段と、前記キーコード比較手段の一致出力
により、前記ブロツクアドレス走査手段で指定さ
れた前記第１，第２の記憶手段のワードアドレス
の走査を開始するワードアドレス走査手段と、前
記キーワードと前記第２の記憶手段の内容との比
較を行ない、比較結果を整合出力として外部に出
力するキーワード比較手段とを含んで構成され
る。

以下図面を用いて本発明について詳細に説明す
る。

第３図は本発明の一実施例を示す連想記憶装置
のブロツク図である。この図に示す連想記憶装置
には、登録時に、キーワード３０１とアドレス・
レコード３０２と登録マーカ信号３０３とが外部
から供給され、また検索時には検索キーワード３
０１が供給され、それに整合したアドレス・レコ
ード３０４が出力される。キーワード３０１の個
数が２つ以上になる場合には破線ブロツクの検索
制御回路３２０の部分がその個数に対応して増え
るとしている。

連想記憶装置内にはレコード・メモリ３０５、
キーワードメモリ３０６、キーコードメモリ３０
７、登録マーカメモリ３０８の４つのRAM（ラ
ンダム・アクセス・メモリ）が用意され、そこに
はそれぞれデイスク・アドレスに関するレコー
ド，キーワード，キーワードを圧縮したキーコー
ド，登録マーカが貯えられる。レコード３０２及
びキーワード３０１は複数ワード（１ワードは
８，16，32ビツトなど）で構成され、そのワード
アドレスは動作時に上記RAMに接続されたワー
ドアドレス走査回路３１０により走査される。デ
ータ圧縮回路３１１に供給されるキーワード３０
１は１ワードのキーコードに圧縮され、キーコー
ドメモリ３０７及びキーコード比較回路３１４に
供給される。また、登録マーカ信号３０３は登録
マーカメモリ３０８に入力され、レコード３０
２，キーワード３０１，キーコード３１３の登録
時にそれらが登録されたことを示す登録マーカを
たてる。

１組のレコード，キーワード，キーコード，登
録マーカからなるデータブロツクのアドレスはブ
ロツクアドレス走査回路３０９により指定され、
または順次走査される。

この連想記憶装置の登録動作は次のように行な
われる。シーケンスコントローラ３１２はブロツ
クアドレス走査回路３０９を起動させ、登録マー
カメモリ３０８の内容を順次読取り、データブロ
ツクの空きを意味する“０”を検出したならば、
ブロツクアドレス走査回路３０９のアドレス走査
を停止し、登録マーカメモリ３０８のその時のア
ドレスにデータブロツクの登録済みを意味する
“１”を書込む。また、データ圧縮回路３１１で
複数ワード長のキーワードを１ワード長に圧縮し
て求めたキーコードをキーコドメモリ３０７に書
込む。さらに、シーケンスコントローラ３１２は
ワードアドレス走査回路３１０を起動させ、０番
地から順ワードアドレスの走査をしながらレコー
ド３０２をレコードメモリ３０５に、キーワード
３０１をキーワードメモリ３０６にそれぞれ格納
して登録動作を終了させる。

なお、データ圧縮回路３１１はキーワード３０
１のワード長を減少させる部分である。今の場
合、複数ワード長を単一ワード長に減少させると
しているが、一般にはこれに限らない。また、圧
縮のやり方も色々ある。最も容易な方法はキーワ
ード内の特定の１ワードをキーコードとして取出
すことである。１ワード長のキーコード３１３に
よつてデータ（レコードやキーワード）を2⁸個の
クラスに均等に（ばらばら）に分けられるように
選ぶことが望ましいために、データ圧縮回路１１
１は一般にはハツシユ回路とも呼ばれる。エラー
検出と訂正に使われるECCはこの回路の機能を
与えるように使える。

このようにして登録されたレコードをキーワー
ドによつて検索し、関連するレコードを求める検
索動作は(1)キーコードの一致検出と(2)キーワード
の一致検出とにより行なわれる。

(1) キーコードの一致検出 外部より検索するためのキーワード３０１がレ
ジスタ３１８と３１９に与えられると、データ圧
縮回路３１１は登録時と同様な方法でキーコード
３１３を発生する。レジスタ３１９はキーワード
３０１の属性を示すコードをシーケンスコントロ
ーラ３１２に与える。シーケンスコントローラ３
１２は属性コードで指定された検索制御回路３２
０に対してブロツクアドレス走査回路３０９を起
動させ、キーコードメモリ３０７及び登録マーカ
メモリ３０８のアドレスの走査を行なう。キーコ
ード比較回路３１４は登録マーカメモリ３０８の
内容が“１”の時におけるキーコードメモリ３０
７の内容と検索キーワードのキーコド３１３とを
比較し、一致で“１”、不一致で“０”のキーコ
ード一致信号３１５をシーケンスコントローラ３
１２とキーワード比較回路３１６とに供給する。
“０”のキーコード一致信号３１５はブロツクア
ドレス走査回路３０９で示されたキーワードメモ
リ３０６の内容がキーワード３０１に一致してい
ないことを示し、“１”のキーコード一致信号３
１５は一致している可能性が高いことを示す。

(2) キーワードの一致検出 キーコード一致信号３１５が“１”を示すと、
システムコントローラ３１２はキーワード比較回
路でのキーワードの比較動作を開始させる。ま
ず、システムコントローラ３１２は属性コードで
指定された検索制御回路３２０に対してワードア
ドレス走査回路３１０を起動させ、キーワードメ
モリ３０６のワードアドレスをワード長の分だけ
０番地より順次走査させる。キーワード比較回路
３１６はキーワードメモリ３０６の内容と外部か
ら与えられたキーワード３０１との比較を行な
い、“１”で一致、“０”で不一致のキーワード一
致信号３１７を出力する。また、ワードアドレス
の走査によりレコードメモリ３０５から整合レコ
ード３０４が出力される。複数の検索制御回路３
２０から“１”のキーワード一致信号３１７が出
そろつたときに出力された整合レコード３０４が
キーワード３０１に整合したレコードとして有効
となる。以上で内容検索が終了する。

キーワード一致信号３１７が不一致を示した場
合には、ブロツクアドレス走査回路３０９による
ブロツクアドレスの走査を再開し、(1)キーコード
の一致検出の動作に戻る。システムコントローラ
３１２はこれら(1)，(2)の動作を全てのデータブロ
ツクに対して行ない検索動作を終了する。

以上述べたように本発明の連想記憶装置はアド
レス指定により内容を読出す通常の記憶素子を用
いているため、著しい価格低下をもたらす。また
キーワードの一致検出はキーコードで一致したキ
ーワードについてのみ行なえばよいため、全ての
キーワードを比較する従来の連想記憶装置に比べ
検索時間を著しく短縮できる。

第４図は本発明のもう一つの実施例である。第
３図との違いはキーワード３０２とレコード３０
１がワード単位でシリアルに入力され、半導体
RAM４００にロードされる点と、特許請求の範
囲に示した第１と第２と第３の記憶手段がそれぞ
れ半導体RAM４００の中のレコードエリヤ４０
５、キーワードエリヤ４０６とキーコードエリヤ
４０７に分散して形成される点にある。

キーワードとレコードから成るデータ４０１の
中のキーワード成分はキーワードに付加された属
性コードによつてバツフア４１８に選択的に取込
まれ、その出力はデータ圧縮回路３１１でキーコ
ード３１３に変換される。データ４０１を半導体
RAM４００の中にロードする時に、順次に書込
まれるキーワードとレコードの後にオア回路４０
２を介してキーコード３１３をRAM４００へ書
込む。

半導体RAM４００のアドレス走査回路は第３
図の場合より更に細かく分かれ、キーコードエリ
アのアドレス走査回路４１１とレコードエリアの
アドレス走査回路４１０とキーワードエリアのア
ドレス走査回路４０９とキーコード・レコード・
キーワードを１組としたデータブロツクのアドレ
ス走査回路４０８とから成る。シーケンスコート
ローラ３１２はキーコード比較回路３１４の出力
とキーコードに含またる登録マーカ信号とバツフ
ア４１８から来るデータフル（詰つている事を示
す）信号４０４とキーワード比較回路３１６の出
力によつて制御され、内容検索のための検索処理
を制御する。複数の検索制御回路３２０のキーワ
ード比較回路３１６のいずれからも一致検出信号
が出力された時に、RAM４００から出ているデ
ータブロツクが求める整合レコードを含んでい
る。一致信号が出力されない時にはデータブロツ
クアドレス走査回路４０８が次の番地へ走査を進
める。

今、半導体RAM４００に格納されるデータブ
ロツクの個数が10⁵個で、各データブロツクのワ
ード数を128とする。また、キーコードは１ワー
ド、キーワードは16ワードとする。キーワード数
は４個とする。整合データブロツクの個数を10²
とする。ワード当りのＲ／Ｗサイクルタイムを
100nsecとすると、従来のように、キーワードの
みを全アドレス走査すると、検索時間は16×４×
10⁵×10²nsecすなわち640msecである。

第４図のように、キーコードで検索を行なう
と、10⁵個のデータブロツクを1/2⁸に、すなわち
400個に絞れる。そのため、キーコード検索の時
間は10⁵×10²nsecである。400個のキーワードの
検索の時間は４×10²×16×10²nsecである。故
に、合計はほぼ11msecである。故に、本発明を
採用することによつて検索時間が約1/64に減る。

第５図はデータブロツクのロードと検索の手順
を示している。

レコードとキーワードをバツクアツプの磁気デ
イスクから半導体RAM４００へイニシヤルロー
ドするためには、半導体RAM４００へデータブ
ロツクがキーワードエリヤ４０６、レコードエリ
ヤ４０５、キーコードエリヤ４０７の順に（矢印
５０１から５０２へと）書込まれる。各ブロツク
５０３が１ワードを意味している。

内容検索を行う時には、出発点５０４から矢印
に従つてキーコードエリヤ４０７、キーワードエ
リヤ４０６、レコードエリヤ４０５の順に読取り
を行うが、キーコードエリヤ４０７を読終つた時
に、不一致信号が発生すれば、その後のキーワー
ドエリヤ４０６とレコードエリヤ４０５を読まず
に、次のデータブロツクのキーコードエリヤ４０
７′にジヤンプする。

キーワードエリヤ４０６を読み終つた時に不一
致信号が発生したのであれば、その後のレコード
エリヤ４０５を読まず、同様に、次のデータブロ
ツクのキーコードエリヤ４０７′にジヤンプする。

キーワードエリヤ４０６を読終つた段階でも不
一致信号が発生しない時にのみレコードエリヤ４
０５を読取つて、外部へ出力する。

キーワードエリヤ４０６に複数個のキーワード
が含まれている場合には属性コードによつて選択
される範囲内のキーワードを順次に読取るとし、
不一致信号が発生すれば、途中においても、次の
データブロツクのキーコードエリヤ４０７′へジ
ヤンプする。このようにして、検索処理時の
RAM４００の中の読取り範囲を小さく絞ること
が可能となる。

以上にのべたように、本発明によれば従来の連
想記憶装置構成によるコスト高あるいは検索時間
の大きすぎるという欠陥を容易に解決することが
できたとわかる。

【図面の簡単な説明】

第１図ａ，ｂは一般的なデータベースの構成を
示す図、第２図は通常のインデツクステーブルの
構成図、第３図は本発明の第１の実施例による連
想記憶装置のブロツク図、第４図は本発明の第２
の実施例による連想記憶装置のブロツク図、第５
図ａ，ｂはデータブロツクの格納と検索の手順を
示す図。 １０…磁気デイスク、１５…インデツクステー
ブル、２５…連想記憶装置、３０５…レコードメ
モリ、３０６…キーワードメモリ、３０７…キー
コードメモリ、３０８…登録マーカ、３０９…ブ
ロツクアドレス走査回路、３１０…ワードアドレ
ス走査回路、３１１…データ圧縮回路、３１２…
シーケンスコントローラ、３１４…キーコード比
較回路、３１６…キーワード比較回路、３１８，
３１９…レジスタ、３２０…検索制御回路、４０
０…半導体RAM、４０２…オア回路、４０８，
４０９，４１０，４１１…アドレス走査回路、４
１８…バツフア。

Claims (1)

1. 【特許請求の範囲】 １ 外部から与えられたレコードとキーワードを
   各々対応して記憶する第１，第２の記憶手段と、
   前記キーワードの情報量を圧縮してキーコードを
   生成するデータ圧縮手段と、前記キーコードを前
   記キーワードに対応して記憶する第３の記憶手段
   と、検索動作時に前記第３の記憶手段の内容を順
   次出力させるブロツクアドレス走査手段と、前記
   キーコードと前記第３の記憶手段の内容とを比較
   するキーコード比較手段と、前記キーコード比較
   手段の一致出力により、前記ブロツクアドレス走
   査手段で指定された前記第１，第２の記憶手段の
   ワードアドレスの走査を開始するワードアドレス
   走査手段と、前記キーワードと前記第２の記憶手
   段の内容との比較を行ない、比較結果を整合出力
   として外部に出力するキーワード比較手段とを含
   むことを特徴とする連想記憶装置。 ２ データ圧縮手段がエラー訂正回路であること
   を特徴とする特許請求の範囲第１項に記載の連想
   記憶装置。