JPH04302437A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜トランジスタに関す
るものである。

【０００２】

【従来の技術】薄膜トランジスタ（ＴＦＴ）として、逆
スタガー型と呼ばれるものがある。

【０００３】図３は従来の逆スタガー型薄膜トランジス
タの断面図であり、この薄膜トランジスタは、ガラス等
からなる絶縁性基板１上に形成されたゲート電極２と、
このゲート電極２を覆うゲート絶縁膜３と、このゲート
絶縁膜３の上にゲート電極２と対向させて形成されたｉ
型半導体層４と、このｉ型半導体層４の両側部の上にｎ
型半導体層５を介して形成されたソース電極６ａおよび
ドレイン電極６ｂとからなっている。

【０００４】なお、７はｉ型半導体層４のチャンネル領
域の上に形成されたブロッキング絶縁膜であり、このブ
ロッキング絶縁膜７は、ｎ型半導体層５をチャンネル領
域において切り離すエッチング時にｉ型半導体層４の表
面がエッチングされるのを防ぐために設けられている。

【０００５】また、この薄膜トランジスタの上部は保護
絶縁膜８で覆われており、薄膜トランジスタを形成した
基板１上に形成される他の電極（例えばＴＦＴアクティ
ブマトリックス液晶表示素子のＴＦＴ形成基板に形成さ
れる画素電極）等は、図示しないが、上記保護絶縁膜８
の上に形成されている。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来の薄膜トランジスタは、図３に示したように、ソース
電極６ａとドレイン電極６ｂおよびその下のｎ型半導体
層５をチャンネル領域において切り離したものであるた
め、ソース，ドレイン電極６ａ，６ｂの上面と、この両
電極６ａ，６ｂ間の部分との間に、大きな段差がある。

【０００７】すなわち、この段差は、ソース，ドレイン
電極６ａ，６ｂの厚さとｎ型半導体層５の厚さとの総厚
に相当する高さの段差であり、ｎ型半導体層５の厚さは
、一般に数十ｎｍと極く薄いが、ソース，ドレイン電極
６ａ，６ｂの厚さは数百ｎｍと厚いため、上記段差はか
なり大きい。

【０００８】このため、従来の薄膜トランジスタは、そ
の上に堆積させた保護絶縁膜８の膜厚が、図３に示した
ように、ソース，ドレイン電極６ａ，６ｂの縁部に対応
する部分において極端に薄くなり、この部分に、ピンホ
ールやクラック等の欠陥Ａが発生しやすい。

【０００９】そして、保護絶縁膜８にピンホールやクラ
ック等の欠陥Ａがあると、この保護絶縁膜８の上に他の
電極等を形成する際のエッチング工程において、エッチ
ング媒体（エッチング液またはエッチングガス）が保護
絶縁膜８の欠陥Ａ内に浸入し、その下のソース電極６ａ
またはドレイン電極６ｂを腐食させてしまう。

【００１０】このソース，ドレイン電極６ａ，６ｂの腐
食は、上記他の電極等を形成する際のエッチング工程時
にのみ発生するとは限らず、エッチング工程後の洗浄処
理において、上記欠陥Ａ内に浸入したエッチング媒体を
完全に除去できなかった場合は、この欠陥Ａ内に残った
エッチング媒体によってソース，ドレイン電極６ａ，６
ｂが徐々に腐食されて行く。

【００１１】このため、上記従来の薄膜トランジスタは
、その製造歩留が悪いし、また、製品検査において良品
を判定されたものも、長期間のうちに、保護絶縁膜８の
欠陥Ａ内に残ったエッチング媒体によりソース，ドレイ
ン電極６ａ，６ｂが腐食されてしまうという問題をもっ
ていた。

【００１２】なお、上記保護絶縁膜８の膜厚は、ソース
，ドレイン電極６ａ，６ｂのチャンネル領域側の縁部だ
けでなく、他の縁部に対応する部分において薄くなるた
め、この部分にもピンホールやクラック等の欠陥が発生
することがあり、したがって上記エッチング媒体による
ソース，ドレイン電極６ａ，６ｂの腐食は、電極周縁部
の種々の箇所に発生するが、特に、チャンネル領域側の
電極縁部が腐食すると、チャンネル長（ソース，ドレイ
ン電極６ａ，６ｂ間の間隔）が大きくなって、トランジ
スタ特性が変化してしまうし、極端な場合にはトランジ
スタとしての機能を失なってしまう。

【００１３】本発明の目的は、保護絶縁膜をソース，ド
レイン電極のチャンネル領域側の縁部に対応する部分に
も十分な膜厚に堆積させて、この部分もピンホールやク
ラック等の欠陥のない保護絶縁膜で覆うことができる薄
膜トランジスタを提供することにある。

【００１４】

【課題を解決するための手段】本発明の薄膜トランジス
タは、ソース電極とドレイン電極とを連続する金属膜で
形成し、この金属膜のソース電極部分とドレイン電極部
分との間を、その膜厚全体にわたって陽極酸化した酸化
絶縁層としたことを特徴とするものである。

【００１５】

【作用】すなわち、本発明は、ソース，ドレイン電極を
チャンネル領域において切り離すのではなく、ソース，
ドレイン電極を連続する金属膜で形成して、この金属膜
のソース電極部分とドレイン電極部分との間をその膜厚
全体にわたって陽極酸化することにより、ソース電極と
ドレイン電極とを電気的に分離したものであり、このよ
うに、ソース，ドレイン電極を連続する金属膜で形成す
れば、ソース，ドレイン電極の上面と、この両電極間の
部分との間の段差はほとんどなくなる。

【００１６】そして、ソース，ドレイン電極の上面とこ
の両電極間の部分との間の段差が小さければ、この段差
部にも保護絶縁膜が十分な厚さに堆積するため、ソース
，ドレイン電極のチャンネル領域側の縁部に対応する部
分も、ピンホールやクラック等の欠陥のない保護絶縁膜
で覆われる。

【００１７】

【実施例】以下、本発明の一実施例を図１および図２を
参照して説明する。

【００１８】図１はこの実施例の薄膜トランジスタの断
面図であり、この薄膜トランジスタは、ガラス等からな
る絶縁性基板１１上に形成されたゲート電極１２と、こ
のゲート電極１２を覆うゲート絶縁膜１３と、このゲー
ト絶縁膜１３の上にゲート電極１２と対向させて形成さ
れたｉ型半導体層１４と、このｉ型半導体層１４の両側
部の上にｎ型半導体層１５を介して形成されたソース電
極１６ａおよびドレイン電極１６ｂとからなっている。 なお、１７はｉ型半導体層４のチャンネル領域の上に形
成されたブロッキング絶縁膜である。

【００１９】上記ソース電極１６ａとドレイン電極１６
ｂおよびそのリード部（図示せず）は、連続する金属膜
１６で形成されており、この金属膜１６のソース電極１
６ａ部分とドレイン電極１６ｂ部分との間は、この部分
をその膜厚全体にわたって陽極酸化した酸化絶縁層１６
ｃとされている。

【００２０】また、この金属膜１６は、基板１１のほぼ
全面にわたって形成されており、この金属膜１６のソー
ス，ドレイン電極部分およびそのリード部以外の部分も
、その膜厚全体にわたって陽極酸化した酸化絶縁層１６
ｃとされている。

【００２１】なお、上記ｎ型半導体層１５は、金属膜１
６のソース，ドレイン電極１６ａ，１６ｂ部分の下にの
み形成されており、このｎ型半導体層１５は、チャンネ
ル領域において切り離されている。

【００２２】この薄膜トランジスタの上部は保護絶縁膜
１８で覆われており、薄膜トランジスタを形成した基板
１１上に形成される他の電極（例えば画素電極）等は、
上記保護絶縁膜１８の上に形成される。

【００２３】図２は上記薄膜トランジスタの製造方法を
示す製造工程図であり、この薄膜トランジスタは、次の
ような工程で製造する。

【００２４】［工程１］まず、図２（ａ）に示すように
、基板１上に、ゲート電極１２を形成する。このゲート
電極１２は、基板１１上に、Ｔａ　（タンタル）または
Ｔａ　−Ｍｏ　（モリブデン）合金、Ｃｒ　（クロム）
等の金属膜をスパッタ装置により成膜し、この金属膜を
パターニングして形成する。

【００２５】このゲート電極１２は、例えばＴｉ　（チ
タン）を含有させたＡｌ　（アルミニウム）で形成する
。

【００２６】このようにゲート電極１２にＴｉ　含有Ａ
ｌ　を用いたのは、薄膜トランジスタの電極材料として
一般に使用されているＴａ　（タンタル）、Ｔａ　−Ｍ
ｏ　（モリブデン）合金、Ｃｒ　（クロム）等の硬質金
属はその抵抗値が高く、また低抵抗金属の代表であるＡ
ｌ　は、抵抗値が低い反面、このＡｌ　の膜は、これを
数百度で熱処理するとその表面が荒れるという問題をも
っているためであり、上記Ｔｉ　含有Ａｌは、純Ａｌ　
よりは若干抵抗値が高いが、上記硬質金属に比べればは
るかに抵抗値が低いし、また熱処理により膜表面が荒れ
ることもない。

【００２７】［工程２］次に、図２（ｂ）に示すように
、上記基板１１上に、ゲート絶縁膜１３とｉ型半導体層
１４とブロッキング絶縁膜１７とを形成する。

【００２８】上記ゲート絶縁膜１３は、基板１１上にそ
のほぼ全面にわたってＳｉ　Ｎ（窒化シリコン）をプラ
ズマＣＶＤ装置により堆積させて成膜する。

【００２９】また、ｉ型半導体層１４とブロッキング絶
縁膜１７は、上記ゲート絶縁膜１３の成膜に続けて、ｉ
型ａ−Ｓｉ　（アモルファスシリコン）と、Ｓｉ　Ｎと
をプラズマＣＶＤ装置により順次堆積し、このＳｉ　Ｎ
膜をブロッキング絶縁膜１７の形状にパターニングする
とともに、上記ｉ型ａ−Ｓｉ　膜をｉ型半導体層１４の
形状にパターニングして形成する。

【００３０】この場合、上記ゲート電極１２をＡｌ　で
形成すると、ゲート絶縁膜１３の成膜時に、ゲート電極
（Ａｌ　膜）がゲート絶縁膜１３の成膜温度（通常は３
５０〜３７０℃）に加熱されてその表面が荒れ、ゲート
電極の表面にヒロックと呼ばれる鋭い突起が発生して、
ゲート縁膜１２にクラック等の欠陥を発生させる。

【００３１】しかし、この実施例では、上記ゲート電極
を、純Ａｌ　ではなく、Ａｌ　にＴｉ　を含有させたＴ
ｉ　含有Ａｌ　で形成しているため、ゲート絶縁膜１３
の成膜時にゲート電極（Ｔｉ　含有Ａｌ　膜）１２の表
面が荒れることはなく、したがって、ゲート絶縁膜１３
にクラック等の欠陥が発生することはない。

【００３２】なお、ｉ型半導体層（ｉ型ａ−Ｓｉ　膜）
１４の成膜温度は約２５０℃、ブロッキング絶縁膜（Ｓ
ｉ　Ｎ膜）１７の成膜温度は上記ゲート絶縁膜１３の成
膜温度と同じであり、したがって、上記Ｔｉ　含有Ａｌ
　のＴｉ　含有量を、ゲート絶縁膜１３の成膜温度に応
じて、この成膜温度では表面荒れが発生しない値（ゲー
ト絶縁膜１３の成膜温度が３５０〜３７０℃の場合は４
．２ｗｔ％程度）に選んでおけば、ｉ型半導体層１４お
よびブロッキング絶縁膜１７の成膜時にも、ゲート電極
１２の表面が荒れることはない。

【００３３】［工程３］次に、図２（ｃ）に示すように
、ｎ型半導体層１５を形成する。このｎ型半導体層１５
は、不純物をドープしたｎ型ａ−Ｓｉ　をプラズマＣＶ
Ｄ装置により成膜し、このｎ型ａ−Ｓｉ　膜を、ソース
，ドレイン電極の形状に対応し、かつチャンネル領域に
おいて切り離した形状にパターニングして形成する。

【００３４】［工程４］次に、図２（ｄ）に示すように
、基板１１のほぼ全面にわたって、ソース，ドレイン電
極用金属膜１６をスパッタ装置により堆積する。この金
属膜１６にも、上記ゲート電極１２と同じＴｉ　含有量
のＴｉ　含有Ａｌ　を用いる。

【００３５】［工程５］次に、図２（ｅ）に示すように
、上記金属膜１６の上に、ソース，ドレイン電極１６ａ
，１６ｂおよびそのリード部に対応する形状のレジスト
マスク２０を形成し、この状態で金属膜１６のレジスト
マスク２０で覆われていない部分をその膜厚全体にわた
って陽極酸化する。

【００３６】この陽極酸化は、基板１１を電解液中に浸
漬して、上記金属膜１６を電解液中で対向電極と対向さ
せ、上記金属膜１６を陽極とし、対向電極を陰極として
、その間に電圧を印加することによって行なう。

【００３７】このように、電解液中で金属膜（陽極）１
６と対向電極（陰極）との間に電圧を印加すると、金属
膜１６が化成反応を起して、この金属膜１６のレジスト
マスク２０で覆われていない部分がその表面から膜厚方
向に陽極酸化される。

【００３８】なお、この場合、金属膜１６の膜厚方向へ
の陽極酸化の進行深さは、主に印加電圧によって決まる
ため、印加電圧を十分高くすれば、金属膜１６をその膜
厚全体にわたって陽極酸化することができる。

【００３９】この陽極酸化を行なうと、上記金属膜１６
のうち、レジストマスク２０で覆っておいた部分が酸化
されずに金属膜のまま残って、この部分がソース，ドレ
イン電極１６ａ，１６ｂおよびそのリード部となり、他
の部分、つまり、ソース電極１６ａ部分とドレイン電極
１６ｂ部分との間と、ソース，ドレイン電極部分および
そのリード部以外の部分は、膜厚全体にわたって陽極酸
化された酸化絶縁層１６ｃとなる。

【００４０】［工程６］この後は、上記レジストマスク
２０を剥離し、図２（ｆ）に示すように保護絶縁膜１８
を成膜して、薄膜トランジスタを完成する。

【００４１】上記保護絶縁膜１８は、Ｓｉ　Ｎをプラズ
マＣＶＤ装置により堆積させて成膜する。

【００４２】この場合、この実施例では、上記金属膜１
６をＴｉ　含有Ａｌ　で形成しているため、保護絶縁膜
１８の成膜時に、上記金属膜１６の非酸化部分からなる
ソース，ドレイン電極１６ａ，１６ｂおよびリード部の
表面が荒れることはなく、また、金属膜１６の酸化絶縁
層１６ｃの表面荒れはさらに小さいから、保護絶縁膜１
８にクラック等の欠陥が発生することはない。

【００４３】なお、上記保護絶縁膜１８の成膜温度は前
述したゲート絶縁膜１３の成膜温度と同じであり、した
がって、保護絶縁膜１８の成膜時にも、ゲート電極１２
の表面が荒れることはない。

【００４４】すなわち、上記実施例の薄膜トランジスタ
は、ソース，ドレイン電極１６ａ，１６ｂをチャンネル
領域において切り離すのではなく、ソース，ドレイン電
極１６ａ，１６ｂを連続する金属膜１６で形成して、こ
の金属膜１６のソース電極１６ａ部分とドレイン電極１
６ｂ部分との間をその膜厚全体にわたって陽極酸化する
ことにより、ソース電極１６ａとドレイン電極１６ｂと
を電気的に分離したものであり、このように、ソース，
ドレイン電極１６ａ，１６ｂを連続する金属膜１６で形
成すれば、ソース，ドレイン電極１６ａ，１６ｂの上面
と、この両電極１６ａ，１６ｂ間の部分（金属膜１６の
酸化絶縁層１６ｃの上面）との間の段差はほとんどなく
なる。

【００４５】つまり、上記金属膜１６の膜厚がその全域
にわたって均一であれば、上記金属膜１６の非酸化部分
からなるソース，ドレイン電極１６ａ，１６ｂの上面と
、この両電極１６ａ，１６ｂ間の酸化絶縁層１６ｃの上
面との間には、ｎ型半導体層１５の膜厚分の段差しかな
く、このｎ型半導体層１５の膜厚は数十ｎｍと極く薄い
ため、上記段差は極く小さい。

【００４６】そして、ソース，ドレイン電極１６ａ，１
６ｂの上面とこの両電極１６ａ，１６ｂ間の部分との間
の段差が小さければ、この段差部にも保護絶縁膜１８が
十分な厚さに堆積するため、ソース，ドレイン電極１６
ａ，１６ｂのチャンネル領域側の縁部に対応する部分も
、ピンホールやクラック等の欠陥のない保護絶縁膜１８
で覆うことができる。

【００４７】また、この実施例では、上記金属膜１６の
エッチングによるパターニングは行なわず、この金属膜
１６のソース，ドレイン電極部分およびそのリード部以
外の部分も、膜厚全体にわたって陽極酸化した酸化絶縁
層１６ｃとしているため、ソース，ドレイン電極１６ａ
，１６ｂおよびそのリード部と、それ以外の部分との間
にも段差はほどんどなく、したがって、ソース，ドレイ
ン電極１６ａ，１６ｂのチャンネル領域側以外の周縁部
および上記リード部の両側縁部も、ピンホールやクラッ
ク等の欠陥のない十分な膜厚の保護絶縁膜１８で覆うこ
とができる。

【００４８】しかも、上記実施例では、ゲート電極１２
とソース，ドレイン電極１６ａ，１６ｂとなる金属膜１
６とをＴｉ　含有Ａｌ　で形成しているため、これら電
極の抵抗値は小さいし、また、ゲート絶縁膜１３および
保護絶縁膜１８の成膜時に、ゲート電極１２および金属
膜１６の表面が荒れてゲート絶縁膜１３および保護絶縁
膜１８にクラック等の欠陥を生じさせることもない。

【００４９】このため、上記薄膜トランジスタは、その
上部を覆う保護絶縁膜８が、ピンホールやクラック等の
欠陥のない良好な膜質であり、したがって、上記保護絶
縁膜１８の上に他の電極（例えば画素電極）等を形成す
る際のエッチング工程において、エッチング媒体（エッ
チング液またはエッチングガス）が保護絶縁膜１８の欠
陥から浸入して、その下のソース，ドレイン電極１６ａ
，１６ｂおよびリード部を腐食させてしまうことはない
。

【００５０】なお、上記実施例では、ソース，ドレイン
電極用金属膜１６のエッチングによるパターニングは行
なわず、この金属膜１６のソース，ドレイン電極部分お
よびそのリード部以外の部分も、膜厚全体にわたって陽
極酸化した酸化絶縁層１６ｃとしているが、この金属膜
１６のソース，ドレイン電極部分およびリード部以外の
部分はエッチングにより除去してもよい。

【００５１】ただし、この場合は、ソース，ドレイン電
極１６ａ，１６ｂの形成工程が、上記金属膜１６のエッ
チングによるパターニング工程と、ソース，ドレイン電
極１６ａ，１６ｂ間の部分の陽極酸化工程との２工程に
なる。

【００５２】また、このように金属膜１６のソース，ド
レイン電極部分およびリード部以外の部分をエッチング
除去すると、ソース，ドレイン電極１６ａ，１６ｂのチ
ャンネル領域側以外の周縁部およびリード部の側縁部と
、金属膜１６を除去した部分との間の段差が大きくなる
ため、この部分において保護絶縁膜１８にピンホールや
クラック等の欠陥が発生し、保護絶縁膜１８上に他の電
極等を形成するエッチング工程時に、保護絶縁膜１８の
欠陥部分においてソース，ドレイン電極１６ａ，１６ｂ
およびリード部が腐食することがある。

【００５３】しかし、トランジスタ特性に影響を及ぼす
のは、ソース，ドレイン電極１６ａ，１６ｂのチャンネ
ル領域側の縁部の腐食であり、他の電極縁部およびリー
ド部の腐食は、断線欠陥につながるものであるから、こ
の電極およびリード部の幅をその腐食幅を見込んである
程度広くパターニングして上記断線欠陥に対処すれば、
上記他の電極縁部およびリード部の腐食は、特に問題と
はならない。

【００５４】また、上記実施例では、ゲート電極１２お
よびソース，ドレイン電極用金属膜１６に、Ｔｉ　含有
Ａｌ　を用いたが、このゲート電極１２およびソース，
ドレイン電極用金属膜１６は、ゲート絶縁膜１３および
保護絶縁膜１８の成膜時に膜表面に荒れが発生しない金
属であれば、他の金属、例えばＴａ　、Ｔａ　−Ｍｏ　
合金、Ｃｒ　等で形成してもよい。

【００５５】

【発明の効果】本発明の薄膜トランジスタは、ソース電
極とドレイン電極とを連続する金属膜で形成し、この金
属膜のソース電極部分とドレイン電極部分との間を、そ
の膜厚全体にわたって陽極酸化した酸化絶縁層とするこ
とにより、ソース，ドレイン電極１６ａ，１６ｂの上面
と、この両電極間の部分との間の段差をほとんどなくし
たものであるから、保護絶縁膜をソース，ドレイン電極
のチャンネル領域側の縁部に対応する部分にも十分な膜
厚に堆積させて、この部分もピンホールやクラック等の
欠陥のない保護絶縁膜で覆うことができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す薄膜トランジスタの断
面図。

【図２】上記薄膜トランジスタの製造工程図。

【図３】従来の薄膜トランジスタの断面図。

【符号の説明】

１１…基板、１２…ゲート電極、１２ａ…酸化絶縁層、
１３…ゲート絶縁膜、１４…ｉ型半導体層、１５…ｎ型
半導体層、１６…ソース，ドレイン電極用金属膜、１６
ａ…ソース電極、１６ｂ…ドレイン電極、１６ｃ…酸化
絶縁層、１７…ブロッキング絶縁膜、１８…保護絶縁膜
。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　ゲート電極と、このゲート電極を覆う
   ゲート絶縁膜と、このゲート絶縁膜の上に前記ゲート電
   極と対向させて形成されたｉ型半導体層と、このｉ型半
   導体層の両側部の上にｎ型半導体層を介して形成された
   ソース電極およびドレイン電極とからなり、かつ上部を
   保護絶縁膜で覆った薄膜トランジスタにおいて、前記ソ
   ース電極とドレイン電極とを連続する金属膜で形成し、
   この金属膜のソース電極部分とドレイン電極部分との間
   を、その膜厚全体にわたって陽極酸化した酸化絶縁層と
   したことを特徴とする薄膜トランジスタ。