JPH04299842A - セミカスタム半導体集積回路マクロセル設計法 - Google Patents

セミカスタム半導体集積回路マクロセル設計法

Info

Publication number
JPH04299842A
JPH04299842A JP3087221A JP8722191A JPH04299842A JP H04299842 A JPH04299842 A JP H04299842A JP 3087221 A JP3087221 A JP 3087221A JP 8722191 A JP8722191 A JP 8722191A JP H04299842 A JPH04299842 A JP H04299842A
Authority
JP
Japan
Prior art keywords
macrocell
signal
wiring
macro cell
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3087221A
Other languages
English (en)
Other versions
JP2793378B2 (ja
Inventor
Masanori Haraguchi
原口　政則
Masato Ito
政人 伊藤
Yoshinori Okada
義則 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP3087221A priority Critical patent/JP2793378B2/ja
Priority to KR1019920004794A priority patent/KR960000719B1/ko
Publication of JPH04299842A publication Critical patent/JPH04299842A/ja
Priority to US08/237,726 priority patent/US5490103A/en
Priority to US08/548,136 priority patent/US5557564A/en
Application granted granted Critical
Publication of JP2793378B2 publication Critical patent/JP2793378B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明はセミカスタム半導体集
積回路マクロセル設計法に係わり、特にマクロセルの信
号端子の改良に関する。
【０００２】
【従来の技術】セミカスタム半導体集積回路装置は、あ
らかじめ用意されている各種のマクロセルを組み合わせ
ることにより構築される。マクロセルとは、ＲＯＭ部、
ＲＡＭ部等の大きいブロック（マクロブロック）から、
ロジック部等を構成するスタンダ−ドセル等の小さいブ
ロック（プリミティブセル）まで、標準化されて用意さ
れている集積回路部を一括して表す言葉である。以下、
本明細書中、マクロセルはこのようなものを表す言葉と
して用いることにする。
【０００３】図４５は、従来のマクロセルを示す図であ
る。
【０００４】図４５に示すように、マクロセル１０、２
０は各々、信号端子Ａ〜Ｈを持つ。また信号端子Ａ〜Ｈ
は、各信号毎に１つずつ設けられる。信号端子Ａ〜Ｈの
うち、所望の信号端子どうしは、自動配線技術を用いて
設計される配線１４により互いに結線されている。
【０００５】図４６は、その他の従来のマクロセルを示
す図である。
【０００６】図４６に示すように、配線ピッチＸ、Ｙが
決められた自動配線技術を用いる場合、配線１４は決め
られた配線ピッチＸ、Ｙで設けられ、所望の信号端子ど
うしは、配線１４により互いに結線されている。
【０００７】
【発明が解決しようとする課題】従来のマクロセルでは
、信号端子が各信号毎に１つしか設けられていないので
、配線は信号端子の設定位置に必ず結線されなければな
らない。このため、マクロセルの配置が変わった場合等
、マクロセル間の最短距離で信号端子どうしが結線され
なくなる。そればかりか、配線がＸ方向、Ｙ方向にそれ
ぞれ折れ曲がってしまうので、配線領域（チャネル領域
）の拡大を強いられ、チップサイズが増大する。
【０００８】この発明は上記のような点に鑑みて為され
たもので、その目的は、信号端子どうしを結線する配線
の長さを低減でき、チップサイズを縮小できるセミカス
タム半導体集積回路マクロセル設計法を提供することに
ある。
【０００９】
【課題を解決するための手段】この発明のセミカスタム
半導体集積回路マクロセル設計法は、標準化された回路
をマクロセルとして集積回路設計前に準備しておくセミ
カスタム半導体集積回路マクロセル設計法において、同
一信号の信号端子を、マクロセルの同一辺に複数持たせ
たことを特徴とする。
【００１０】また、同一信号の信号端子を、マクロセル
の隣接する辺に複数持たせたことを特徴とする。
【００１１】また、同一信号の信号端子を、マクロセル
の少なくとも一つの辺とマクロセル内部とにそれぞれ持
たせたことを特徴とする。
【００１２】また、同一信号の信号端子を、マクロセル
内部に複数持たせたことを特徴とする。
【００１３】
【作用】上記のようなマクロセル設計法にあっては、マ
クロセルに同一信号の信号端子が複数設けられており、
マクロセルの端子どうし結線する際、これらの端子を結
ぶ全ての配線の組み合わせのうちから、配線の長さが短
くなるものが選ばれる。例えばマクロセルの同一辺に同
一信号の信号端子を複数もっていれば、マクロセルを互
いにずらした時に、またマクロセルがアレイ状に並んで
おり、その並ぶ順序を変えた時等に、特に配線の長さを
短くできる。またマクロセルの隣接する辺に同一信号の
信号端子をそれぞれもっていれば、マクロセルを９０度
または２７０度に回転させた時に、特に配線の長さを短
くできる。
【００１４】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。
【００１５】［第１の実施例］図１は、この発明の第１
の実施例に係わるマクロセル設計法を説明するマクロセ
ル構成図である。
【００１６】図１に示すように、第１の実施例は、マク
ロセル１０、１２各々において、１つの辺に沿って同一
信号が供給される信号端子を複数設けたものである。例
えば信号Ａの入／出力に使用する信号端子としてＡ１お
よびＡ２がそれぞれ、マクロセル１０の１つの辺に沿っ
て設けられている。同様に、信号Ｂの入／出力に使用す
る信号端子としてＢ１およびＢ２、…、信号Ｈの入／出
力に使用する信号端子としてＨ１およびＨ２がそれぞれ
、マクロセル１２の１つの辺に沿って設けられている。
【００１７】上記構成のマクロセルによれば、例えば信
号Ａの信号端子と信号Ｆの信号端子とを結線する場合、
配線１４の長さが最も短くなる信号端子Ａ２と信号端子
Ｆ２とが選ばれて結線される。これにより、信号端子ど
うしを結線する配線１４を短くでき、かつ配線１４の折
れ曲がりも緩和できる。よって、配線領域を効率良く使
えるようになりチップサイズを縮小できる。
【００１８】［第２の実施例］図４６に示したような配
線ピッチが決められた自動配線技術を用いる場合、Ｘ方
向、Ｙ方向の配線ピッチがそれぞれ異なっているのが一
般的である。これは、例えばヴィアホ−ルによる段差数
の等により、第１層アルミニウムの平坦度と第２層アル
ミニウムの平坦度とに差が生じるためである。このよう
なセミカスタム集積回路装置は、従来、信号端子の設定
位置がＸ方向のピッチか、若しくはＹ方向のピッチかの
いずれかに合わせられていた。しかし、このようなマク
ロセルを９０度、あるいは２７０度回転させると、信号
端子の設定位置が配線ピッチに合わなくなり、信号端子
どうしを結線できなくなる。すなわち、マクロセルを０
度、１８０度のいずれかにしか回転できず、マクロセル
のレイアウトに自由度がない。
【００１９】そこで第２の実施例は、Ｘ方向、Ｙ方向の
配線ピッチがそれぞれ異なっていても、マクロセルを９
０度、あるいは２７０度回転を可能とした例である。
【００２０】図２は、この発明の第２の実施例に係わる
マクロセル設計法を説明するマクロセル構成図である。
【００２１】第２の実施例は、マクロセル２０に、１つ
の辺に沿って同一信号が供給される信号端子を複数設け
、かつこれら端子間の間隔ｄを、Ｘ方向の配線ピッチＸ
とＹ方向の配線ピッチＹとの最小公倍数、または単にそ
の公倍数に設定したものである。
【００２２】上記マクロセル２０によれば、マクロセル
の１つの辺に沿って同一信号が供給される信号端子が複
数設けられている。これにより第１の実施例と同様、信
号端子どうしを結線する配線を短くでき、かつ配線１４
の折れ曲がりも緩和できる。その上、これらの複数の信
号端子、例えばＡ１とＡ２との間隔ｄが配線ピッチＸと
配線ピッチＹとの最小公倍数である。これにより図３に
示すように、マクロセル２０を９０度、もしくは２７０
度回転させても、信号端子Ａ１、Ａ２、Ｂ１、Ｂ２の設
定位置はそれぞれ、Ｙ方向の配線トラック２４に合うよ
うになる。従って、マクロセルを９０度、あるいは２７
０度に回転させられるようになり、マクロセルのレイア
ウトに自由度が得られる。
【００２３】図４は図２、図３にそれぞれに示したマク
ロセル２０を、配線１４により結線した状態を示す図で
ある。図４において、図２、図３と同一の部分には同一
の参照符号を付し、その説明については省略する。
【００２４】［第３の実施例］第３の実施例は、第２の
実施例と同様に、Ｘ方向、Ｙ方向の配線ピッチがそれぞ
れ異なっていても、マクロセルを９０度、あるいは２７
０度回転を可能とするものである。
【００２５】図５は、この発明の第３の実施例に係わる
マクロセル設計法を説明するマクロセル構成図である。
【００２６】第３の実施例は、図５に示すように、マク
ロセル３０の１つの辺に沿って同一信号が供給される信
号端子を複数設けたものである。さらに、これら複数の
端子のうち、少なくとも１つをＸ方向配線トラック２２
に合うようにし、また少なくとも１つをＹ方向配線トラ
ック２４に合うようにしたものである。例えば信号Ａの
入／出力に使用する信号端子としてＡｘおよびＡｙがそ
れぞれ、マクロセル３０の１つの辺に沿って設けられて
いる。信号端子ＡｘはＸ方向の配線トラック２２に合う
端子であり、また信号端子ＡｙはＹ方向の配線トラック
２４に合う端子である。同様に、信号Ｂの入／出力に使
用する信号端子としてＢｘおよびＢｙがそれぞれ設けら
れている。信号端子ＢｘはＸ方向の配線トラック２２に
合う端子であり、また信号端子ＢｙはＹ方向の配線トラ
ック２４に合う端子、…、信号端子ＦｘはＸ方向の配線
トラック２２に合う端子であり、また信号端子ＦｙはＹ
方向の配線トラック２４に合う端子である。
【００２７】上記構成のマクロセル３０によれば、Ｘ方
向の配線ピッチＸとＹ方向の配線ピッチＹとがそれぞれ
異なっていても、例えば信号端子Ａｘ、あるいはＡｙの
少なくともどちらかがＸ方向配線トラック２２に合う、
またはＹ方向配線トラック２４に合う。従って、図６に
示すように、マクロセル３０を９０度、もしくは２７０
度回転させても、信号端子どうしを結線でき、マクロセ
ルのレイアウトに自由度が得られる。
【００２８】図７は図５、図６にそれぞれ示したマクロ
セル３０を、配線１４により結線した状態を示す図であ
る。図７において、図５、図６と同一の部分には同一の
参照符号を付し、その説明については省略する。
【００２９】［第４の実施例］図８は、この発明の第４
の実施例に係わるマクロセル設計法を説明するマクロセ
ル構成図である。
【００３０】図８に示すように、第４の実施例は、マク
ロセル４０、４２各々において、隣接する各々の辺に沿
って同一信号が供給される信号端子をそれぞれ設けたも
のである。例えば信号Ａの入／出力に使用する信号端子
Ａ１がマクロセル４０の第１の辺４４に沿って設けられ
、さらに信号端子Ａ２が第１の辺４４に隣接する第２の
辺４５に沿って設けられている。またマクロセル４２に
は、例えば信号Ｅの入／出力に使用する信号端子Ｅ１が
マクロセル４２の第１の辺４６に沿って設けられ、さら
に信号端子Ｅ２が第１の辺４６に隣接する第２の辺４７
に沿って設けられている。
【００３１】上記構成のマクロセルにおいても、第１の
実施例同様に、信号端子どうしを結線する配線１４の長
さを低減でき、また配線１４の折れ曲がりも緩和できる
のでチップサイズを縮小できる。
【００３２】［第５の実施例］図９は、この発明の第５
の実施例に係わるマクロセル設計法を説明するマクロセ
ル構成図である。
【００３３】図９に示すように第５の実施例は、マクロ
セル５０に第４の実施例と同様、隣接する各々の辺に沿
って同一信号が供給される信号端子をそれぞれ設けたも
のである。かつマクロセル５０の１つの辺に設けられた
信号端子間の間隔ｄを、Ｘ方向の配線ピッチＸとＹ方向
の配線ピッチＹとの最小公倍数、または単にその公倍数
としたものである。
【００３４】上記マクロセル５０によれば、図１０に示
すようにマクロセル５０を９０度、もしくは２７０度回
転させても、第２の実施例と同様に、信号端子Ａ１、Ａ
２、…、Ｄ１、Ｄ２の設定位置はそれぞれ、Ｘ方向の配
線トラック２２およびＹ方向の配線トラック２４にそれ
ぞれ合う。従って、マクロセルを９０度、あるいは２７
０度に回転でき、マクロセルのレイアウトに自由度が得
られる。
【００３５】図１１は図９、図１０にそれぞれに示した
マクロセル５０を、配線１４により結線した状態を示す
図である。図１１において、図９、図１０と同一の部分
には同一の参照符号を付し、その説明については省略す
る。
【００３６】［第６の実施例］図１２は、この発明の第
６の実施例に係わるマクロセル設計法を説明するマクロ
セル構成図である。
【００３７】第５の実施例は基本的に、マクロセル５０
に第４の実施例と同様、隣接する各々の辺に沿って同一
信号が供給される信号端子をそれぞれ設けたものである
。さらに、これら複数の端子のうち、少なくとも１つを
Ｘ方向の配線トラック２２に合うようにし、また少なく
とも１つをＹ方向の配線トラック２４に合うようにした
ものである。例えば信号Ａの入／出力に使用する信号端
子としてＡｘ１、Ａｘ２、Ａｙ１、Ａｙ２が設けられて
いる。これらの端子のうち信号端子Ａｘ１、Ａｙ１はマ
クロセル６０の第１の辺６４にそれぞれ設けられ、信号
端子Ａｘ２およびＡｙ２は第１の辺６４に隣接する第２
の辺６５にそれぞれ設けられている。信号端子Ａｘ１お
よびＡｘ２はそれぞれＸ方向の配線トラック２２に合う
端子であり、また信号端子Ａｙ１およびＡｙ２はＹ方向
の配線トラック２４に合う端子である。同様に、信号端
子Ｂｘ１およびＢｘ２はそれぞれＸ方向の配線トラック
２２に合う端子であり、また信号端子Ｂｙ１およびＢｙ
２はＹ方向の配線トラック２４に合う端子である。信号
端子Ｃｘ１およびＣｘ２はそれぞれＸ方向の配線トラッ
ク２２に合う端子であり、また信号端子Ｃｙ１およびＣ
ｙ２はＹ方向の配線トラック２４に合う端子である。
【００３８】上記構成のマクロセル６０によれば、第３
の実施例と同様、図１３に示すように、マクロセル６０
を９０度、もしくは２７０度回転させても、例えばＸ方
向配線トラック２２には、信号端子Ａｘ１およびＡｘ２
のいずれかが合う。またＹ方向配線トラック２４には、
信号端子Ａｙ１およびＡｙ２のいずれかが合う。従って
、マクロセルを９０度、あるいは２７０度に回転でき、
マクロセルのレイアウトに自由度が得られる。
【００３９】図１４は図１２、図１３にそれぞれ示した
マクロセル６０を、配線１４により結線した状態を示す
図である。図１４において、図１２、図１３と同一の部
分には同一の参照符号を付し、その説明については省略
する。
【００４０】［第７の実施例］図１５は、この発明の第
７の実施例に係わるマクロセル設計法を説明するマクロ
セル構成図である。
【００４１】図１５に示すように第７の実施例は、同一
信号が供給される信号端子を、マクロセルの一つの辺と
マクロセルの内部とにそれぞれ設けたものである。例え
ば信号Ａが供給される信号端子Ａ１がマクロセル７０の
一つの辺に沿って設けられ、さらに信号端子Ａ２、Ａ３
がマクロセル７０の内部にそれぞれ設けられている。同
様に、信号Ｂが供給される信号端子Ｂ１がマクロセル７
０の一つの辺に沿って設けられ、信号端子Ｂ２がマクロ
セル７０の内部に設けられている。…、信号Ｇが供給さ
れる信号端子Ｇ１がマクロセル７２の一つの辺に沿って
設けられ、また信号端子Ｇ２が信号端子Ｇ１が設けられ
ている辺と隣接する辺に沿って設けられている。信号端
子Ｇ３はマクロセル７２の内部に設けられている。
【００４２】上記構成のマクロセルにおいても、第１の
実施例と同様に、信号端子どうしを互いに結線する配線
１４の長さを低減でき、結果、チップサイズを縮小でき
る。
【００４３】［第８の実施例］図１６は、この発明の第
８の実施例に係わるマクロセル設計法を説明するマクロ
セル構成図である。
【００４４】図１６に示すように第８の実施例は、同一
信号が供給される信号端子を、マクロセル８０の一つの
辺とマクロセル８０の内部とにそれぞれ設け、かつ信号
端子Ａ１と信号端子Ａ２との間隔ｄが配線ピッチＸと配
線ピッチＹとの最小公倍数、または単にその公倍数に設
定されたものである。
【００４５】上記構成のマクロセル８０によれば、図１
７に示すようにマクロセル８０を９０度、もしくは２７
０度回転させても、端子Ａ１、Ａ２はともにＸ方向配線
トラック２２、Ｙ方向配線トラック２４にそれぞれ合う
。
【００４６】図１８は、図１６、図１７にそれぞれ示し
たマクロセル８０を、配線１４により結線した状態を示
す図である。図１８において、図１６、図１７と同一の
部分には同一の参照符号を付し、その説明については省
略する。
【００４７】［第９の実施例］図１９は、この発明の第
９の実施例に係わるマクロセル設計法を説明するマクロ
セル構成図である。
【００４８】図１９に示すように第９の実施例は、同一
信号が供給される信号端子を、マクロセル９０の一つの
辺に複数設け、さらにマクロセル９０の内部にも複数設
けたものである。その上さらに、例えばマクロセル９０
の一つの辺および内部各々に複数設けた信号端子のうち
、少なくとも一つをＸ方向配線トラック２２に合うよう
にし、また少なくとも一つをＹ方向配線トラック２４に
合うようにしたものである。例えばマクロセル９０の内
部に設けられた信号端子のうち、例えば信号端子Ａｘ１
、Ａｙ２ではそれぞれ、Ａｘ１がＸ方向配線トラック２
２に合い、またＡｘ２がＹ方向配線トラック２４に合う
。また、マクロセル９０の一つの辺に沿って設けられた
信号端子Ａｙ３、Ａｘ４ではそれぞれ、Ａｙ３がＹ方向
配線トラック２４に合い、またＡｘ４がＸ方向配線トラ
ック２２に合う。さらにこの例では、第６の実施例のよ
うに信号端子Ａｙ３、Ａｘ４が設けられた辺と隣接する
辺に、信号端子Ａｘ５、Ａｙ６が設けられている。この
ように、この発明は各実施例を様々に組み合わせての実
施が可能である。
【００４９】上記構成のマクロセル９０によれば、図２
０に示すようにマクロセル９０を９０度、もしくは２７
０度回転にさせても、例えばＸ方向配線トラック２２に
は、信号端子Ａｘ１、Ａｘ４、Ａｘ５のいずれかが合い
、またＹ方向配線トラック２４には、信号端子Ａｙ２、
Ａｙ３、Ａｙ６のいずれかが合う。
【００５０】図２１は、図１９、図２０にそれぞれ示し
たマクロセル９０を、配線１４により結線した状態を示
す図である。図２１において、図１９、図２０と同一の
部分には同一の参照符号を付し、その説明については省
略する。
【００５１】［第１０の実施例］図２２は、この発明の
第１０の実施例に係わるマクロセル設計法を説明するマ
クロセル構成図である。
【００５２】図２２に示すように第１０の実施例は、同
一信号が供給される信号端子をマクロセル１００の一つ
の辺に複数設け、さらにマクロセル１００の内部にも複
数設けたものである。マクロセル１００の一つの辺に設
けられた複数の端子は、少なくとも一つがＸ方向配線ト
ラック２２に合い、また少なくとも一つがＹ方向配線ト
ラック２４に合う。さらにマクロセル１００の内部に設
けられた複数の端子は、Ｘ方向配線トラック２２および
Ｙ方向配線トラック２４との交点に設けられる。例えば
図２２では、信号端子Ａｘｙ１は、Ｘ方向配線トラック
２２とＹ方向配線トラック２４との交点に設けられてい
る。信号端子Ａｘｙ２は、端子Ａｘｙ１が設けられたＸ
方向配線トラック２２に設けられるとともに、Ｘ方向の
配線ピッチＸに合う位置に設けられている。このように
設けられた信号端子Ａｘｙ２は、例えば図２３に示すよ
うに、マクロセル１００を９０度もしくは２７０度回転
させた時には、Ｘ方向配線トラック２２とＹ方向配線ト
ラック２４との交点に来るようになる。
【００５３】上記構成のマクロセル１００によれば９０
度もしくは２７０度に回転させることができる。その上
、マクロセル１００の内部に設けられた信号端子がＸ方
向配線トラック２２とＹ方向配線トラック２４との交点
に設けられているため、内部の信号端子には、Ｘ方向、
Ｙ方向いずれの方向からでも配線を接続できる。
【００５４】図２４は、図２２、図２３にそれぞれ示し
たマクロセル１００を、配線１４により結線した状態を
示す図である。図２４において、図２２、図２３と同一
の部分には同一の参照符号を付し、その説明については
省略する。
【００５５】［第１１の実施例］図２５は、この発明の
第１１の実施例に係わるマクロセル設計法を説明するマ
クロセル構成図である。
【００５６】図２５に示すように第１１の実施例は、同
一信号が供給される信号端子を、マクロセル１１０の内
部にそれぞれ設けたものである。例えば信号Ａが供給さ
れる信号端子Ａ１、Ａ２がそれぞれマクロセル１１０の
内部に設けられており、また信号Ｂが供給される信号端
子Ｂ１、Ｂ２がそれぞれマクロセル１１０の内部に設け
られている。同様に、マクロセル１１２の内部には、例
えば信号Ｃが供給される信号端子Ｃ１、Ｃ２、信号Ｄが
供給される信号端子Ｄ１、Ｄ２がそれぞれ設けられてい
る。
【００５７】上記構成のマクロセルにおいても、第１の
実施例と同様に、信号端子どうしを互いに結線する配線
１４の長さを低減でき、結果、チップサイズを縮小でき
る。
【００５８】［第１２の実施例］図２６は、この発明の
第１２の実施例に係わるマクロセル設計法を説明するマ
クロセル構成図である。
【００５９】図２６に示すように第１２の実施例は、同
一信号が供給される信号端子を、マクロセル１２０の内
部にそれぞれ設け、かつ信号端子の間隔ｄ１、ｄ２をそ
れぞれ、配線ピッチＸと配線ピッチＹとの最小公倍数も
しくはその公倍数に設定したものである。
【００６０】上記構成のマクロセル１２０によれば、図
２７に示すように９０度もしくは２７０度回転させても
、信号端子Ａ１、Ａ２、Ｂ１、Ｂ２はそれぞれ、Ｘ方向
の配線トラック２２、Ｙ方向の配線トラック２４に合う
。
【００６１】図２８は、図２６、図２７にそれぞれ示し
たマクロセル１２０を、配線１４により結線した状態を
示す図である。図２８において、図２６、図２７と同一
の部分には同一の参照符号を付し、その説明については
省略する。
【００６２】［第１３の実施例］図２９は、この発明の
第１３の実施例に係わるマクロセル設計法を説明するマ
クロセル構成図である。
【００６３】図２９に示すように第１３の実施例は、同
一信号が供給される信号端子を、マクロセル１３０の内
部に複数設け、かつ例えば複数設けた信号端子のうち、
少なくとも一つをＸ方向配線トラック２２に合うように
し、また少なくとも一つをＹ方向配線トラック２４に合
うようにしたものである。例えばマクロセル１３０の内
部に設けられた信号端子のうち、例えば信号端子Ａｘ１
はＸ方向配線トラック２２に合い、信号端子Ａｙ２がＹ
方向配線トラック２４に合う。また信号端子Ｂｘ１はＸ
方向配線トラック２２に合い、信号端子Ｂｙ２がＹ方向
配線トラック２４に合う。
【００６４】上記構成のマクロセル１３０によれば、図
３０に示すようにマクロセル１３０を９０度、もしくは
２７０度回転にさせると、例えばＹ方向配線トラック２
４には、信号端子Ａｙ２、Ｂｙ２が合う。
【００６５】図３１は、図２９、図３０にそれぞれ示し
たマクロセル１３０を、配線１４により結線した状態を
示す図である。図３１において、図２９、図３０と同一
の部分には同一の参照符号を付し、その説明については
省略する。
【００６６】［第１４の実施例］図３２は、この発明の
第１４の実施例に係わるマクロセル設計法を説明するマ
クロセル構成図である。
【００６７】図２９に示すように第１４の実施例は、同
一信号が供給される信号端子を、マクロセル１４０の内
部に複数設け、かつ例えば複数設けた信号端子をそれぞ
れ、Ｘ方向配線トラック２２とＹ方向配線トラック２４
との交点に設けたものである。例えばマクロセル１４０
の内部に設けられた信号端子のうち、例えば信号端子Ａ
ｘｙ１、Ｂｘｙ１はそれぞれＸ方向配線トラック２２と
Ｙ方向配線トラック２４との交点に設けられている。ま
た信号端子Ａｘｙ２、Ｂｘｙ２はそれぞれ、図３３に示
すようにマクロセル１４０を９０度もしくは２７０度回
転させた時、Ｘ方向配線トラック２２とＹ方向配線トラ
ック２４との交点に設けられている。
【００６８】上記構成のマクロセル１４０によれば、マ
クロセル１４０を９０度もしくは２７０度回転にさせる
ことができる。その上、マクロセル１４０内部に設けら
れた信号端子にはＸ方向、Ｙ方向のいずれからも配線を
接続できる。
【００６９】図３４は、図３２、図３３にそれぞれ示し
たマクロセル１４０を、配線１４により結線した状態を
示す図である。図３４において、図３２、図３３と同一
の部分には同一の参照符号を付し、その説明については
省略する。
【００７０】［第１５の実施例］第１５の実施例は、こ
の発明に係わる設計法を用いて形成されるセミカスタム
半導体集積回路の例を示すものである。
【００７１】図３５〜図３８はそれぞれ、そのセミカス
タム半導体集積回路装置において、チップ上でのマクロ
セル配置パタ−ンを示す図である。
【００７２】まず、図３５に示すように、半導体集積回
路装置チップ２００上にはマクロセルとして、ＲＡＭ、
ＲＯＭ等を成すマクロブロック２１０、２２０、２３０
が配置されている。またロジック等を成すブロックとし
てブロック２４０が配置されている。ブロック２４０は
スタンダ−ドセル方式やゲ−トアレイ方式等を用いて構
築されるものであり、そのブロック２４０は、ＡＮＤや
ＯＲ等の論理回路等より成るプリミティブセル２５０を
組み合わせることにより形成されている。この実施例で
は、マクロブロック２１０、２２０、２３０がそれぞれ
、同一信号が供給される信号端子を複数持つ。例えばマ
クロブロック２１０には、信号Ａが供給される信号端子
としてＡ１、Ａ２がそれぞれ、マクロブロック２１０の
同一の辺に沿って設けられ、またその辺に隣接する辺に
同じ信号Ａが供給される信号端子Ａ３が設けられている
。同様に、マクロセル２２０、２３０もそれぞれ、同一
信号が供給される信号端子を複数持つ。例えばＢ１とＢ
２、Ｄ１とＤ２等である。
【００７３】上記構成のセミカスタム半導体集積回路装
置において、マクロブロック２１０、２２０、２３０の
配置を変えると次のようになる。
【００７４】例えばロジック部の容量拡大を図るために
、図３６に示すようにマクロブロック２１０をずらし、
ブロック２４０のプリミティブセル２５０のアレイを増
加させたとする。このような場合、マクロブロック２１
０の信号端子Ａ１とマクロブロック２２０の信号端子Ｂ
１とを接続する配線が従来では長くなる。しかし、この
発明に係わるマクロセルを用いていれば、マクロブロッ
ク２１０をずらしても、同一辺に設けられたもうひとつ
の信号端子Ａ２と信号端子Ｂ１とを接続することにより
配線の長大化を抑制できる。
【００７５】なお、この実施例において、マクロブロッ
クとプリミティブセルとの接続状態の図示は省略する。
【００７６】また、図３７に示すように、マクロブロッ
ク２３０を９０度回転させて、ブロック２４０の領域の
拡大を図った場合でも、この発明に係わるマクロセルを
用いていれば次のようになる。例えばマクロセル２４０
は、隣接した辺それぞれに信号Ｄが供給される信号端子
Ｄ１、Ｄ２を持っている。これらの端子を用いて、接続
されるべき信号端子Ｃ１に近いほうの端子を、Ｄ１とＤ
２とから選択して、選択された信号端子、例えばＤ２と
信号端子Ｃ１とを接続することにより、配線の長大化を
抑制できる。
【００７７】また、図３８に示すように、マクロブロッ
ク２１０を２７０度、マクロブロック２２０を９０度、
マクロブロック２３０を９０度にそれぞれ回転させた場
合でも、上記同様に、例えば配線が短くなる端子どうし
の組み合わせを選択し、接続することにより、配線の長
大化を抑制できる。
【００７８】［第１６の実施例］第１６の実施例は、こ
の発明に係わる設計法を用いて形成されるセミカスタム
半導体集積回路のその他の例である。
【００７９】この実施例は、特に第１５の実施例では省
略したマクロブロックとプリミティブセルとの接続、お
よびプリミティブセルどうしの接続について説明するも
のである。
【００８０】図３９、図４０はそれぞれ、そのセミカス
タム半導体集積回路装置において、チップ上でのマクロ
セル配置パタ−ンを示す図であり、特にマクロブロック
とプリミティブセルとの接続部分を拡大して示す図であ
る。
【００８１】図３９に示すように、マクロブロック３０
０は、信号Ｇが供給される信号端子としてＧ１、Ｇ２を
ブロック３００の隣接した辺にそれぞれ持つ。またブロ
ック３０２は、スタンダ−ドセル方式やゲ−トアレ−方
式等を用いて構築されるもので、例えばプリミティブセ
ル３１０Ａ〜３１０Ｉをそれぞれ組み合わせることによ
り成る。プリミティブセル３１０Ａ〜３１０Ｉも、マク
ロブロック３００と同様に、同一信号が供給される信号
端子を複数持っている。例えばこの実施例では、セル３
１０Ａ〜３１０Ｉそれぞれの同一の辺に、例えばＨ１と
Ｈ２、Ｊ１とＪ２というように複数持つ。
【００８２】上記構成のセミカスタム半導体集積回路装
置において、例えば図４０に示すように、ブロック３０
２を９０度もしくは２７０度回転させた場合には、次の
ようになる。
【００８３】すなわち、回転前には、マクロブロック３
００の信号端子Ｇ１と、プリミティブセル３１０Ａの信
号端子Ｈ２とをそれぞれ配線１４より接続していたが、
回転後には、端子Ｇ１よりも端子Ｇ２のほうが端子Ｈ２
に近くなるので、端子Ｇ２と端子Ｈ２とをそれぞれ配線
１４により接続する。
【００８４】また、図４０に示すように、例えばプリミ
ティブセル３１０Ｈと３１０Ｉとの配置位置をそれぞれ
変えた場合には、次のようになる。
【００８５】すなわち、プリミティブセルの位置を変え
る前は、セル３１０Ｆの信号端子Ｓ２とセル３１０Ｈの
信号端子Ｖ１とをそれぞれ配線１４より接続していた。 しかし、位置を変えた後は、端子Ｖ１よりも端子Ｖ２の
ほうが端子Ｓ１に近くなるので、端子Ｓ１と端子Ｖ２と
をそれぞれ配線１４により接続する。
【００８６】以上のように、この発明は、ＲＯＭ部、Ｒ
ＡＭ部等の大きいブロック（マクロブロック）から、ロ
ジック部等を構成するスタンダ−ドセル等の小さいブロ
ック（プリミティブセル）まで適用できる。そして、第
１〜第１４の実施例によりそれぞれ説明してきたように
、同一信号の信号端子を、マクロセルの同一の辺に複数
設ける、あるいは隣接する辺それぞれに設ける、あるい
は辺とマクロセルの内部とにそれぞれ設ける、あるいは
マクロセルの内部に複数設けるというようにして、ＣＡ
Ｄのライブラリ−に標準化して登録しておけば、配線の
長大化を抑制でき、チップサイズの縮小を図れる設計法
が得られるものである。
【００８７】［第１７の実施例］この実施例は、第１〜
第１６の実施例で説明したマクロセルを、半導体基板上
に形成した場合を示す例である。
【００８８】図４１は半導体基板上に形成されたゲ−ト
電極パタ−ンを示すパタ−ン平面図、図４２は図４１で
示したパタ−ン上に第１層メタル配線を形成した時のパ
タ−ンを示す図、図４３は第２層メタル配線を形成した
時のパタ−ンを示す図、図４４は第２層メタル配線を形
成した時のその他のパタ−ンを示す図である。
【００８９】図４１において、参照符号４００はセル枠
であり、例えばＣＡＤの登録パタ−ンの範囲を示してい
る。参照符号４０２はＮ型ウェルを示しており、同様に
参照符号４０４はＰ型ウェルを示している。参照符号４
０６はＰチャネル型ＭＯＳＦＥＴのＳＤＧ領域を示して
おり、同様に参照符号４０８はＮチャネル型ＭＯＳＦＥ
ＴのＳＤＧ領域を示している。ＳＤＧ領域４０６、４０
８上には、例えばポリシリコン等より成るゲ−ト電極４
１０が形成されている。ＳＤＧ領域４０６、４０８上に
それぞれ設けられているエリア４１２、およびゲ−ト電
極４１０上にそれぞれ設けられているエリア４１４はそ
れぞれ、第１層メタル配線がコンタクトされるコンタク
トエリアを示している。
【００９０】図４２は、図４１に示すパタ−ンの上に、
例えばアルミニウム等より成る第１層メタル配線４１６
Ａ、４１６Ｂ、４１６Ｃをそれぞれ形成した時の平面パ
タ−ンを示している。第１層メタル配線４１６Ａは、例
えばＶｃｃレベルが供給されている高電位電源線であり
、第１層メタル配線４１６Ｂは、例えばＶｓｓレベルが
供給されている低電位電源線である。第１層メタル配線
４１６Ｃは、ＭＯＳＦＥＴのソ−ス／ドレインやゲ−ト
等に接続される回路配線である。第１層メタル配線４１
６Ｃ上に設けられたエリア４１８は、第２層メタル配線
がコンタクトされるコンタクトエリアを示している。 コンタクトエリア４１８は、第１層メタル配線４１６Ｃ
一つにつき、複数設けられている。すなわち、コンタク
トエリア４１８は信号端子となるものであり、例えばＣ
ＡＤには、このコンタクトエリア４１８の位置を信号端
子の設定位置として登録しておく。ＣＡＤはこのコンタ
クトエリア４１８を狙って、例えば図４３に示すような
第２層メタル配線４２０Ａ〜４２０Ｄを設計する。また
コンタクトエリア４１８は、第１層メタル配線４１６Ｃ
一つにつき、複数あるので、これらのうちから、第１〜
第１６の実施例で説明したように、配線４２０Ａ〜４２
０Ｄの長さがそれぞれ短くなるものが選ばれ、選ばれた
端子どうしが結線される。例えば図４３に示すパタ−ン
ではなく、例えば図４４に示すような第２層メタル配線
４２０Ａ〜４２０Ｄパタ−ンともできる。図４３、図４
４に示す双方のパタ−ンとも、信号の流れは全く同じで
ある。
【００９１】尚、この実施例ではパタ−ン例としてプリ
ミティブセルを選んだが、マクロブロックを形成する場
合にも、この実施例のように、例えば信号が流れる第１
層メタル配線に、第２層メタルのコンタクトエリアを複
数設けることによって、この発明を実施することができ
る。
【００９２】
【発明の効果】以上説明したようにこの発明によれば、
信号端子どうしを結線する配線の長さを低減でき、チッ
プサイズを縮小できるセミカスタム半導体集積回路マク
ロセル設計法を提供できる。
【図面の簡単な説明】
【図１】図１はこの発明の第１の実施例に係わるマクロ
セル設計法を説明するマクロセル構成図。
【図２】図２はこの発明の第２の実施例に係わるマクロ
セル設計法を説明するマクロセル構成図。
【図３】図３は図２に示すマクロセルを９０度もしくは
２７０度回転させた状態を示す図。
【図４】図４は図２、図３にそれぞれに示したマクロセ
ルを結線した状態を示す図。
【図５】図５はこの発明の第３の実施例に係わるマクロ
セル設計法を説明するマクロセル構成図。
【図６】図６は図５に示すマクロセルを９０度もしくは
２７０度回転させた状態を示す図。
【図７】図７は図５、図６にそれぞれに示したマクロセ
ルを結線した状態を示す図。
【図８】図８はこの発明の第４の実施例に係わるマクロ
セル設計法を説明するマクロセル構成図。
【図９】図９はこの発明の第５の実施例に係わるマクロ
セル設計法を説明するマクロセル構成図。
【図１０】図１０は図９に示すマクロセルを９０度もし
くは２７０度回転させた状態を示す図。
【図１１】図１１は図９、図１０にそれぞれに示したマ
クロセルを結線した状態を示す図。
【図１２】図１２はこの発明の第６の実施例に係わるマ
クロセル設計法を説明するマクロセル構成図。
【図１３】図１３は図１２に示すマクロセルを９０度も
しくは２７０度回転させた状態を示す図。
【図１４】図１４は図１２、図１３にそれぞれに示した
マクロセルを結線した状態を示す図。
【図１５】図１５はこの発明の第７の実施例に係わるマ
クロセル設計法を説明するマクロセル構成図。
【図１６】図１６はこの発明の第８の実施例に係わるマ
クロセル設計法を説明するマクロセル構成図。
【図１７】図１７は図１６に示すマクロセルを９０度も
しくは２７０度回転させた状態を示す図。
【図１８】図１８は図１６、図１７にそれぞれに示した
マクロセルを結線した状態を示す図。
【図１９】図１９はこの発明の第９の実施例に係わるマ
クロセル設計法を説明するマクロセル構成図。
【図２０】図２０は図１９に示すマクロセルを９０度も
しくは２７０度回転させた状態を示す図。
【図２１】図２１は図１９、図２０にそれぞれに示した
マクロセルを結線した状態を示す図。
【図２２】図２２はこの発明の第１０の実施例に係わる
マクロセル設計法を説明するマクロセル構成図。
【図２３】図２３は図２２に示すマクロセルを９０度も
しくは２７０度回転させた状態を示す図。
【図２４】図２４は図２２、図２３にそれぞれに示した
マクロセルを結線した状態を示す図。
【図２５】図２５はこの発明の第１１の実施例に係わる
マクロセル設計法を説明するマクロセル構成図。
【図２６】図２６はこの発明の第１２の実施例に係わる
マクロセル設計法を説明するマクロセル構成図。
【図２７】図２７は図２６に示すマクロセルを９０度も
しくは２７０度回転させた状態を示す図。
【図２８】図２８は図２６、図２７にそれぞれに示した
マクロセルを結線した状態を示す図。
【図２９】図２９はこの発明の第１３の実施例に係わる
マクロセル設計法を説明するマクロセル構成図。
【図３０】図３０は図２９に示すマクロセルを９０度も
しくは２７０度回転させた状態を示す図。
【図３１】図３１は図２９、図３０にそれぞれに示した
マクロセルを結線した状態を示す図。
【図３２】図３２はこの発明の第１４の実施例に係わる
マクロセル設計法を説明するマクロセル構成図。
【図３３】図３３は図３２に示すマクロセルを９０度も
しくは２７０度回転させた状態を示す図。
【図３４】図３４は図３２、図３３にそれぞれに示した
マクロセルを結線した状態を示す図。
【図３５】図３５はこの発明の第１５の実施例に係わる
セミカスタム半導体集積回路装置のマクロセルの配置を
示す第１の図。
【図３６】図３６はこの発明の第１５の実施例に係わる
セミカスタム半導体集積回路装置のマクロセルの配置を
示す第２の図。
【図３７】図３７はこの発明の第１５の実施例に係わる
セミカスタム半導体集積回路装置のマクロセルの配置を
示す第３の図。
【図３８】図３８はこの発明の第１５の実施例に係わる
セミカスタム半導体集積回路装置のマクロセルの配置を
示す第４の図。
【図３９】図３９はこの発明の第１６の実施例に係わる
セミカスタム半導体集積回路装置のマクロセルの配置を
示す第１の図。
【図４０】図４０はこの発明の第１６の実施例に係わる
セミカスタム半導体集積回路装置のマクロセルの配置を
示す第２の図。
【図４１】図４１はこの発明の第１７の実施例に係わる
セミカスタム半導体集積回路装置のマクロセルの平面パ
タ−ンを示す第１の図。
【図４２】図４２はこの発明の第１７の実施例に係わる
セミカスタム半導体集積回路装置のマクロセルの平面パ
タ−ンを示す第２の図。
【図４３】図４３はこの発明の第１７の実施例に係わる
セミカスタム半導体集積回路装置のマクロセルの平面パ
タ−ンを示す第３の図。
【図４４】図４４はこの発明の第１７の実施例に係わる
セミカスタム半導体集積回路装置のマクロセルの平面パ
タ−ンを示す第４の図。
【図４５】図４５は従来のマクロセル構成を示す図。
【図４６】図４６は従来のその他のマクロセル構成を示
す図。
【符号の説明】
１０，２０，３０，４０，５０，６０，７０，８０，９
０，１００，１１０，１２０，１３０，１４０…マクロ
セル １４…配線，２２…Ｘ方向配線トラック、２４…Ｙ方向
配線トラック

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】　　標準化された回路をマクロセルとして
    集積回路設計前に準備しておくセミカスタム半導体集積
    回路マクロセル設計法において、同一信号の信号端子を
    、マクロセルの同一辺に複数持たせたことを特徴とする
    セミカスタム半導体集積回路マクロセル設計法。
  2. 【請求項２】　　標準化された回路をマクロセルとして
    集積回路設計前に準備しておくセミカスタム半導体集積
    回路マクロセル設計法において、同一信号の信号端子を
    、マクロセルの隣接する辺に複数持たせたことを特徴と
    するセミカスタム半導体集積回路マクロセル設計法。
  3. 【請求項３】　　標準化された回路をマクロセルとして
    集積回路設計前に準備しておくセミカスタム半導体集積
    回路マクロセル設計法において、同一信号の信号端子を
    、マクロセルの少なくとも一つの辺とマクロセル内部と
    にそれぞれ持たせたことを特徴とするセミカスタム半導
    体集積回路マクロセル設計法。
  4. 【請求項４】　　標準化された回路をマクロセルとして
    集積回路設計前に準備しておくセミカスタム半導体集積
    回路マクロセル設計法において、同一信号の信号端子を
    、マクロセル内部に複数持たせたことを特徴とするセミ
    カスタム半導体集積回路マクロセル設計法。
JP3087221A 1991-03-28 1991-03-28 セミカスタム半導体集積回路マクロセル設計法 Expired - Fee Related JP2793378B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3087221A JP2793378B2 (ja) 1991-03-28 1991-03-28 セミカスタム半導体集積回路マクロセル設計法
KR1019920004794A KR960000719B1 (ko) 1991-03-28 1992-03-25 세미커스텀 반도체 집적회로의 매크로셀 설계법
US08/237,726 US5490103A (en) 1991-03-28 1994-05-04 Signal terminal structure for macro cells and an associated connection method
US08/548,136 US5557564A (en) 1991-03-28 1995-10-25 Signal terminal structure for macro cells and an associated connection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3087221A JP2793378B2 (ja) 1991-03-28 1991-03-28 セミカスタム半導体集積回路マクロセル設計法

Publications (2)

Publication Number Publication Date
JPH04299842A true JPH04299842A (ja) 1992-10-23
JP2793378B2 JP2793378B2 (ja) 1998-09-03

Family

ID=13908845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3087221A Expired - Fee Related JP2793378B2 (ja) 1991-03-28 1991-03-28 セミカスタム半導体集積回路マクロセル設計法

Country Status (3)

Country Link
US (2) US5490103A (ja)
JP (1) JP2793378B2 (ja)
KR (1) KR960000719B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000044046A1 (fr) * 1999-01-19 2000-07-27 Seiko Epson Corporation Circuit integre et son procede de conception
JP2006229091A (ja) * 2005-02-21 2006-08-31 Fujitsu Ltd 半導体集積回路及び半導体集積回路のレイアウト方法
JP2008516425A (ja) * 2004-10-04 2008-05-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ サブシステムのための、可変的な側面入力／出力端子を有するハードマクロ
JP2008244501A (ja) * 2000-09-13 2008-10-09 Ricoh Co Ltd 半導体集積回路装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2793378B2 (ja) * 1991-03-28 1998-09-03 株式会社東芝 セミカスタム半導体集積回路マクロセル設計法
JPH1022458A (ja) * 1996-07-04 1998-01-23 Fujitsu Ltd 半導体装置及びピン配列
US5982653A (en) * 1997-08-06 1999-11-09 Ma Labs, Incorporated Add-on with intermixed pin connection
US6118669A (en) * 1998-02-13 2000-09-12 Intel Corporation Routing topology for identical connector point layouts on primary and secondary sides of a substrate
US6910199B2 (en) * 2001-04-23 2005-06-21 Telairity Semiconductor, Inc. Circuit group design methodologies
JP4141322B2 (ja) * 2003-06-13 2008-08-27 Ｎｅｃエレクトロニクス株式会社 半導体集積回路の自動配線方法及び半導体集積回路の設計のプログラム
US8683416B1 (en) * 2011-07-28 2014-03-25 Juniper Networks, Inc. Integrated circuit optimization

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122145A (ja) * 1985-11-21 1987-06-03 Nec Corp マスタスライス方式ｌｓｉ
JPS6446952A (en) * 1987-08-17 1989-02-21 Nec Corp Integrated circuit functional element
JPH01293534A (ja) * 1988-05-23 1989-11-27 Hitachi Ltd 半導体集積回路のレイアウト方法及び半導体集積回路
JPH02167201A (ja) * 1988-09-01 1990-06-27 Dow Chem Co:The 水不溶性有機農薬の安定した濃縮配合物及びエマルジョン、それらの使用及び調整法
JPH03205849A (ja) * 1990-01-08 1991-09-09 Hitachi Ltd セルレイアウト方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456251A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp Ｌｓｉ自動レイアウト処理方法
JP2793378B2 (ja) * 1991-03-28 1998-09-03 株式会社東芝 セミカスタム半導体集積回路マクロセル設計法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122145A (ja) * 1985-11-21 1987-06-03 Nec Corp マスタスライス方式ｌｓｉ
JPS6446952A (en) * 1987-08-17 1989-02-21 Nec Corp Integrated circuit functional element
JPH01293534A (ja) * 1988-05-23 1989-11-27 Hitachi Ltd 半導体集積回路のレイアウト方法及び半導体集積回路
JPH02167201A (ja) * 1988-09-01 1990-06-27 Dow Chem Co:The 水不溶性有機農薬の安定した濃縮配合物及びエマルジョン、それらの使用及び調整法
JPH03205849A (ja) * 1990-01-08 1991-09-09 Hitachi Ltd セルレイアウト方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000044046A1 (fr) * 1999-01-19 2000-07-27 Seiko Epson Corporation Circuit integre et son procede de conception
JP2008244501A (ja) * 2000-09-13 2008-10-09 Ricoh Co Ltd 半導体集積回路装置
JP2008516425A (ja) * 2004-10-04 2008-05-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ サブシステムのための、可変的な側面入力／出力端子を有するハードマクロ
JP2006229091A (ja) * 2005-02-21 2006-08-31 Fujitsu Ltd 半導体集積回路及び半導体集積回路のレイアウト方法

Also Published As

Publication number Publication date
KR960000719B1 (ko) 1996-01-11
KR920018945A (ko) 1992-10-22
US5557564A (en) 1996-09-17
JP2793378B2 (ja) 1998-09-03
US5490103A (en) 1996-02-06

Similar Documents

Publication Publication Date Title
US5493135A (en) Symmetrical multi-layer metal logic array with continuous substrate taps and extension portions for increased gate density
US6800883B2 (en) CMOS basic cell and method for fabricating semiconductor integrated circuit using the same
US20080180132A1 (en) Semiconductor device and method of fabricating the same
JPH10335612A (ja) 高密度ゲートアレイセル構造およびその製造方法
US6269466B1 (en) Method of constructing an integrated circuit utilizing multiple layers of interconnect
US7257779B2 (en) Sea-of-cells array of transistors
JPH04299842A (ja) セミカスタム半導体集積回路マクロセル設計法
US4999698A (en) Interconnection arrangement for a gate array
US5635737A (en) Symmetrical multi-layer metal logic array with extension portions for increased gate density and a testability area
US20090127721A1 (en) Semiconductor integrated circuit device
KR100269494B1 (ko) Soi·cmos 기술을 이용한 소형 반도체 장치
US6492205B1 (en) Utilization of macro power routing area for buffer insertion
KR20020042507A (ko) 반도체장치, 그 제조방법 및 기억매체
JP2004006514A (ja) ゲートアレイ半導体装置の基本セル，ゲートアレイ半導体装置，および，ゲートアレイ半導体装置のレイアウト方法
JP2005229061A (ja) スタンダードセル、セル列および複合セル列
JPH02280353A (ja) 半導体集積回路
JPS60175438A (ja) 半導体集積回路装置
JPH0312963A (ja) ゲートアレイ
JPH0786414A (ja) 半導体装置
JPH08186176A (ja) 半導体集積回路装置
JP2006086444A (ja) ゲートアレイ集積回路およびそのレイアウト方法
KR100239845B1 (ko) 반도체 집적 회로
JPH0774252A (ja) 半導体集積回路
JPH06112448A (ja) 半導体装置の製造方法
JPH06169016A (ja) 半導体集積回路及びそのレイアウト設計方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980519

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090619

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090619

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100619

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees