JPH04297924A - Shift operation circuit - Google Patents
Shift operation circuitInfo
- Publication number
- JPH04297924A JPH04297924A JP3062299A JP6229991A JPH04297924A JP H04297924 A JPH04297924 A JP H04297924A JP 3062299 A JP3062299 A JP 3062299A JP 6229991 A JP6229991 A JP 6229991A JP H04297924 A JPH04297924 A JP H04297924A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- mask control
- register
- circuit
- shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 5
- 238000012937 correction Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、データ処理装置内のシ
フト演算回路に関し、特にシフト演算回路のマスク制御
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a shift calculation circuit in a data processing device, and more particularly to mask control of the shift calculation circuit.
【0002】0002
【従来の技術】従来、この種のシフト演算回路では、リ
ソース・データ及び演算結果にマスク制御を行う場合は
、別回路でマスク制御を行っていて、シフト演算回路で
は、マスク制御を行っていない。[Prior Art] Conventionally, in this type of shift calculation circuit, when performing mask control on resource data and calculation results, mask control is performed in a separate circuit, and mask control is not performed in the shift calculation circuit. .
【0003】0003
【発明が解決しようとする課題】上述したように従来の
シフト演算回路では、マスク制御された演算リソースを
得るために別回路でマスク制御を行うか、演算結果を補
正するためにも別回路での処理をしているため、必要な
データを得るまでに時間がかり、データ処理装置の性能
を低下するという欠点がある。[Problems to be Solved by the Invention] As mentioned above, in conventional shift calculation circuits, mask control is performed in a separate circuit to obtain mask-controlled calculation resources, or a separate circuit is also required to correct the calculation results. This has the disadvantage that it takes time to obtain the necessary data, which reduces the performance of the data processing device.
【0004】本発明の目的は、マスク制御の有無を示す
マスク制御レジスタと、マスク制御の内容を示すマスク
レジスタと、これらの内容の出力により演算リソースを
マスク制御するマスク制御回路とを有することにより、
上記の欠点を解消し、これまでの演算リソースの作成処
理及び演算結果の補正処理をシフト演算と同時に行い、
演算処理時間を短縮し、データ処理装置の処理能力を向
上したシフト演算回路を提供することにある。[0004] An object of the present invention is to have a mask control register that indicates the presence or absence of mask control, a mask register that indicates the contents of mask control, and a mask control circuit that performs mask control of arithmetic resources by outputting these contents. ,
To solve the above drawbacks, the creation process of calculation resources and the correction process of calculation results can be performed simultaneously with shift calculation.
It is an object of the present invention to provide a shift calculation circuit that reduces calculation processing time and improves the processing ability of a data processing device.
【0005】[0005]
【課題を解決するための手段】本発明のシフト演算回路
は、データ処理装置内で演算リソースを加工し、演算デ
ータとして演算するシフト演算回路において、演算リソ
ースをマスク制御するためにマスク制御の有無を示すマ
スク制御レジスタと、演算リソースのどの部分をマスク
するかを示すマスクレズスタと、演算リソースを前記マ
スク制御レズスタとマスクレジスタの内容によりマスク
制御し演算データを出力するマスク制御回路とを有して
いる。[Means for Solving the Problems] A shift arithmetic circuit of the present invention processes arithmetic resources in a data processing device and performs operations on them as arithmetic data. a mask control register indicating which part of the calculation resource is to be masked, a mask control circuit which performs mask control of the calculation resource according to the contents of the mask control register and the mask register, and outputs calculation data. There is.
【0006】[0006]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Embodiments Next, embodiments of the present invention will be described with reference to the drawings.
【0007】図1は本発明の一実施例のシフト演算回路
のブロック図である。FIG. 1 is a block diagram of a shift calculation circuit according to an embodiment of the present invention.
【0008】図1において、本実施例のシフト演算回路
は、シフト演算回路1と、マスク制御レジスタ2と、マ
スクレジスタ3と、マスク制御回路4と、演算リソース
信号線5と、演算結果出力信号線6と、挿入データ信号
線7と、演算入力信号線8と、マスク制御レジスタ出力
信号線9と、マスクレジスタ出力信号線10とより構成
されている。In FIG. 1, the shift arithmetic circuit of this embodiment includes a shift arithmetic circuit 1, a mask control register 2, a mask register 3, a mask control circuit 4, an arithmetic resource signal line 5, and an arithmetic result output signal. It is composed of a line 6, an insertion data signal line 7, an arithmetic input signal line 8, a mask control register output signal line 9, and a mask register output signal line 10.
【0009】そして、各々は次のように接続されている
。[0009] Each of them is connected as follows.
【0010】マスク制御回路部4は、演算リソース信号
線5の値とマスク制御レジスタ2の内容を転送するマス
ク制御レジスタ出力信号線9の値とマスクレジスタ3の
内容を転送するマスクレジスタ出力信号線10の値とを
入力とし、演算リソースをマスク制御し、演算入力信号
線8により出力する。シフト演算回路部1は、演算入力
信号線8の値と挿入データ信号線7の値とを入力とし、
シフト演算を行い、演算結果出力信号線6によりその演
算結果を出力している。The mask control circuit section 4 has a mask register output signal line that transfers the value of the arithmetic resource signal line 5 and the contents of the mask control register 2 and the value of the mask control register output signal line 9 that transfers the contents of the mask register 3. The value of 10 is input, the calculation resources are mask-controlled, and the calculation resources are output through the calculation input signal line 8. The shift calculation circuit section 1 receives the value of the calculation input signal line 8 and the value of the insertion data signal line 7 as input,
A shift operation is performed and the result of the operation is outputted via the operation result output signal line 6.
【0011】次に、マスク制御方法について説明する。Next, a mask control method will be explained.
【0012】マスク制御レジスタ2とマスクレジスタ3
には予じめこのシフト動作がマスク制御するか又はしな
いかのデータと、マスク制御する場合、どのようにマス
クするかを指定するデータを与えておく、このマスク制
御レジスタ2の内容はマスク制御レジスタ出力信号線9
により、また、マスクレジスタ3の内容はマスクレジス
タ出力信号線10により与えられる。Mask control register 2 and mask register 3
The contents of this mask control register 2 are given in advance as data indicating whether or not this shift operation is masked, and in the case of masking, data specifying how to mask. Register output signal line 9
Also, the contents of the mask register 3 are given by the mask register output signal line 10.
【0013】演算リソース信号線5によりまだマスク制
御されていない演算リソースデータがマスク制御回路部
4に入力されると、必要なマスク制御が行われ、マスク
制御結果データが演算入力信号線8によりシフト演算回
路1に入力される。これ以後は、従来技術のシフト演算
と同様な動作を行い、その演算結果を演算結果出力信号
線6に出力することでマスク動作及びシフト動作を同時
に行う。When calculation resource data that has not yet been subjected to mask control through the calculation resource signal line 5 is input to the mask control circuit section 4, the necessary mask control is performed, and the mask control result data is shifted through the calculation input signal line 8. The signal is input to the arithmetic circuit 1. After this, the same operation as the shift operation in the prior art is performed, and the result of the operation is output to the operation result output signal line 6, thereby performing the mask operation and the shift operation at the same time.
【0014】[0014]
【発明の効果】以上説明したように、本発明のシフト演
算回路は、マスク制御の有無を示すマスク制御レジスタ
と、マスク制御の内容を示すマスクレジスタと、これら
の内容の出力により演算リソースをマスク制御するマス
ク制御回路とを有することにより、これまでの演算リソ
ースの作成処理及び演算結果の補正処理をシフト演算と
同時に行うことができ、演算処理時間を短縮し、データ
処理装置の処理能力を向上することができるという効果
がある。As explained above, the shift arithmetic circuit of the present invention has a mask control register that indicates the presence or absence of mask control, a mask register that indicates the contents of mask control, and masks arithmetic resources by outputting these contents. By having a mask control circuit for controlling the data, it is possible to perform the conventional calculation resource creation processing and calculation result correction processing at the same time as the shift calculation, reducing calculation processing time and improving the processing capacity of the data processing device. The effect is that it can be done.
【図1】本発明の一実施例のシフト演算回路のブロック
図である。FIG. 1 is a block diagram of a shift calculation circuit according to an embodiment of the present invention.
1 シフト演算回路 2 マスク制御レジスタ 3 マスクレジスタ 4 マスク制御回路 5 演算リソース信号線 6 演算結果出力信号線 7 挿入データ信号線 8 演算入力信号線 1 Shift operation circuit 2 Mask control register 3 Mask register 4 Mask control circuit 5 Computation resource signal line 6 Operation result output signal line 7 Insert data signal line 8 Arithmetic input signal line
Claims (1)
工し、演算データとして演算するシフト演算回路におい
て、前記演算リソースをマスク制御するためにマスク制
御の有無を示すマスク制御レジスタと、前記演算リソー
スのどの部分をマスクするかを示すマスクレジスタと、
前記演算リソースを前記マスク制御レズスタと前記マス
クレジスタの内容によりマスク制御し演算データを出力
するマスク制御回路とを有することを特徴とするシフト
演算回路。1. A shift arithmetic circuit that processes arithmetic resources in a data processing device and performs arithmetic operations as arithmetic data, comprising: a mask control register indicating whether or not mask control is to be performed to mask-control the arithmetic resources; A mask register that indicates which part to mask,
A shift arithmetic circuit comprising: a mask control circuit that performs mask control on the arithmetic resource according to the contents of the mask control register and the mask register, and outputs arithmetic data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3062299A JPH04297924A (en) | 1991-03-27 | 1991-03-27 | Shift operation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3062299A JPH04297924A (en) | 1991-03-27 | 1991-03-27 | Shift operation circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04297924A true JPH04297924A (en) | 1992-10-21 |
Family
ID=13196105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3062299A Pending JPH04297924A (en) | 1991-03-27 | 1991-03-27 | Shift operation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04297924A (en) |
-
1991
- 1991-03-27 JP JP3062299A patent/JPH04297924A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04297924A (en) | Shift operation circuit | |
JPH07198799A (en) | High-speed test pattern generator | |
JP2557629B2 (en) | Interrupt method | |
JPH04312118A (en) | Arithmetic circuit | |
JPS6237737A (en) | Microprocessor circuit | |
JPS5851353A (en) | Program control circuit | |
JPH0378832A (en) | Data processor | |
JPS59123957A (en) | Digital signal arithmetic device | |
JPS62200439A (en) | Instruction execution frequency analyzing system | |
SU1198532A1 (en) | Operational device for microprocessor computer system | |
JPS6095631A (en) | Operating system | |
JPS61241843A (en) | Information processor | |
JPH01197868A (en) | Logical simulation method | |
JPH0118456B2 (en) | ||
JPS63228330A (en) | Arithmetic processor | |
JPH05181696A (en) | Microcomputer system | |
JPS622329B2 (en) | ||
JPH04286023A (en) | Arithmetic circuit | |
JPH0675766A (en) | Digital signal processor control circuit | |
JPH04124729A (en) | Pipeline control system | |
JPH0281134A (en) | Address generating device | |
JP2000040015A (en) | In-circuit emulator | |
JPH02252021A (en) | Shifting operation system and computing element | |
JPS613282A (en) | Logical arithmetic unit between binary images | |
JPH05108528A (en) | Output state setting system for real-time port |