JPH04297061A - 半導体抵抗装置 - Google Patents
半導体抵抗装置Info
- Publication number
- JPH04297061A JPH04297061A JP1081191A JP1081191A JPH04297061A JP H04297061 A JPH04297061 A JP H04297061A JP 1081191 A JP1081191 A JP 1081191A JP 1081191 A JP1081191 A JP 1081191A JP H04297061 A JPH04297061 A JP H04297061A
- Authority
- JP
- Japan
- Prior art keywords
- diffused
- region
- resistor
- type region
- reverse bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 3
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000007423 decrease Effects 0.000 claims abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体抵抗装置に関し、
更に詳しくは、集積回路に内蔵される拡散抵抗の電圧依
存性の補償に関する。
更に詳しくは、集積回路に内蔵される拡散抵抗の電圧依
存性の補償に関する。
【０００２】
【従来の技術】集積回路に抵抗を内蔵するのにあたって
、図３に示すような拡散抵抗を形成することが行われて
いる。図において、Ｐ型の基板１にはＮ型領域２が拡散
形成され、該Ｎ型領域２にはＰ型領域３が形成されてい
る。
、図３に示すような拡散抵抗を形成することが行われて
いる。図において、Ｐ型の基板１にはＮ型領域２が拡散
形成され、該Ｎ型領域２にはＰ型領域３が形成されてい
る。
【０００３】このような構成において、基板１とＰ型領
域３はＮ型領域２で絶縁分離され、ＰＮ接合は逆バイア
スされる。
域３はＮ型領域２で絶縁分離され、ＰＮ接合は逆バイア
スされる。
【０００４】ところで、拡散抵抗の抵抗値は、電圧依存
性を持っている。すなわち、ＰＮ接合の逆バイアスによ
りＰＮ接合には空乏層４が発生して抵抗領域を狭くする
。そして、逆バイアス電圧が変化すると空乏層４の幅が
変化し、抵抗値が変化する。
性を持っている。すなわち、ＰＮ接合の逆バイアスによ
りＰＮ接合には空乏層４が発生して抵抗領域を狭くする
。そして、逆バイアス電圧が変化すると空乏層４の幅が
変化し、抵抗値が変化する。
【０００５】そこで、上述のような拡散抵抗の抵抗値の
電圧依存性を補償するために、１素子内で分圧したり、
２素子相互を組み合わせることが行われている。
電圧依存性を補償するために、１素子内で分圧したり、
２素子相互を組み合わせることが行われている。
【０００６】
【発明が解決しようとする課題】しかし、これらの方法
では、抵抗値のリニアリティ管理が必要な場合、精度に
限界がある。
では、抵抗値のリニアリティ管理が必要な場合、精度に
限界がある。
【０００７】本発明は、このような問題点に鑑みてなさ
れたものであり、その目的は、逆バイアス電圧の印加方
法を工夫することによって拡散抵抗の抵抗値のノンリニ
アを改善することにある。
れたものであり、その目的は、逆バイアス電圧の印加方
法を工夫することによって拡散抵抗の抵抗値のノンリニ
アを改善することにある。
【０００８】
【課題を解決するための手段】共通の基板に、逆バイア
ス電圧の変化分が増加する第１の拡散抵抗領域と逆バイ
アス電圧の変化分が減少する第２の拡散抵抗領域とが分
割形成され、これら第１の拡散抵抗領域と第２の拡散抵
抗領域が直列接続されたことを特徴とする。
ス電圧の変化分が増加する第１の拡散抵抗領域と逆バイ
アス電圧の変化分が減少する第２の拡散抵抗領域とが分
割形成され、これら第１の拡散抵抗領域と第２の拡散抵
抗領域が直列接続されたことを特徴とする。
【０００９】
【作用】各拡散抵抗に印加される逆バイアス電圧の変化
が逆方向に発生することから、これら拡散抵抗を直列接
続することにより、空乏層の幅の変化による抵抗値の変
化を打ち消すことができる。
が逆方向に発生することから、これら拡散抵抗を直列接
続することにより、空乏層の幅の変化による抵抗値の変
化を打ち消すことができる。
【００１０】
【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。
細に説明する。
【００１１】図１は本発明の一実施例の要部を示す構成
図、図２は図１の動作説明図であり、図３と共通するも
のには同一の符号を付けてそれらの再説明は省略してい
る。これら図において、Ｒ１は第１の拡散抵抗、Ｒ２は
第２の拡散抵抗である。第１の拡散抵抗Ｒ１はＰ型の基
板１に拡散形成された第１のＮ型領域２１と該第１のＮ
型領域２１に拡散形成された第１のＰ型領域３１とで形
成されている。第２の拡散抵抗Ｒ２はＰ型の基板１に拡
散形成された第２のＮ型領域２２と該第２のＮ型領域２
２に拡散形成された第２のＰ型領域３２とで形成されて
いる。
図、図２は図１の動作説明図であり、図３と共通するも
のには同一の符号を付けてそれらの再説明は省略してい
る。これら図において、Ｒ１は第１の拡散抵抗、Ｒ２は
第２の拡散抵抗である。第１の拡散抵抗Ｒ１はＰ型の基
板１に拡散形成された第１のＮ型領域２１と該第１のＮ
型領域２１に拡散形成された第１のＰ型領域３１とで形
成されている。第２の拡散抵抗Ｒ２はＰ型の基板１に拡
散形成された第２のＮ型領域２２と該第２のＮ型領域２
２に拡散形成された第２のＰ型領域３２とで形成されて
いる。
【００１２】ＶＤは固定逆バイアス電源であり、ｖｎは
可変逆バイアス電源である。電源ＶＤの正極端子は第２
の拡散抵抗Ｒ２を形成する第２のＮ型領域２２に接続さ
れ、負極端子は基板１及び第１の拡散抵抗Ｒ１を形成す
る第１のＰ型領域３１に接続されている。電源ｖｎの正
極端子は第１の拡散抵抗Ｒ１を形成する第１のＮ型領域
２１及び第２の拡散抵抗Ｒ２を形成する第２のＰ型領域
３２に接続され、負極端子は基板１及び第１の拡散抵抗
Ｒ１を形成する第１のＰ型領域３１に接続されている。 そして、第１の拡散抵抗Ｒ１を形成する第１のＰ型領域
３１と第２の拡散抵抗Ｒ２を形成する第２のＰ型領域３
２はリード線５で接続されている。
可変逆バイアス電源である。電源ＶＤの正極端子は第２
の拡散抵抗Ｒ２を形成する第２のＮ型領域２２に接続さ
れ、負極端子は基板１及び第１の拡散抵抗Ｒ１を形成す
る第１のＰ型領域３１に接続されている。電源ｖｎの正
極端子は第１の拡散抵抗Ｒ１を形成する第１のＮ型領域
２１及び第２の拡散抵抗Ｒ２を形成する第２のＰ型領域
３２に接続され、負極端子は基板１及び第１の拡散抵抗
Ｒ１を形成する第１のＰ型領域３１に接続されている。 そして、第１の拡散抵抗Ｒ１を形成する第１のＰ型領域
３１と第２の拡散抵抗Ｒ２を形成する第２のＰ型領域３
２はリード線５で接続されている。
【００１３】このような構成において、Ｒ１：Ｒ２＝ｎ
：１とし、Ｒ１，Ｒ２によるｖｎの分圧値をｖ１とする
と、各ＰＮ接合における逆バイアス電圧は、第１の拡散
抵抗Ｒ１の電源ＶＤ，ｖｎの負極端子が接続されるＡ部
分ではｖｎになり、第１の拡散抵抗Ｒ１のリード線５が
接続されるＢ部分ではｖｎ−ｖ１になり、第２の拡散抵
抗Ｒ２のリード線５が接続されるＣ部分ではＶＤ−ｖ１
になり、第２の拡散抵抗Ｒ２の電源ＶＤの正極端子が接
続されるＤ部分ではＶＤ−ｖｎになる。そして、例えば
ｎ＝２とすると、各部分の電圧は、Ａ部分で２ｖ１、Ｂ
部分でｖ１、Ｃ部分でＶＤ−ｖ１、Ｄ部分でＶＤ−２ｖ
１になる。
：１とし、Ｒ１，Ｒ２によるｖｎの分圧値をｖ１とする
と、各ＰＮ接合における逆バイアス電圧は、第１の拡散
抵抗Ｒ１の電源ＶＤ，ｖｎの負極端子が接続されるＡ部
分ではｖｎになり、第１の拡散抵抗Ｒ１のリード線５が
接続されるＢ部分ではｖｎ−ｖ１になり、第２の拡散抵
抗Ｒ２のリード線５が接続されるＣ部分ではＶＤ−ｖ１
になり、第２の拡散抵抗Ｒ２の電源ＶＤの正極端子が接
続されるＤ部分ではＶＤ−ｖｎになる。そして、例えば
ｎ＝２とすると、各部分の電圧は、Ａ部分で２ｖ１、Ｂ
部分でｖ１、Ｃ部分でＶＤ−ｖ１、Ｄ部分でＶＤ−２ｖ
１になる。
【００１４】図２において、ｖｎ＝０のとき、第１の拡
散抵抗Ｒ１の空乏層４１の幅は０ではないものの最小に
なり、第２の拡散抵抗Ｒ２の空乏層４２の幅は１点鎖線
で示すように最大になる。これに対し、ｖｎ＝ｖｎのと
き、第１の拡散抵抗Ｒ１の逆バイアス電圧は増加して空
乏層４１の幅は広くなり抵抗値は増加するが、第２の拡
散抵抗Ｒ２の逆バイアス電圧は減少して空乏層４２の幅
は狭くなり抵抗値は減少する。
散抵抗Ｒ１の空乏層４１の幅は０ではないものの最小に
なり、第２の拡散抵抗Ｒ２の空乏層４２の幅は１点鎖線
で示すように最大になる。これに対し、ｖｎ＝ｖｎのと
き、第１の拡散抵抗Ｒ１の逆バイアス電圧は増加して空
乏層４１の幅は広くなり抵抗値は増加するが、第２の拡
散抵抗Ｒ２の逆バイアス電圧は減少して空乏層４２の幅
は狭くなり抵抗値は減少する。
【００１５】すなわち、各拡散抵抗Ｒ１，Ｒ２に印加さ
れる逆バイアス電圧の変化は逆方向に発生することから
、これら各拡散抵抗Ｒ１，Ｒ２を直列接続することによ
り空乏層幅の変化による抵抗値の変化を打ち消すことが
できる。
れる逆バイアス電圧の変化は逆方向に発生することから
、これら各拡散抵抗Ｒ１，Ｒ２を直列接続することによ
り空乏層幅の変化による抵抗値の変化を打ち消すことが
できる。
【００１６】
【発明の効果】以上詳細に説明したように、本発明によ
れば、以下のような効果が得られる。
れば、以下のような効果が得られる。
【００１７】拡散抵抗の抵抗値のリニアリティを高めら
れるので集積回路で高精度のアナログ回路が実現でき、
高性能の回路が実現できる。また、集積回路に内蔵でき
る抵抗を増やすことができ、コストダウンが図れる。
れるので集積回路で高精度のアナログ回路が実現でき、
高性能の回路が実現できる。また、集積回路に内蔵でき
る抵抗を増やすことができ、コストダウンが図れる。
【図１】本発明の一実施例の要部を示す構成図である。
【図２】図１の動作説明図である。
【図３】従来の一例を示す構成図である。
１ Ｐ型基板
２１，２２ Ｎ型領域
３１，３２ Ｐ型領域
４１，４２ 空乏層
５ リード線
Ｒ１，Ｒ２ 拡散抵抗
ＶＤ 固定逆バイアス電源
ｖｎ 可変逆バイアス電源
Claims (1)
- 【請求項１】 共通の基板に、逆バイアス電圧の変化
分が増加する第１の拡散抵抗領域と逆バイアス電圧の変
化分が減少する第２の拡散抵抗領域とが分割形成され、
これら第１の拡散抵抗領域と第２の拡散抵抗領域が直列
接続されたことを特徴とする半導体抵抗装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1081191A JPH04297061A (ja) | 1991-01-31 | 1991-01-31 | 半導体抵抗装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1081191A JPH04297061A (ja) | 1991-01-31 | 1991-01-31 | 半導体抵抗装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04297061A true JPH04297061A (ja) | 1992-10-21 |
Family
ID=11760735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1081191A Pending JPH04297061A (ja) | 1991-01-31 | 1991-01-31 | 半導体抵抗装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04297061A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100109775A1 (en) * | 2008-10-31 | 2010-05-06 | Renesas Technology Corp. | Semiconductor device having resistors with a biased substrate voltage |
-
1991
- 1991-01-31 JP JP1081191A patent/JPH04297061A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100109775A1 (en) * | 2008-10-31 | 2010-05-06 | Renesas Technology Corp. | Semiconductor device having resistors with a biased substrate voltage |
| US8330199B2 (en) * | 2008-10-31 | 2012-12-11 | Renesas Electronics Corporation | Semiconductor device having resistors with a biased substrate voltage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4258311A (en) | Constant voltage generator for generating a constant voltage having a predetermined temperature coefficient | |
| US3567965A (en) | Temperature compensated zener diode | |
| JPH04312107A (ja) | 定電圧回路 | |
| US4618875A (en) | Darlington transistor circuit | |
| JP2001168651A (ja) | 半導体装置 | |
| JPS6356707B2 (ja) | ||
| JPH04297061A (ja) | 半導体抵抗装置 | |
| EP0232378A1 (en) | INTEGRATED CIRCUIT COMPRISING TWO DEPLETION NMOS TRANSISTORS FOR PRODUCING A STABLE CONTINUOUS VOLTAGE. | |
| US20030030128A1 (en) | Transistor configuration for a bandgap circuit | |
| US20230246622A1 (en) | Electronic circuit | |
| JPS6112056A (ja) | 半導体装置 | |
| JPS6155974A (ja) | 定電圧ダイオ−ド | |
| JPH02304964A (ja) | 半導体集積回路装置 | |
| JPS62136064A (ja) | 電圧分割回路 | |
| JPH09260597A (ja) | 半導体回路および半導体回路の製造方法 | |
| JP2001127167A (ja) | 半導体装置 | |
| JP2639599B2 (ja) | 半導体集積回路装置 | |
| JPS5910255A (ja) | 半導体装置 | |
| JPS6245703B2 (ja) | ||
| JPS61185959A (ja) | 半導体抵抗装置 | |
| JPS58197760A (ja) | 半導体装置 | |
| JPH0325943B2 (ja) | ||
| JPH0398317A (ja) | Ｄ／ａ変換器の抵抗ラダー | |
| JPS6338266A (ja) | 定電圧ダイオ−ド | |
| JPS63141362A (ja) | 半導体装置 |