JPH04297047A - フィルムキャリヤテープ及びフィルムキャリヤ型半導体装置 - Google Patents
フィルムキャリヤテープ及びフィルムキャリヤ型半導体装置Info
- Publication number
- JPH04297047A JPH04297047A JP3001362A JP136291A JPH04297047A JP H04297047 A JPH04297047 A JP H04297047A JP 3001362 A JP3001362 A JP 3001362A JP 136291 A JP136291 A JP 136291A JP H04297047 A JPH04297047 A JP H04297047A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- leads
- pads
- film carrier
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 239000003990 capacitor Substances 0.000 claims abstract description 86
- 238000012360 testing method Methods 0.000 claims description 12
- 230000000694 effects Effects 0.000 abstract description 7
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 55
- 229920005989 resin Polymers 0.000 description 11
- 239000011347 resin Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明はフィルムキャリヤテープ
及びフィルムキャリヤ型半導体装置に関する。
及びフィルムキャリヤ型半導体装置に関する。
【0002】
【従来の技術】従来のフィルムキャリヤテープ及びフィ
ルムキャリヤ型半導体装置は、一例として図7(A),
(B)に示すように、両縁に沿って形成された搬送,位
置決め用の複数のスプロケットホール11,中央部分に
形成され半導体チップ5bを挿入するためのデバイスホ
ール12c及びこのデバイスホール12cの外側に形成
されリード3bを支持するためのサスペンダ14cを備
え所定の幅でテープ状に形成されたポリイミド等の絶縁
フィルム1dと、この絶縁フィルム1dの所定の位置に
形成された電気試験用の複数のパッド2bと、一端がこ
れら各パッド2bとそれぞれ対応して接続し他端がそれ
ぞれデバイスホール12cの所定の位置まで延びた複数
のリード3bとでフィルムキャリヤテープを形成し、こ
のフィルムキャリヤテープのデバイスホール12cに半
導体チップ5bを挿入し、半導体チップ5bの各突起電
極と各リード3bとを熱圧着法や共晶法等によりそれぞ
れ対応して接続(インナーリードボンディングという)
する構造となっていた。
ルムキャリヤ型半導体装置は、一例として図7(A),
(B)に示すように、両縁に沿って形成された搬送,位
置決め用の複数のスプロケットホール11,中央部分に
形成され半導体チップ5bを挿入するためのデバイスホ
ール12c及びこのデバイスホール12cの外側に形成
されリード3bを支持するためのサスペンダ14cを備
え所定の幅でテープ状に形成されたポリイミド等の絶縁
フィルム1dと、この絶縁フィルム1dの所定の位置に
形成された電気試験用の複数のパッド2bと、一端がこ
れら各パッド2bとそれぞれ対応して接続し他端がそれ
ぞれデバイスホール12cの所定の位置まで延びた複数
のリード3bとでフィルムキャリヤテープを形成し、こ
のフィルムキャリヤテープのデバイスホール12cに半
導体チップ5bを挿入し、半導体チップ5bの各突起電
極と各リード3bとを熱圧着法や共晶法等によりそれぞ
れ対応して接続(インナーリードボンディングという)
する構造となっていた。
【0003】このフィルムキャリヤ型半導体装置は、こ
の後、テープ状のまま各パッド2bに試験装置の接触子
を接触させて特性試験やバイアス試験等の電気試験を実
施し、良否の選択が行なわれて完成品となる。
の後、テープ状のまま各パッド2bに試験装置の接触子
を接触させて特性試験やバイアス試験等の電気試験を実
施し、良否の選択が行なわれて完成品となる。
【0004】この後、図8(A)に示すように、信頼性
の向上や機械的保護のため樹脂6がポッティングされる
。そしてリード3bが所定の長さに切断され、図8(B
)に示すようにリード3bが整形され、プリント基板9
上の所定の位置に半導体チップ5bが接着固定され、各
リード3bがプリント基板9のボンディングパッド91
にボンディング(アウターリードボンディングという)
されてフィルムキャリヤ型半導体装置がプリント基板9
に実装される。
の向上や機械的保護のため樹脂6がポッティングされる
。そしてリード3bが所定の長さに切断され、図8(B
)に示すようにリード3bが整形され、プリント基板9
上の所定の位置に半導体チップ5bが接着固定され、各
リード3bがプリント基板9のボンディングパッド91
にボンディング(アウターリードボンディングという)
されてフィルムキャリヤ型半導体装置がプリント基板9
に実装される。
【0005】このフィルムキャリア型半導体装置は、各
ボンディングがリード3bの数と無関係に一度で可能で
あるためボンディング作業のスピードが速いこと、フィ
ルムキャリヤテープを使用するため作業の自動化が容易
である等の利点を有している。
ボンディングがリード3bの数と無関係に一度で可能で
あるためボンディング作業のスピードが速いこと、フィ
ルムキャリヤテープを使用するため作業の自動化が容易
である等の利点を有している。
【0006】従来、半導体装置を電子装置のプリント基
板に実装する場合、半導体チップ等から発生したノイズ
による誤動作を防止するために、半導体装置に近接した
プリント基板の電源電圧供給用のリードと接地用のリー
ドとの間に個別のコンデンサが挿入される。特にメモリ
半導体装置においてはこのコンデンサの挿入は不可欠で
ある。
板に実装する場合、半導体チップ等から発生したノイズ
による誤動作を防止するために、半導体装置に近接した
プリント基板の電源電圧供給用のリードと接地用のリー
ドとの間に個別のコンデンサが挿入される。特にメモリ
半導体装置においてはこのコンデンサの挿入は不可欠で
ある。
【0007】このような、半導体装置の外にコンデンサ
を実装する方法は、半導体装置とコンデンサとの間の配
線のインダクタンスにより効果が十分でないこと、及び
コンデンサを半導体装置毎に実装しなくてはならないた
め、プリント基板の実装密度を低下させる等の問題点が
ある。フィルムキャリヤ型半導体装置以外の半導体装置
では、これら問題点を解決するために、従来からコンデ
ンサを半導体装置に内蔵するものが幾つか試みられてい
る。
を実装する方法は、半導体装置とコンデンサとの間の配
線のインダクタンスにより効果が十分でないこと、及び
コンデンサを半導体装置毎に実装しなくてはならないた
め、プリント基板の実装密度を低下させる等の問題点が
ある。フィルムキャリヤ型半導体装置以外の半導体装置
では、これら問題点を解決するために、従来からコンデ
ンサを半導体装置に内蔵するものが幾つか試みられてい
る。
【0008】従来のコンデンサ内蔵型の半導体装置では
、それぞれのパッケージの種類に応じてコンデンサの内
蔵が行なわれている。例えばセラミックパッケージの場
合は、特公昭49−5392号公報,実開昭56−99
864号公報,特開昭56−129348号公報及び特
開昭57−113261号公報において紹介されている
ように、セラミックパッケージ内部またはセラミックパ
ッケージのキャビティ内部にコンデンサを内蔵する方法
、及びセラミックパッケージのセラミック基板積層間に
コンデンサをはさみこんで実施する方法等がある。
、それぞれのパッケージの種類に応じてコンデンサの内
蔵が行なわれている。例えばセラミックパッケージの場
合は、特公昭49−5392号公報,実開昭56−99
864号公報,特開昭56−129348号公報及び特
開昭57−113261号公報において紹介されている
ように、セラミックパッケージ内部またはセラミックパ
ッケージのキャビティ内部にコンデンサを内蔵する方法
、及びセラミックパッケージのセラミック基板積層間に
コンデンサをはさみこんで実施する方法等がある。
【0009】これに対し、プラスチックパッケージの場
合は、一例としてUSP4,454,529号で紹介さ
れているものがある。これは図9(A),(B)に示す
ようにリードフレーム20の半導体チップ搭載部、アイ
ランド22をあらかじめ中央で分離し、かつアイランド
支持リード23の所定の位置に段差を設け、さらに電源
電圧供給用のリード(21)と接地用のリード(21)
とを各アイランド支持リード23に接続させておき、次
にチップ型のコンデンサ7bの両電極をアイランド22
に導電性接着剤等で固着後、半導体チップ5cをコンデ
ンサ7b上に固着し、半導体チップ5cの電極と電源電
圧供給用及び接地用のリードを含む各リード21とをボ
ンディング線25によりボンディングし、エポキシ樹脂
等の外装樹脂26で封止してコンデンサの内蔵を行なう
ものである。
合は、一例としてUSP4,454,529号で紹介さ
れているものがある。これは図9(A),(B)に示す
ようにリードフレーム20の半導体チップ搭載部、アイ
ランド22をあらかじめ中央で分離し、かつアイランド
支持リード23の所定の位置に段差を設け、さらに電源
電圧供給用のリード(21)と接地用のリード(21)
とを各アイランド支持リード23に接続させておき、次
にチップ型のコンデンサ7bの両電極をアイランド22
に導電性接着剤等で固着後、半導体チップ5cをコンデ
ンサ7b上に固着し、半導体チップ5cの電極と電源電
圧供給用及び接地用のリードを含む各リード21とをボ
ンディング線25によりボンディングし、エポキシ樹脂
等の外装樹脂26で封止してコンデンサの内蔵を行なう
ものである。
【0010】その他、チップ型のコンデンサを内蔵する
形態としては、特願昭57−74979号,特願昭59
−278009号等があり、またアイランド上に薄膜で
コンデンサを形成して内蔵する形態として特願昭57−
104498号,特願昭59−230954号等がある
。
形態としては、特願昭57−74979号,特願昭59
−278009号等があり、またアイランド上に薄膜で
コンデンサを形成して内蔵する形態として特願昭57−
104498号,特願昭59−230954号等がある
。
【0011】
【発明が解決しようとする課題】上述した従来のフィル
ムキャリヤテープ及びフィルムキャリヤ型半導体装置は
、半導体チップ5bがフィルムキャリヤテープのデバイ
スホールに挿入され半導体チップ5bの各電極にリード
3bの先端を直接接続する構造となっており、フィルム
キャリヤテープにノイズ低減用のコンデンサを搭載しな
い構造となっているので、ノイズ低減用のコンデンサは
フィルムキャリヤ型半導体装置の外のプリント基板に実
装することになり、フィルムキャリヤ型半導体装置とコ
ンデンサとの間の配線を短かくすることができないため
にノイズ低減効果が不十分であるという問題点があり、
また、フィルムキャリヤ型半導体装置とコンデンサとを
個別に実装するため実装面積が増大するという欠点があ
る。
ムキャリヤテープ及びフィルムキャリヤ型半導体装置は
、半導体チップ5bがフィルムキャリヤテープのデバイ
スホールに挿入され半導体チップ5bの各電極にリード
3bの先端を直接接続する構造となっており、フィルム
キャリヤテープにノイズ低減用のコンデンサを搭載しな
い構造となっているので、ノイズ低減用のコンデンサは
フィルムキャリヤ型半導体装置の外のプリント基板に実
装することになり、フィルムキャリヤ型半導体装置とコ
ンデンサとの間の配線を短かくすることができないため
にノイズ低減効果が不十分であるという問題点があり、
また、フィルムキャリヤ型半導体装置とコンデンサとを
個別に実装するため実装面積が増大するという欠点があ
る。
【0012】本発明の目的は、ノイズ低減効果を向上さ
せ、かつ実装面積を低減させることができるフィルムキ
ャリヤテープ及びフィルムキャリヤ型半導体装置を提供
することにある。
せ、かつ実装面積を低減させることができるフィルムキ
ャリヤテープ及びフィルムキャリヤ型半導体装置を提供
することにある。
【0013】
【課題を解決するための手段】第1の発明のフィルムキ
ャリヤテープは、縁に沿って形成された複数のスプロケ
ットホール、所定の位置に形成されたデバイスホール、
及びこのデバイスホールと近接して形成されたコンデン
サ搭載部を備え所定の幅でテープ状に形成された絶縁フ
ィルムと、この絶縁フィルムの所定の位置に形成された
電気試験用の複数のパッドと、一端がこれら各パッドと
それぞれ対応して接続し他端がそれぞれ前記デバイスホ
ールの所定の位置まで延びた複数のリードと、これらリ
ードのうちの特定のリードと接続して前記コンデンサ搭
載部の一方の面の所定の位置に形成されコンデンサの電
極を接続するためのコンデンサ電極パッドとを有してい
る。
ャリヤテープは、縁に沿って形成された複数のスプロケ
ットホール、所定の位置に形成されたデバイスホール、
及びこのデバイスホールと近接して形成されたコンデン
サ搭載部を備え所定の幅でテープ状に形成された絶縁フ
ィルムと、この絶縁フィルムの所定の位置に形成された
電気試験用の複数のパッドと、一端がこれら各パッドと
それぞれ対応して接続し他端がそれぞれ前記デバイスホ
ールの所定の位置まで延びた複数のリードと、これらリ
ードのうちの特定のリードと接続して前記コンデンサ搭
載部の一方の面の所定の位置に形成されコンデンサの電
極を接続するためのコンデンサ電極パッドとを有してい
る。
【0014】第2の発明のフィルムキャリヤ型半導体装
置は、縁に沿って形成された複数のスプロケットホール
、所定の位置に形成されたデバイスホール、及びこのデ
バイスホールと近接して形成されたコンデンサ搭載部を
備え所定の幅でテープ状に形成された絶縁フィルムと、
この絶縁フィルムの所定の位置に形成された電気試験用
の複数のパッドと、一端がこれら各パッドとそれぞれ対
応して接続し他端がそれぞれ前記デバイスホールの所定
の位置まで延びた複数のリードと、これらリードのうち
の特定のリードと接続して前記コンデンサ搭載部の一方
の面の所定の位置に形成されコンデンサの各電極を接続
するための複数のコンデンサ電極パッドとを含むフィル
ムキャリヤテープと、各電極を前記各コンデンサ電極パ
ッドとそれぞれ対応して接続し前記コンデンサ搭載部に
固定されたコンデンサと、各電極を前記各リードの他端
とそれぞれ対応して接続し前記フィルムキャリヤテープ
の前記コンデンサが搭載されている面とは異なる面側に
固定された半導体チップとを有している。
置は、縁に沿って形成された複数のスプロケットホール
、所定の位置に形成されたデバイスホール、及びこのデ
バイスホールと近接して形成されたコンデンサ搭載部を
備え所定の幅でテープ状に形成された絶縁フィルムと、
この絶縁フィルムの所定の位置に形成された電気試験用
の複数のパッドと、一端がこれら各パッドとそれぞれ対
応して接続し他端がそれぞれ前記デバイスホールの所定
の位置まで延びた複数のリードと、これらリードのうち
の特定のリードと接続して前記コンデンサ搭載部の一方
の面の所定の位置に形成されコンデンサの各電極を接続
するための複数のコンデンサ電極パッドとを含むフィル
ムキャリヤテープと、各電極を前記各コンデンサ電極パ
ッドとそれぞれ対応して接続し前記コンデンサ搭載部に
固定されたコンデンサと、各電極を前記各リードの他端
とそれぞれ対応して接続し前記フィルムキャリヤテープ
の前記コンデンサが搭載されている面とは異なる面側に
固定された半導体チップとを有している。
【0015】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【0016】図1(A),(B)はそれぞれ第1の発明
の第1の実施例を示す平面図及び断面側面図である。
の第1の実施例を示す平面図及び断面側面図である。
【0017】この実施例は、両縁に沿って形成された複
数のスプロケットホール11、所定の位置に形成された
2つのデバイスホール12、これらデバイスホール12
間に形成されたコンデンサ搭載部13、及びデバイスホ
ール12にそれぞれ隣接して形成されたサスペンダ14
を備え所定の幅でテープ状に形成された絶縁フィルム1
と、この絶縁フィルム1の所定の位置に形成された電気
試験用の複数のパッド2と、一端がこれら各パッド2と
それぞれ対応して接続し他端がそれぞれデバイスホール
12の所定の位置まで延びた複数のリード3と、これら
リード3のうちの特定のリードと接続してコンデンサ搭
載部13のリード3が形成されている面と同一の面の所
定の位置に形成されコンデンサの各電極を接続するため
の複数のコンデンサ電極パッド4とを有する構造となっ
ている。
数のスプロケットホール11、所定の位置に形成された
2つのデバイスホール12、これらデバイスホール12
間に形成されたコンデンサ搭載部13、及びデバイスホ
ール12にそれぞれ隣接して形成されたサスペンダ14
を備え所定の幅でテープ状に形成された絶縁フィルム1
と、この絶縁フィルム1の所定の位置に形成された電気
試験用の複数のパッド2と、一端がこれら各パッド2と
それぞれ対応して接続し他端がそれぞれデバイスホール
12の所定の位置まで延びた複数のリード3と、これら
リード3のうちの特定のリードと接続してコンデンサ搭
載部13のリード3が形成されている面と同一の面の所
定の位置に形成されコンデンサの各電極を接続するため
の複数のコンデンサ電極パッド4とを有する構造となっ
ている。
【0018】図2(A),(B)及び図3(A),(B
)はそれぞれ図1に示されたフィルムキャリヤテープを
使用した第2の発明の一実施例を組立工程順に示した平
面図,断面側面図である。
)はそれぞれ図1に示されたフィルムキャリヤテープを
使用した第2の発明の一実施例を組立工程順に示した平
面図,断面側面図である。
【0019】この実施例では、まず図2(A),(B)
に示すように、半導体チップ5を絶縁フィルム1のリー
ド3が形成されている面とは異なる面に配置してこの半
導体チップ5の各電極をデバイスホール12に配置し、
これら各電極と対応するリード3の先端とを加熱ツール
により接続する。
に示すように、半導体チップ5を絶縁フィルム1のリー
ド3が形成されている面とは異なる面に配置してこの半
導体チップ5の各電極をデバイスホール12に配置し、
これら各電極と対応するリード3の先端とを加熱ツール
により接続する。
【0020】次に、図3(A),(B)に示すように、
チップ型のコンデンサ7の各電極をそれぞれ対応してコ
ンデンサ電極パッド4にはんだ8により接続し、デバイ
スホール12の部分に、液状のエポキシ系またはシリコ
ーン系の樹脂を滴下して乾燥させ、半導体チップ5の電
極周辺等を樹脂6で封止する。
チップ型のコンデンサ7の各電極をそれぞれ対応してコ
ンデンサ電極パッド4にはんだ8により接続し、デバイ
スホール12の部分に、液状のエポキシ系またはシリコ
ーン系の樹脂を滴下して乾燥させ、半導体チップ5の電
極周辺等を樹脂6で封止する。
【0021】そして、テープ状のまま各パッド2に試験
装置の接触子を接触させて電気試験を実施し、良否の選
択が行なわれて完成したフィルムキャリヤ型半導体装置
が得られる。
装置の接触子を接触させて電気試験を実施し、良否の選
択が行なわれて完成したフィルムキャリヤ型半導体装置
が得られる。
【0022】ここで、樹脂6で封止する時、樹脂封止が
容易となるように2つのデバイスホール12の他、コン
デンサ搭載部13等にあらかじめ孔を設けておき、孔に
液状の樹脂を滴下して樹脂のひろがりを良くすることを
実施しても良い。またコンデンサ7の搭載を樹脂封止前
に実施したが、これら工程順に特に制約は無く、実装用
のプリント基板にこのフィルムキャリヤ型半導体装置を
実装後、他の半導体装置や抵抗,コンデンサ等の電子部
品を実装する際に、同時にコンデンサ7を実装すること
もできる。
容易となるように2つのデバイスホール12の他、コン
デンサ搭載部13等にあらかじめ孔を設けておき、孔に
液状の樹脂を滴下して樹脂のひろがりを良くすることを
実施しても良い。またコンデンサ7の搭載を樹脂封止前
に実施したが、これら工程順に特に制約は無く、実装用
のプリント基板にこのフィルムキャリヤ型半導体装置を
実装後、他の半導体装置や抵抗,コンデンサ等の電子部
品を実装する際に、同時にコンデンサ7を実装すること
もできる。
【0023】図4は第1の発明の第2の実施例を示す平
面図である。
面図である。
【0024】特定のリード3とコンデンサ電極パッド4
とを、リード3が形成されている面とは異なる面のサス
ペンダー14等にパターン配線32を形成し、このパタ
ーン配線32をスルーホール31を用いて接続したもの
で、デバイスホール12を横切るリードがないので、リ
ード3の先端と半導体チップ5の電極とを接続する加熱
ツールの形状が単純化されるという利点がある。
とを、リード3が形成されている面とは異なる面のサス
ペンダー14等にパターン配線32を形成し、このパタ
ーン配線32をスルーホール31を用いて接続したもの
で、デバイスホール12を横切るリードがないので、リ
ード3の先端と半導体チップ5の電極とを接続する加熱
ツールの形状が単純化されるという利点がある。
【0025】図5は第1の発明の第3の実施例を示す平
面図である。
面図である。
【0026】この実施例は、マイクロコンピュータやゲ
ートアレイ等のように、リードが四方に配置されたフィ
ルムキャリヤ型半導体装置用のフィルムキャリヤテープ
の例である。
ートアレイ等のように、リードが四方に配置されたフィ
ルムキャリヤ型半導体装置用のフィルムキャリヤテープ
の例である。
【0027】図6(A),(B)はそれぞれ第1の発明
の第4の実施例を示す平面図及びこの実施例によるフィ
ルムキャリヤテープを使用した第2の発明の一実施例を
示す断面側面図である。
の第4の実施例を示す平面図及びこの実施例によるフィ
ルムキャリヤテープを使用した第2の発明の一実施例を
示す断面側面図である。
【0028】図1〜図5に示されたフィルムキャリヤテ
ープは、コンデンサ7が半導体チップ5より小さい場合
の例であるが、図6(A),(B)はコンデンサ7aが
半導体チップ5aより大きい場合の例である。
ープは、コンデンサ7が半導体チップ5より小さい場合
の例であるが、図6(A),(B)はコンデンサ7aが
半導体チップ5aより大きい場合の例である。
【0029】この実施例ではサスペンダ14bがコンデ
ンサ搭載部を兼ね、パッド2b及びリード3bを絶縁フ
ィルム1cの表面側に形成し、コンデンサ電極パッド4
bはサスペンダ14bの裏面側に形成している。そして
コンデンサ7aを裏面側に配置して各電極を各コンデン
サ電極パッド4bと接続し、半導体チップ5aをリード
3bが形成されている表面側に配置し各電極と各リード
3bとを接続している。
ンサ搭載部を兼ね、パッド2b及びリード3bを絶縁フ
ィルム1cの表面側に形成し、コンデンサ電極パッド4
bはサスペンダ14bの裏面側に形成している。そして
コンデンサ7aを裏面側に配置して各電極を各コンデン
サ電極パッド4bと接続し、半導体チップ5aをリード
3bが形成されている表面側に配置し各電極と各リード
3bとを接続している。
【0030】この実施例では、デバイスホール12bが
1つで済み、しかもコンデンサ電極パッド4bと特定の
リード3bとを接続する配線がデバイスホール12bを
横切らないので、加熱ツールは更に単純化される。
1つで済み、しかもコンデンサ電極パッド4bと特定の
リード3bとを接続する配線がデバイスホール12bを
横切らないので、加熱ツールは更に単純化される。
【0031】これら実施例においては、半導体チップ5
,5aとコンデンサ7,7aとを重ねた状態で最も接近
させて配置することができるので、半導体チップ5,5
aとコンデンサ7,7aとを接続する配線を最も短かく
することができ、ノイズ低減効果の向上をはかることが
できる。また、フィルムキャリヤ型半導体装置の実装面
積は、コンデンサ7,7aが含まれていないときとほぼ
同一面積かコンデンサよりやや大きい面積(コンデンサ
の方が大きいとき)とすることができ、両方を含めた実
装面積を小さくすることができる。
,5aとコンデンサ7,7aとを重ねた状態で最も接近
させて配置することができるので、半導体チップ5,5
aとコンデンサ7,7aとを接続する配線を最も短かく
することができ、ノイズ低減効果の向上をはかることが
できる。また、フィルムキャリヤ型半導体装置の実装面
積は、コンデンサ7,7aが含まれていないときとほぼ
同一面積かコンデンサよりやや大きい面積(コンデンサ
の方が大きいとき)とすることができ、両方を含めた実
装面積を小さくすることができる。
【0032】
【発明の効果】以上説明したように本発明は、フィルム
キャリヤテープを、絶縁フィルムにデバイスホールと近
接してコンデンサ搭載部を形成し、このコンデンサ搭載
部に特定のリードと接続するコンデンサ電極パッドを形
成した構造とし、このフィルムキャリヤテープの一方の
面に半導体チップを他方の面にコンデンサを配置,接続
してフィルムキャリヤ型半導体装置とする構成とするこ
とにより、半導体チップとコンデンサとを重ねて最も近
接して配置することができるので、半導体チップとコン
デンサとの間の配線を最短にすることができ、従ってノ
イズ低減効果を向上させることができ、またフィルムキ
ャリヤ型半導体装置の実装面積をコンデンサを含まない
ときとほぼ等しいかコンデンサよりやや大きい程度にす
ることができ、従ってコンデンサ及びフィルムキャリヤ
型半導体装置を合せた実装面積を低減することができる
効果がある。
キャリヤテープを、絶縁フィルムにデバイスホールと近
接してコンデンサ搭載部を形成し、このコンデンサ搭載
部に特定のリードと接続するコンデンサ電極パッドを形
成した構造とし、このフィルムキャリヤテープの一方の
面に半導体チップを他方の面にコンデンサを配置,接続
してフィルムキャリヤ型半導体装置とする構成とするこ
とにより、半導体チップとコンデンサとを重ねて最も近
接して配置することができるので、半導体チップとコン
デンサとの間の配線を最短にすることができ、従ってノ
イズ低減効果を向上させることができ、またフィルムキ
ャリヤ型半導体装置の実装面積をコンデンサを含まない
ときとほぼ等しいかコンデンサよりやや大きい程度にす
ることができ、従ってコンデンサ及びフィルムキャリヤ
型半導体装置を合せた実装面積を低減することができる
効果がある。
【図1】第1の発明の第1の実施例を示す平面図及び断
面側面図である。
面側面図である。
【図2】図1に示されたフィルムキャリヤテープを用い
た第2の発明の一実施例の1組立工程における平面図及
び断面側面図である。
た第2の発明の一実施例の1組立工程における平面図及
び断面側面図である。
【図3】図1に示されたフィルムキャリヤテープを用い
た第2の発明の一実施例の最終組立工程における平面図
及び断面側面図である。
た第2の発明の一実施例の最終組立工程における平面図
及び断面側面図である。
【図4】第1の発明の第2の実施例を示す平面図である
。
。
【図5】第1の発明の第3の実施例を示す平面図である
。
。
【図6】第1の発明の第4の実施例を示す平面図及びこ
の実施例によるフィルムキャリヤテープを使用した第2
の発明の一実施例の断面側面図である。
の実施例によるフィルムキャリヤテープを使用した第2
の発明の一実施例の断面側面図である。
【図7】従来のフィルムキャリヤテープ及びフィルムキ
ャリヤ型半導体装置の一例を示す平面図及び断面側面図
である。
ャリヤ型半導体装置の一例を示す平面図及び断面側面図
である。
【図8】図7に示されたフィルムキャリヤ型半導体装置
の実装方法を説明するための断面側面図である。
の実装方法を説明するための断面側面図である。
【図9】コンデンサ内蔵型の半導体装置の一例を示すリ
ードフレームの平面図及び半導体装置の断面側面図であ
る。
ードフレームの平面図及び半導体装置の断面側面図であ
る。
1,1a〜1d 絶縁フィルム
2,2a,2b パッド
3,3a,3b リード
4,4a,4b コンデンサ電極パッド5,5a
,5b 半導体チップ 6 樹脂 7,7a,7b コンデンサ 8 はんだ 9 プリント基板 10 接着剤 11,11a,11b スプロケットホール12
,12a〜12c デバイスホール13,13a
コンデンサ搭載部14,14a〜14c
サスペンダ20 リードフレーム 21 リード 22 アイランド 23 アイランド支持リード 25 ボンディング線 26 外装樹脂 31,31a スルーホール 32 パターン配線 91 ボンディングパッド
,5b 半導体チップ 6 樹脂 7,7a,7b コンデンサ 8 はんだ 9 プリント基板 10 接着剤 11,11a,11b スプロケットホール12
,12a〜12c デバイスホール13,13a
コンデンサ搭載部14,14a〜14c
サスペンダ20 リードフレーム 21 リード 22 アイランド 23 アイランド支持リード 25 ボンディング線 26 外装樹脂 31,31a スルーホール 32 パターン配線 91 ボンディングパッド
Claims (4)
- 【請求項1】 縁に沿って形成された複数のスプロケ
ットホール、所定の位置に形成されたデバイスホール、
及びこのデバイスホールと近接して形成されたコンデン
サ搭載部を備え所定の幅でテープ状に形成された絶縁フ
ィルムと、この絶縁フィルムの所定の位置に形成された
電気試験用の複数のパッドと、一端がこれら各パッドと
それぞれ対応して接続し他端がそれぞれ前記デバイスホ
ールの所定の位置まで延びた複数のリードと、これらリ
ードのうちの特定のリードと接続して前記コンデンサ搭
載部の一方の面の所定の位置に形成されコンデンサの電
極を接続するためのコンデンサ電極パッドとを有するこ
とを特徴とするフィルムキャリヤテープ。 - 【請求項2】 縁に沿って形成された複数のスプロケ
ットホール、所定の位置に形成されたデバイスホール、
及びこのデバイスホールと近接して形成されたコンデン
サ搭載部を備え所定の幅でテープ状に形成された絶縁フ
ィルムと、この絶縁フィルムの所定の位置に形成された
電気試験用の複数のパッドと、一端がこれら各パッドと
それぞれ対応して接続し他端がそれぞれ前記デバイスホ
ールの所定の位置まで延びた複数のリードと、これらリ
ードのうち特定のリードと接続して前記コンデンサ搭載
部の一方の面の所定の位置に形成されコンデンサの各電
極を接続するための複数のコンデンサ電極パッドとを含
むフィルムキャリヤテープと、各電極を前記各コンデン
サ電極パッドとそれぞれ対応して接続し前記コンデンサ
搭載部に固定されたコンデンサと、各電極を前記各リー
ドの他端とそれぞれ対応して接続し前記フィルムキャリ
ヤテープの前記コンデンサが搭載されている面とは異な
る面側に固定された半導体チップとを有することを特徴
とするフィルムキャリヤ型半導体装置。 - 【請求項3】 第1のデバイスホール,複数のパッド
,及び複数のリードと、第2のデバイスホール,複数の
パッド,及び複数のリードとが互いに相対向して形成さ
れ、これら第1及び第2のデバイスホールの間にコンデ
ンサ搭載部が形成された請求項1記載のフィルムキャリ
ヤテープ。 - 【請求項4】 第1の複数のパッド及び複数のリード
と、第2の複数のパッド及び複数のリードとが互いに相
対向して形成され、前記第1の複数のリードを保持する
第1のサスペンダと前記第2の複数のリードを保持する
第2のサスペンダとが形成され、これら第1及び第2の
サスペンダの間にデバイスホールが形成され、前記第1
及び第2のサスペンダをコンデンサ搭載部としてこれら
第1及び第2のサスペンダにそれぞれコンデンサ電極パ
ッドを形成した請求項1記載のフィルムキャリヤテープ
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3001362A JPH04297047A (ja) | 1991-01-10 | 1991-01-10 | フィルムキャリヤテープ及びフィルムキャリヤ型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3001362A JPH04297047A (ja) | 1991-01-10 | 1991-01-10 | フィルムキャリヤテープ及びフィルムキャリヤ型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04297047A true JPH04297047A (ja) | 1992-10-21 |
Family
ID=11499386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3001362A Pending JPH04297047A (ja) | 1991-01-10 | 1991-01-10 | フィルムキャリヤテープ及びフィルムキャリヤ型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04297047A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06310573A (ja) * | 1993-04-23 | 1994-11-04 | Rohm Co Ltd | Tab用キャリヤテープおよびこれを用いたテープキャリヤパッケージ |
-
1991
- 1991-01-10 JP JP3001362A patent/JPH04297047A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06310573A (ja) * | 1993-04-23 | 1994-11-04 | Rohm Co Ltd | Tab用キャリヤテープおよびこれを用いたテープキャリヤパッケージ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20020024133A1 (en) | IC package with dual heat spreaders | |
JPH09246465A (ja) | Loc型半導体チップの積層チップパッケージ | |
US7572678B2 (en) | Methods of making and using a floating lead finger on a lead frame | |
JPH05152375A (ja) | フイルムキヤリア半導体装置及びその製造方法 | |
JPH08306723A (ja) | 電子回路盤とその製造方法 | |
JPH0955399A (ja) | 半導体パッケージ及びその実装方法 | |
KR100206026B1 (ko) | 반도체 집적회로장치 | |
JPH04273451A (ja) | 半導体装置 | |
JP2500785B2 (ja) | 半導体パッケ―ジ用フィルムキャリアテ−プ及びこれを用いた半導体装置 | |
US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
JPH10150072A (ja) | 半導体装置および半導体装置用のリードフレーム | |
JPH0437585B2 (ja) | ||
JP2001177005A (ja) | 半導体装置及びその製造方法 | |
JPH04297047A (ja) | フィルムキャリヤテープ及びフィルムキャリヤ型半導体装置 | |
JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
JPS63310151A (ja) | 集積回路電子部品のチップの支持パッド | |
JP3294998B2 (ja) | 半導体装置 | |
JPH0645763A (ja) | 印刷配線板 | |
JP2784209B2 (ja) | 半導体装置 | |
JPH06216492A (ja) | 電子装置 | |
JP2836597B2 (ja) | フィルムキャリアテープ及びこれを用いた半導体装置 | |
JP2643898B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP3405718B2 (ja) | 半導体装置 | |
JP2556204B2 (ja) | フィルムキャリア半導体装置の実装方法 |