JPH04291748A - 配線基板 - Google Patents

配線基板

Info

Publication number
JPH04291748A
JPH04291748A JP3056522A JP5652291A JPH04291748A JP H04291748 A JPH04291748 A JP H04291748A JP 3056522 A JP3056522 A JP 3056522A JP 5652291 A JP5652291 A JP 5652291A JP H04291748 A JPH04291748 A JP H04291748A
Authority
JP
Japan
Prior art keywords
wiring
dielectric
layer
wiring board
layer made
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3056522A
Other languages
English (en)
Inventor
Keizo Harada
敬三 原田
Takatoshi Takigawa
貴稔 瀧川
Takao Maeda
貴雄 前田
Toshisuke Saka
俊祐 坂
Seisaku Yamanaka
山中　正策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP3056522A priority Critical patent/JPH04291748A/ja
Priority to DE69207507T priority patent/DE69207507T2/de
Priority to EP92905294A priority patent/EP0526656B1/en
Priority to US07/949,474 priority patent/US5369220A/en
Priority to PCT/JP1992/000198 priority patent/WO1992015117A1/ja
Priority to CA 2080814 priority patent/CA2080814C/en
Publication of JPH04291748A publication Critical patent/JPH04291748A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本願発明は、半導体素子等の電気
素子を搭載する配線基板に関するものである。
【０００２】
【従来の技術】半導体素子等の機能素子を含む信号用も
しくは電源系配線を具備した製品としては、ハイブリッ
ドＩＣや各種ＩＣパッケージなど数多くのものがある。 最近では、リードフレームおよび樹脂封止を用いた自動
化が容易で低コストないわゆるプラスチックパッケージ
の内部に、スクリーン印刷法でＡｇ−Ｐｄ系配線を形成
してあるアルミナ配線基板もしくはプリント配線基板を
搭載して複数素子の搭載を可能ならしめた製品も開発さ
れている。
【０００３】
【発明が解決しようとする課題】半導体装置はより一層
の高集積化、軽薄短小化、低コスト化の方向に進んでい
ることから、これらの要求に対応しうるプラスチックパ
ッケージ内蔵用配線基板が求められている。ところが、
先に挙げたアルミナ配線基板は、配線の微細化による高
密度化や薄型化が困難である。プリント配線基板も同様
に配線の微細化による高密度化が難しい。また、このプ
リント配線基板は、素子搭載時、特に、ワイヤボンディ
ング時に接着剤が軟化すると云う問題がある。そこで、
本発明はこれ等の問題点を解決して上記の要求に応える
ことを可能ならしめた配線基板を提供しようとするもの
である。
【０００４】
【課題を解決するための手段】本発明の配線基板は、上
記の課題を解決するため、リードフレーム材料等から成
る金属板の表面に薄膜の誘電体層を設け、この誘電体層
の表面または金属板の露出面を電気素子搭載面とし、か
つその誘導体層上に信号用及びもしくは電源系の配線層
を設ける。そして更に誘電体上の配線層についてはクロ
ム、アルミ又はチタンの単体もしくはそれ等の積層物か
ら成る接着層、銅から成る導電層、金から成る腐食防止
兼ワイヤ接合層を気相蒸着法もしくはメッキ法で順に積
層した構造となす。
【０００５】
【作用】配線層に用いた銅は安価な金属である。一般的
に薄膜配線に用いられる材料としては金があるが、その
原料コストは貴金属であるためかなり高くつく。また、
このように、銅を導電層として用いることで、基板の原
料コストは大幅に減じられるが、樹脂封止形態ではその
吸湿性から銅の場合配線腐食を起こし易い。
【０００６】また、一般に良く用いられる金ワイヤボン
ディング結線では、金−銅間でのボンディング性が良く
ない。その上、銅配線層は誘導体層に対する密着性に劣
ることから配線部の剥離等も生じ易い。
【０００７】そこで、本発明では、誘電体層上にまず接
着層となるクロム、アルミ、又はチタンの単体もしくは
それ等の積層物を形成し、その上に導電層となる銅を積
層する。そして、さらにその上層に腐食防止及び金ワイ
ヤボンディング時の接着性改善のための金層を設けるこ
とで問題解決を図っている。配線形成の手法として、気
相蒸着法もしくはメッキ法を用いたのは、これ等の方法
による薄膜は微細化に適しており、スクリーン印刷法で
は困難な配線幅１００μｍ以下を比較的容易に実現でき
るからである。
【０００８】銅の膜厚は、導電性を考慮すると概ね１０
０ｍΩ／ｍｍ以下の配線が必要であるので比較的厚い５
μｍ以上を要するが、その量産性は非常に高く実績があ
る。接着層は銅の導電層と誘電体層の密着性を高めるた
めのものである。この接着層の膜厚は、クロム、アルミ
、チタンを単体で用いる場合、これ等の金属の少なくと
も２種を積層して用いる場合とも０．０１μｍ以上、０
．５μｍ以下であることが望ましい。０．０１μｍ以下
では充分な接着効果を得にくく、０．５μｍ以上では薄
膜形成に要するコストが上昇する。
【０００９】金層の膜厚は、０．０５　μｍ以上０．５
μｍ以下であることが好ましい。この金の膜厚が０．０
５　μｍ以下では、腐食防止およびワイヤボンディング
性の向上について充分な効果が認められず、また０．５
μｍ以上では金の原料コストが高くつき、製品としての
コスト上昇を招くため好ましくない。
【００１０】以上述べた内容により微細配線を有し、か
つ樹脂封止形態に於いても十分な信頼性を有する配線基
板を提供できるが、金属基板上の誘電体層としてアルミ
ナ等の無機誘電体薄膜を直接形成することにより、非常
に薄い表面実装型のフラットパッケージを実現できる。 また、プリント配線基板のように接着剤軟化による実装
信頼性の低下を招く恐れもない。
【００１１】
【実施例】図に本発明の配線基板の１実施例を示す。
【００１２】図の１は、ベースになる金属板、２は１の
表面上に直接形成した薄い誘電体、３は２上に形成した
Ｖｃｃ配線、４は同じく２上に形成したＧＮＤ配線、５
は２上に形成した信号（Ｉ／Ｏ）用配線であり、ＧＮＤ
配線４は誘電体を一部切り欠いてこの部分で一端を金属
板１に接続している。６は、Ｖｃｃ外部リード、７はＧ
ＮＤ外部リードである。３、４、５の各配線は、Ｃｒ、
Ａｌ又はＴｉの単体もしくはそれ等の中の少なくとも２
種の金属の積層物／Ｃｕ／Ａｕを順に積層して成る薄膜
配線である。
【００１３】誘電体２上に搭載した半導体素子８の電源
用電極はボンディングワイヤ９を介してＶｃｃ配線３に
接続され、接地用電極は同じくボンディングワイヤ９で
ＧＮＤ配線４に接続される。また、Ｖｃｃ配線３はＶｃ
ｃ外部リード６に、ＧＮＤ配線４はＧＮＤ外部リード７
に各々ボンディングワイヤ９を用いて接続される。一方
、素子８の信号用電極は、最終的には６、７のリードと
同様の形態を有する信号用外部リード（図示せず）に接
続するが、図のように信号用配線５を設ける場合には少
なくとも一部の信号用電極は配線５経由で外部リードに
接続する。
【００１４】このようにしておくと、１と３及び５と３
の間は直流電源に対して誘電体２が絶縁層となって絶縁
されるので、１と３が電極となってＶｃｃ配線３の形成
域の全域にバイパスコンデンサが作り出され、素子８に
対する素子スイッチング時のノイズの侵入が防止される
。
【００１５】以下により詳細な実施例について述べる。 （実験１）図１で説明したごとき本発明の配線基板に半
導体素子としてＣＭＯＳディジタルロジックＩＣを搭載
し、図２に示す表面実装型である樹脂封止の１３２ピン
プラスチックフラットパッケージ（ＰＱＦＰ）１０を作
製した。このパッケージのプラスチックボディ１１の大
きさは２４×２４×４ｍｍであり、外部リードピンの一
辺の数は３３本、ピンピッチは０．６４ｍｍ　であった
。また、図１及び図２の３に相当するＶｃｃ配線の面積
は、ボンディングワイヤ９による結線を無理なく行うた
め４０ｍｍ２　を確保した。この配線面積が誘電体によ
るバイパスコンデンサの実質的な電極面積となる。
【００１６】ここで用いたＩＣは、バイパスコンデンサ
として５００ｐＦ程度以上の容量を必要とする。そこで
、表１に示す構成の９種類の配線基板を作成し、組立て
前にその性能を評価した。配線層は表１の接着層、Ｃｕ
層、Ａｕ層の各者によって構成されている。
【００１７】
【表１】
【００１８】これ等の試作基板はいずれも電気容量が約
４９０ｐＦであった。
【００１９】また、これ等の基板を使って作られたＰＱ
ＦＰは、全試作品とも、ＣＭＯＳディジタルロジックＩ
Ｃの同時スイッチング数を増加させても特に問題となる
ような信号（Ｉ／Ｏ）ノイズ波形は現れず、配線基板が
正常に機能することを確認できた。
【００２０】次に、信頼性評価のため、１５０℃、１０
００時間の高温放置試験を実施したあと、上記試作品の
特性評価を再度行ったところ、■、■〜■、■、■のサ
ンプルについては良好な結果が得られたものの、■、■
のサンプルについては一部誤動作するものが発生した。 そこでこれ等のサンプルを解体調査した結果、金の膜厚
不足により金ボンディングワイヤと配線部の接着面の強
度劣化が起こり、これが誤作動の原因となっていること
が判明した。
【００２１】
【効果】以上述べたように、本発明の配線基板は、その
構造から、省スペース、配線信頼性の維持が可能となり
、かつ配線層として銅をベースとする薄膜の複合構造を
用いていることから、安価なものとなっている。従って
、本発明の配線基板を使用することにより、各種半導体
装置の高集積化、軽薄短小化、低コスト化を実現でき、
時代のニーズに応えた半導体装置を提供することが可能
になる。
【図面の簡単な説明】
【図１】本発明の配線基板の一例を示す斜視図
【図２】
本発明の配線基板を用いた半導体装置の一例を示す図
【符号の説明】
１　　金属板 ２　　誘電体 ３　　Ｖｃｃ配線 ４　　ＧＮＤ配線 ５　　信号用配線 ６　　Ｖｃｃ外部リード ７　　ＧＮＤ外部リード ８　　半導体素子 ９　　ボンディングワイヤ １０　　ＰＱＦＰ １１　　プラスチックボディ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】　　金属板の表面に薄膜の誘電体層を設け
    、この誘電体層の表面または金属板の露出面を電気素子
    搭載面とし、かつその誘導体層上に信号用及び／もしく
    は電源系の配線層を設ける配線基板であって、前記配線
    層が、クロム、アルミ又はチタンの単体もしくはそれ等
    の中の少なくとも２種の積層物から成る接着層、銅から
    成る導電層、金から成る腐食防止兼ワイヤ接合層を気相
    蒸着法もしくはメッキ法で順に積層して構成されている
    ことを特徴とする配線基板。
  2. 【請求項２】　　前記配線層に接続して配線層の外部引
    き出し用リードとなすリードフレームを含んでいる請求
    項１記載の配線基板。
  3. 【請求項３】　　前記誘電体が無機誘電体薄膜であり、
    金属板上に直接形成されている請求項１又は２記載の配
    線基板。
JP3056522A 1991-02-25 1991-03-20 配線基板 Pending JPH04291748A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP3056522A JPH04291748A (ja) 1991-03-20 1991-03-20 配線基板
DE69207507T DE69207507T2 (de) 1991-02-25 1992-02-24 Leiterplatte
EP92905294A EP0526656B1 (en) 1991-02-25 1992-02-24 Wiring board
US07/949,474 US5369220A (en) 1991-02-25 1992-02-24 Wiring board having laminated wiring patterns
PCT/JP1992/000198 WO1992015117A1 (en) 1991-02-25 1992-02-24 Wiring board
CA 2080814 CA2080814C (en) 1991-02-25 1992-02-24 Wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3056522A JPH04291748A (ja) 1991-03-20 1991-03-20 配線基板

Publications (1)

Publication Number Publication Date
JPH04291748A true JPH04291748A (ja) 1992-10-15

Family

ID=13029446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3056522A Pending JPH04291748A (ja) 1991-02-25 1991-03-20 配線基板

Country Status (1)

Country Link
JP (1) JPH04291748A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19753055B4 (de) * 1997-11-29 2005-09-15 W.C. Heraeus Gmbh Feinstdraht aus einer Gold-Legierung, Verfahren zu seiner Herstellung und seine Verwendung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19753055B4 (de) * 1997-11-29 2005-09-15 W.C. Heraeus Gmbh Feinstdraht aus einer Gold-Legierung, Verfahren zu seiner Herstellung und seine Verwendung

Similar Documents

Publication Publication Date Title
US6108210A (en) Flip chip devices with flexible conductive adhesive
JPH05500882A (ja) 低インピーダンスパッケージング
JPH05211275A (ja) 半導体装置及びその製造方法
JPS5940560A (ja) 多層回路装置
US5369220A (en) Wiring board having laminated wiring patterns
WO1999056509A1 (en) Flip chip devices with flexible conductive adhesive
KR19980080691A (ko) 반도체 장치 및 배선체
US20050093121A1 (en) Chip package and substrate
JPH04291748A (ja) 配線基板
JPH04291747A (ja) 配線基板
JPH04268752A (ja) 配線基板
JP2546125B2 (ja) 半導体装置
JP2000021935A (ja) 電子部品実装体及びその製造方法
JPH0613490A (ja) 半導体装置
TW515063B (en) IC package device capable of improving signal quality
JPH0735389Y2 (ja) 半導体装置
WO2022065395A1 (ja) 電子部品モジュール、および、電子部品モジュールの製造方法
JPS59224152A (ja) 集積回路装置
JPH0563139A (ja) 半導体装置
JPH11289043A (ja) 半導体集積回路装置
JP2000031340A (ja) 電子部品
JPS62205650A (ja) 半導体装置用基板
JPH0358465A (ja) 樹脂封止型半導体装置
JPH03148894A (ja) 混成集積回路
JPH05152506A (ja) 半導体集積回路装置