JPH04290259A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04290259A JPH04290259A JP3053045A JP5304591A JPH04290259A JP H04290259 A JPH04290259 A JP H04290259A JP 3053045 A JP3053045 A JP 3053045A JP 5304591 A JP5304591 A JP 5304591A JP H04290259 A JPH04290259 A JP H04290259A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- leads
- power supplying
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 239000012212 insulator Substances 0.000 claims description 9
- 238000009413 insulation Methods 0.000 abstract 1
- 238000004904 shortening Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
複数の電源供給用リードを備える半導体装置に関する。
複数の電源供給用リードを備える半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置は、図２に示すように
、複数の電源、たとえば、電源電圧ＶＣと接地電位Ｇと
の供給用の複数組、たとえば４組の電源供給用リード１
１ａ〜１１ｄ，１２ａ〜１２ｄを備え、半導体チップ１
上の複数の電源端子用パッド２ａ，…，３ａ，…から、
それぞれ対応する電源供給用リード１１ａ〜１１ｄ，１
２ａ〜１２ｄに金属細線９により接続していた。 これら各組、たとえば、ａ組の電源供給用リード１１ａ
と電源供給用リード１２ａは、互いに短絡することがな
いように十分離して配置されていた。さらに、電源を安
定に供給するため、各組の電源供給用リード１１ａ，１
２ａ等の間には、外部に容量素子を接続していた。
、複数の電源、たとえば、電源電圧ＶＣと接地電位Ｇと
の供給用の複数組、たとえば４組の電源供給用リード１
１ａ〜１１ｄ，１２ａ〜１２ｄを備え、半導体チップ１
上の複数の電源端子用パッド２ａ，…，３ａ，…から、
それぞれ対応する電源供給用リード１１ａ〜１１ｄ，１
２ａ〜１２ｄに金属細線９により接続していた。 これら各組、たとえば、ａ組の電源供給用リード１１ａ
と電源供給用リード１２ａは、互いに短絡することがな
いように十分離して配置されていた。さらに、電源を安
定に供給するため、各組の電源供給用リード１１ａ，１
２ａ等の間には、外部に容量素子を接続していた。
【０００３】半導体装置の機能増大にともない、多ピン
化する場合は、信号用リード７ａ，…のみだけでなく、
電源用供給用リード１１ａ，１２ａ等も増加する必要が
ある。そのため、リードのピッチ間隔を小さくしたり、
階段状にしたりすることにより、リードの高密度化を行
なっていた。
化する場合は、信号用リード７ａ，…のみだけでなく、
電源用供給用リード１１ａ，１２ａ等も増加する必要が
ある。そのため、リードのピッチ間隔を小さくしたり、
階段状にしたりすることにより、リードの高密度化を行
なっていた。
【０００４】
【発明が解決しようとする課題】上述した従来の半導体
装置は、半導体チップ上の回路に対して、複数の電源供
給用リード間に外部で付加する電源安定用の容量素子と
の間の配線が長くなるため抵抗およびインダクタンスが
増大し、電源の安定供給が困難になるという欠点があっ
た。また、容量素子を収容するためのスペースを必要と
するという欠点があった。さらに、半導体装置の機能増
大にともなう多ピン化に対応するリードの高密度化にお
いても限界があるという問題点があった。
装置は、半導体チップ上の回路に対して、複数の電源供
給用リード間に外部で付加する電源安定用の容量素子と
の間の配線が長くなるため抵抗およびインダクタンスが
増大し、電源の安定供給が困難になるという欠点があっ
た。また、容量素子を収容するためのスペースを必要と
するという欠点があった。さらに、半導体装置の機能増
大にともなう多ピン化に対応するリードの高密度化にお
いても限界があるという問題点があった。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
板状に形成され絶縁体で被覆された第一の電源供給用リ
ードと、前記第一の電源供給用リードと同様の板状に形
成され前記絶縁体を挟んで前記第一の電源供給用リード
に重なるように配置された第二の電源供給用リードとを
備えて構成されている。
板状に形成され絶縁体で被覆された第一の電源供給用リ
ードと、前記第一の電源供給用リードと同様の板状に形
成され前記絶縁体を挟んで前記第一の電源供給用リード
に重なるように配置された第二の電源供給用リードとを
備えて構成されている。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００７】図１は本発明の半導体装置の一実施例を示
す図であり、（Ａ）は部分破断平面図、（Ｂ）は（Ａ）
図の線分Ａ−Ｂにおける模式断面図である。
す図であり、（Ａ）は部分破断平面図、（Ｂ）は（Ａ）
図の線分Ａ−Ｂにおける模式断面図である。
【０００８】本実施例の半導体装置は、図１に示すよう
に、２つの電源供給用リードからなる電源供給用リード
の組を４組備える例を示す。半導体チップ１上に複数の
電源端子用パッド２ａ〜２ｄおよび３ａ〜３ｄと、信号
端子用パッド４ａ，…とが設けられ、半導体チップ１の
周囲の各辺には、それぞれ電源供給用のリード５ａ〜５
ｄと、電源供給用のリード６ａ〜６ｄと、複数の信号用
のリード７ａ，…とが配置されており、金属細線９によ
り対応する端子とリード間を接続している。
に、２つの電源供給用リードからなる電源供給用リード
の組を４組備える例を示す。半導体チップ１上に複数の
電源端子用パッド２ａ〜２ｄおよび３ａ〜３ｄと、信号
端子用パッド４ａ，…とが設けられ、半導体チップ１の
周囲の各辺には、それぞれ電源供給用のリード５ａ〜５
ｄと、電源供給用のリード６ａ〜６ｄと、複数の信号用
のリード７ａ，…とが配置されており、金属細線９によ
り対応する端子とリード間を接続している。
【０００９】電源供給用リード５ａ〜５ｄはそれぞれ端
子部分が突出した半導体チップ１の周囲の一辺とほぼ同
じ長さのＴ字形の板状に形成したものであり、それぞれ
絶縁体８ａ〜８ｄにより被覆されている。電源供給用リ
ード６ａ〜６ｄはそれぞれ電源供給用リード５ａ〜５ｄ
と同様の板状に形成したものであり、図１（Ｂ）に示す
ように、それぞれ絶縁体８ａ〜８ｄを挟んで電源供給用
リード５ａ〜５ｄと重ねて配置され、それぞれ、２つの
電源供給用リードの組を構成している。したがって、電
源供給用リード５ａ〜５ｄと電源供給用リード６ａ〜６
ｄとは、それぞれ板状のリードの重畳面の面積と絶縁体
８ａ〜８ｄの誘電率および厚さで決まる容量素子を形成
する。
子部分が突出した半導体チップ１の周囲の一辺とほぼ同
じ長さのＴ字形の板状に形成したものであり、それぞれ
絶縁体８ａ〜８ｄにより被覆されている。電源供給用リ
ード６ａ〜６ｄはそれぞれ電源供給用リード５ａ〜５ｄ
と同様の板状に形成したものであり、図１（Ｂ）に示す
ように、それぞれ絶縁体８ａ〜８ｄを挟んで電源供給用
リード５ａ〜５ｄと重ねて配置され、それぞれ、２つの
電源供給用リードの組を構成している。したがって、電
源供給用リード５ａ〜５ｄと電源供給用リード６ａ〜６
ｄとは、それぞれ板状のリードの重畳面の面積と絶縁体
８ａ〜８ｄの誘電率および厚さで決まる容量素子を形成
する。
【００１０】ここで、たとえば、各組の電源供給用リー
ド５ａ〜５ｄは、半導体チップ１上の各回路に対する電
源電圧ＶＣの供給用とし、電源供給用リード６ａ〜６ｄ
は同様に接地電位Ｇの供給用として用いる。
ド５ａ〜５ｄは、半導体チップ１上の各回路に対する電
源電圧ＶＣの供給用とし、電源供給用リード６ａ〜６ｄ
は同様に接地電位Ｇの供給用として用いる。
【００１１】各組の電源供給用リード５ａ〜５ｄと電源
供給用リード６ａ〜６ｄとが重畳されて、それぞれ、物
理的には一本となることにより他の信号用等の端子用と
してスペースを振向けることができる。
供給用リード６ａ〜６ｄとが重畳されて、それぞれ、物
理的には一本となることにより他の信号用等の端子用と
してスペースを振向けることができる。
【００１２】
【発明の効果】以上説明したように、本発明の半導体装
置は、板状に形成され絶縁体を挟んで重なるように配置
された２つの電源供給用リードの組を備えることにより
、電源供給用リード間の電源安定用の容量素子が内部で
形成されるので、半導体チップ上の回路と容量素子との
間の配線が短縮され抵抗およびインダクタンスを大幅に
低減できるため電源の安定供給が容易になるという効果
がある。また、外部に付加する容量素子は不用となるの
で、容量素子を収容するためのスペースも不用になると
いう効果がある。さらに、２つの電源供給用リードが重
畳されて、それぞれ、物理的には一本となることにより
他の信号用等の端子用としてスペースを振向けることが
できるので、半導体装置の機能増大にともなう多ピン化
に対応するリードの高密度化が容易になるという効果が
ある。
置は、板状に形成され絶縁体を挟んで重なるように配置
された２つの電源供給用リードの組を備えることにより
、電源供給用リード間の電源安定用の容量素子が内部で
形成されるので、半導体チップ上の回路と容量素子との
間の配線が短縮され抵抗およびインダクタンスを大幅に
低減できるため電源の安定供給が容易になるという効果
がある。また、外部に付加する容量素子は不用となるの
で、容量素子を収容するためのスペースも不用になると
いう効果がある。さらに、２つの電源供給用リードが重
畳されて、それぞれ、物理的には一本となることにより
他の信号用等の端子用としてスペースを振向けることが
できるので、半導体装置の機能増大にともなう多ピン化
に対応するリードの高密度化が容易になるという効果が
ある。
【図１】本発明の半導体装置の一実施例を示す部分破断
平面図である。
平面図である。
【図２】従来の半導体装置の一例を示す部分破断平面図
である。
である。
１ 半導体チップ
２ａ〜２ｄ，３ａ〜３ｄ 電源端子用パッド４ａ
，… 信号端子用パッド ５ａ〜５ｄ，６ａ〜６ｄ，１１ａ〜１１ｄ，１２ａ〜１
２ｄ 電源供給用リード ７ａ，… 信号用リード ８ 絶縁体 ９ 金属細線
，… 信号端子用パッド ５ａ〜５ｄ，６ａ〜６ｄ，１１ａ〜１１ｄ，１２ａ〜１
２ｄ 電源供給用リード ７ａ，… 信号用リード ８ 絶縁体 ９ 金属細線
Claims (2)
- 【請求項１】 板状に形成され絶縁体で被覆された第
一の電源供給用リードと、前記第一の電源供給用リード
と同様の板状に形成され前記絶縁体を挟んで前記第一の
電源供給用リードに重なるように配置された第二の電源
供給用リードとを備えることを特徴とする半導体装置。 - 【請求項２】 前記第一の電源供給用リードは電源電
圧の供給用であり前記第二の電源供給用リードは接地電
位の供給用であることを特徴とする請求項１記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3053045A JPH04290259A (ja) | 1991-03-19 | 1991-03-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3053045A JPH04290259A (ja) | 1991-03-19 | 1991-03-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04290259A true JPH04290259A (ja) | 1992-10-14 |
Family
ID=12931911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3053045A Pending JPH04290259A (ja) | 1991-03-19 | 1991-03-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04290259A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5420459A (en) * | 1992-12-22 | 1995-05-30 | Kabushiki Kaisha Toshiba | Resin encapsulation type semiconductor device having an improved lead configuration |
| US5585676A (en) * | 1993-04-20 | 1996-12-17 | Sanyo Electric Co., Ltd. | IC chip for different type IC packages |
-
1991
- 1991-03-19 JP JP3053045A patent/JPH04290259A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5420459A (en) * | 1992-12-22 | 1995-05-30 | Kabushiki Kaisha Toshiba | Resin encapsulation type semiconductor device having an improved lead configuration |
| US5585676A (en) * | 1993-04-20 | 1996-12-17 | Sanyo Electric Co., Ltd. | IC chip for different type IC packages |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0154998B1 (en) | Improved structure of power supply wirings in semiconductor integrated circuit | |
| EP0180219A3 (en) | Capacitor built-in integrated circuit packaged unit and process of fabrication thereof | |
| JP3476612B2 (ja) | 半導体装置 | |
| JPH064595Y2 (ja) | ハイブリッドｉｃ | |
| JPH04307943A (ja) | 半導体装置 | |
| JPH0199248A (ja) | 半導体装置 | |
| JP2828056B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6046040A (ja) | 半導体装置 | |
| JPH03133174A (ja) | 半導体記憶装置 | |
| US5451812A (en) | Leadframe for semiconductor devices | |
| JPH04290259A (ja) | 半導体装置 | |
| US3609480A (en) | Semiconductor device with compensated input and output impedances | |
| US4697159A (en) | Tuning capacitors with selectable capacitance configurations for coupling between microwave circuits | |
| JPS61230340A (ja) | 半導体集積回路装置 | |
| JPS629654A (ja) | 集積回路装置実装パツケ−ジ | |
| JPS63202974A (ja) | 半導体装置 | |
| JPH06268012A (ja) | 半導体集積回路装置 | |
| JPH0728133B2 (ja) | 回路基板 | |
| JPH04120771A (ja) | マスタースライス方式集積回路装置用遅延セル | |
| JPS62122139A (ja) | 半導体記憶装置 | |
| JPS60235443A (ja) | 半導体装置 | |
| JPH0684895A (ja) | 半導体装置 | |
| EP0181975A1 (en) | Semiconductor device comprising a support body | |
| JPS6016453A (ja) | 集積回路装置用パツケ−ジ | |
| JPH01261837A (ja) | 半導体集積回路 |