JPH04280095A - 直流エレクトロルミネッセンス素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、キャラクターやグラフ
ィックスなどの表示に用いるエレクトロルミネッセンス
（以下ＥＬと略する）素子のうち、特に薄膜−粉末混成
型ＥＬ素子に関するものであり、さらに詳しくは、その
発光層と透明電極および／または電流制限層の界面に半
導体多層構造の薄膜を挿入した直流駆動型ＥＬ素子に関
する。

【０００２】

【従来の技術】ＥＬ素子を応用したＥＬディスプレイは
、高い表示品質のキャラクターやグラフィックスなどを
表示出来るディスプレイとして、近年ポータブルタイプ
のコンピュータの端末やワークステイションの端末など
に急速に普及しつつある有望なフラットディスプレイの
１つである。キャラクターやグラフィックスなどを表示
出来るＥＬ素子には、薄膜の発光層とその両側に配置さ
れた絶縁層を電極ではさんだ構造を有する交流薄膜型Ｅ
Ｌ素子や、硫化亜鉛の粉末からなる発光層とＣｕをコー
トした硫化亜鉛の粉末層からなる電流制限層を電極では
さんだ構造を有する直流粉末ＥＬ素子、の２つのタイプ
が良く知られており、既に実用化されている。しかし、
最近ではこの２種のＥＬ素子以外にも、優れた表示品質
を低コストで達成できるコストパーフォーマンスの高い
ＥＬ素子として、薄膜の発光層と粉末の電流制限層とを
組み合わせた薄膜−粉末混成型ＥＬ素子（以下、混成型
ＥＬと呼ぶ）が発表されている。（例えば、英国特許公
報２１７６３４１Ａ）

【０００３】図２は、この混成型ＥＬ素子の基本的な構
成を示した図である。この図を用いて混成型ＥＬ素子の
基本構造、製造方法および動作メカニズムを説明する。 ガラス基板１上に、透明電極２としてＩＴＯなどの透明
電極材料をスパッタ、真空蒸着法により成膜した後に、
フォトリソグラフィなどの方法を用いて所定の形状にパ
ターニングする。その上に発光層３を真空蒸着法（真空
中での材料の加熱蒸発によって基板上に輸送し、凝縮に
よって膜とする方法）、スパッタ法（真空中での材料の
プラズマによる叩き出しによって基板上に輸送し、凝縮
によって膜とする方法）、シートプラズマＣＶＤ法（プ
ラズマソースから引き出した電子線で材料を蒸発させ、
一方でシート状に引き出したプラズマに曝した基板上に
凝縮させて膜とする方法）、ＭＯＣＶＤ法（有機金属状
態の材料ガスを基板上で光や熱のエネルギーによって分
解し、膜とする方法）、ガスデポジション法（発光層材
料から形成された超微粒子をガス流に乗せて基板上に輸
送し、吹き付けて膜とする方法）などの方法を用いて形
成する。発光層３の材質としては、ＺｎＳ，ＺｎＳｅ，
ＣａＳ，ＳｒＳなどの２−６族あるいは２ａ−６ｂ族化
合物にＭｎ、Ｃｕなどの遷移金属やＴｂ，Ｓｍ，Ｄｙ，
Ｅｕ，Ｃｅなどの希土類あるいはそれらのフッ化物、塩
化物などを発光中心としてドープしたものをがよく用い
られる。代表的な発光層母体材料と発光中心の組合せに
ついて列挙すると、ＺｎＳ：Ｍｎ（オレンジ）、ＺｎＳ
：ＴｂＯＦ（緑）、ＺｎＳ：Ｓｍ（赤）、ＣａＳ：Ｅｕ
（赤）、ＺｎＳ：Ｔｍ（青）、ＳｒＳ：Ｔｍ（青）、Ｓ
ｒＳ：Ｃｅ（青）などが挙げられる。次に、発光層３の
上に、電流制限層４を成膜する。電流制限層４は、発光
層３に過大な電流が流れるのを防ぐ抵抗の役割を果たし
、通常、３×１０３　Ω・ｃｍから１×１０６　Ω・ｃ
ｍの抵抗率を有する導電性微粉末を、バインダー樹脂等
を用いて１から３０μｍの膜厚に固めた膜から成る。導
電性微粉末としては、ＣｕをコートしたＺｎＳ、または
、ＭｎＯ２　、ＰｂＳ，ＣｕＯ，ＰｂＯ，Ｔｂ４　Ｏ７
，Ｅｕ２　Ｏ３，ＰｒＯ２　、　カーボン、チタン酸バ
リウムなどが、単体、あるいは、混合物の形で用いられ
る。コントラストを上げるために、黒色や暗色の物質が
好んで使われる。 （しかしながら、かならずしも、黒色または暗色である
必要はない。）その上に、上部電極５としてＡ１などを
真空蒸着法を用いて１μｍ程成膜し、さらにダイヤモン
ドの針を用いて機械的にスクライブすることによってド
ットマトリックス型あるいはセグメント型の混成型ＥＬ
素子が完成する。

【０００４】駆動は、通常、透明電極２を陽極に、背面
電極５を陰極にして、直流のパルス電圧を印加させるこ
とによって行う。交流でも駆動することが出来る。キャ
ラクターやグラフィックスなどを表示することが出来る
ドットマトリックス型の場合は、一般に行側のラインを
順次走査する時分割駆動法を用いる。電子は、電流制限
層と発光層との間の界面から発光層に注入される。そし
て発光層中の高電界により加速され、高いエネルギーを
持った状態で発光中心に衝突し、それにより励起された
発光中心が緩和する時に発光を得る。

【０００５】

【発明が解決しようとする課題】従来の基本構造を有す
る先の図１に示したような混成型ＥＬ素子では、例えば
発光層にＭｎをドープとした硫化亜鉛を用いた場合、そ
の発光エネルギーと素子に投入したエネルギーとの比（
発光効率）は、０．１〜０．２５　　１ｍ／ｗと、かな
り低い値であった。ドットマトリクス表示を行う場合、
例えば一般に使用されているパーソナルコンピュータな
どに使用する場合、画素数は２５万〜３０万程度である
が、この種の用途には約１１ｍ／ｗ程度の発光効率が必
要であり、これを考慮すれば、上記の値は未だ不十分で
あった。

【０００６】

【課題を解決するための手段】本発明は、上記問題点を
解決するためになされたものであり、透明な絶縁性基板
上に、透明電極、発光層、導電性微粉末をバインダー樹
脂で固定した電流制限層および背面電極を順次積層した
エレクトロルミネッセンス素子であって、前記発光層と
前記電流制限層の界面および／または前記発光層と前記
透明電極の界面に、少なくとも２層以上の半導体薄膜が
積層されてなる積層体または前記積層体を２回以上繰り
返し積層した周期構造を有する積層体が設けられ、前記
半導体薄膜の厚みが０．５〜１０００ｎｍであり、隣接
する前記半導体薄膜間の導電帯のエネルギー準位の差お
よび／または価電子帯のエネルギー準位の差が０．１ｅ
Ｖ以上としたことを特徴とする直流エレクトロルミネッ
センス素子である。

【０００７】ここで用いられる半導体薄膜の積層体の多
層構造は一般に超格子と呼ばれ、その特徴は量子井戸の
周期構造にある。このような量子井戸の周期構造はバン
ドギャップの異なる一種類以上の半導体薄膜を周期的に
積層して形成される。このような周期構造が形成された
とき、量子井戸中に波動関数が局在化してその部分にお
けるキャリアの存在確率が高くなり、それ以外の部分は
キャリアの輸送にとって障壁として作用する。量子井戸
に対する障壁の高さが大きければキャリアは動きにくく
なり、逆に小さければキャリアの輸送は容易になる。ま
た、井戸の幅（膜厚）に対して障壁層の幅（膜厚）が大
きければキャリアは容易に輸送され、逆に小さければ困
難になる。すなわち、量子井戸の形を制御することによ
ってキャリア伝導を制御することができる。

【０００８】本発明のエレクトロルミネッセンス素子は
直流駆動の衝突励起型エレクトロルミネッセンス素子で
あり、その構造は図１に示した通りであるが、この素子
の動作機構を次に述べる。

【０００９】Ａ１薄膜製の背面電極を陰極、ＩＴＯ製の
透明電極を陽極として通電すると、背面電極から電子が
供給され、電流制限層を介して発光層に充電が開始され
る。発光層が充電されて行くにしたがって陰極側のエネ
ルギー準位が高くなって行き、発光層内のバンドがある
ところまで傾くと発光層の陰極側表面に蓄積されていた
電子が発光層の導電帯にトンネリングによって抜け出る
事によってホットエレクトロンとなる。このときの電圧
を閾値電圧と呼ぶ。閾値以上の電圧を常にかけている状
態にすると、発光層内部を常に電子が流れ続け、この電
子は発光層内部の不純物や欠陥によって散乱を受けてエ
ネルギーを失うが、不純物の内殻電子のエネルギーギャ
ップが可視光の波長に相当する程度の大きさであれば可
視光の発光を観測することができる。衝突励起型の素子
においては専ら電子がキャリアとして意味を持つ。もし
ここで正孔伝導があるとすれば発光効率がその分だけは
確実に低下する。また、電子についても、エネルギーの
小さい電子は発光に寄与しないので、その様な電子が存
在すればやはり発光効率は低下する。従って、電子にお
いてはなるべくエネルギーの大きな電子が発光層内に注
入されることが必要であり、正孔においては、なるべく
注入されないようにすることが必要である。

【００１０】このような衝突励起型の素子におけるキャ
リアにたいする要求から、発光層の陰極側および／また
は陽極側に半導体多層構造を用いた量子井戸を設けて電
子および／または正孔に対するバリアーとすることによ
って高い発光効率を得ることが可能になる。

【００１１】陰極側に設ける積層体の多層構造に要求さ
れる構造としては、高いエネルギーの電子のみが注入さ
れるようなものであることが望ましく、従ってエネルギ
ー準位に関して言えば導電帯のエネルギー準位が発光層
の導電帯のエネルギー準位よりも高いものであって、量
子井戸の幅は障壁の幅に較べて小さいことが好ましい。 このような材料としては一般に発光層母体材料として用
いられる２−６族化合物半導体が好適に用い得るもので
あり、その組合せを１周期が２層で構成されているもの
、すなわちＡＢＡＢＡＢＡＢＡ・・・・・についてＡＢ
の組を列挙すれば、ＺｎＴｅ−ＺｎＳｅ（０．６７ｅＶ
）、ＺｎＴｅ−ＣｄＳ（１．３４ｅＶ）、ＺｎＳｅ−Ｃ
ｄＳ（０．６７ｅＶ）、ＺｎＳ−ＣｄＳ（０．７８ｅＶ
）、ＳｒＳ−ＺｎＴｅ（約０．７ｅＶ）、ＳｒＳ−Ｚｎ
Ｓｅ（約１．４ｅＶ）、ＳｒＳ−ＺｎＳ（約１．３ｅＶ
）、ＳｒＳ−ＣｄＳ（約２ｅＶ）、ＣａＳ−ＺｎＴｅ（
約２ｅＶ）、ＣａＳ−ＺｎＳｅ（約２．５ｅＶ）、Ｃａ
Ｓ−ＺｎＳ（約２．４ｅＶ）、ＣａＳ−ＣｄＳ（約３．
３ｅＶ）等が挙げられる。これらの内、Ｂにあたる材料
、すなわち後者の膜厚を前者に対して大きく取った場合
には量子井戸の幅が広がり、そこに電子の波動関数が局
在化しやすくなって、この多層構造を通過し難くなる。 すなわち、高い電子障壁として働く。また、この多層構
造の中で障壁層として作用する、つまり単体でのエネル
ギー準位の高い材料の導電帯の底の準位は発光層母体材
料の導電帯の底の準位よりも高いことが好ましい。 例えば最も良く用いられるＺｎＳを発光層母体材料とし
て用いる場合には導電帯の底のエネルギー準位の高いＳ
ｒＳを一方の材料として用い、もう一方の材料によって
構成される層の膜厚をＳｒＳに対して厚く取ることによ
って電子障壁層として有効に作用する多層構造とする事
が出来る。

【００１２】多層構造とすることによって、発光層との
格子不整合により生ずる欠陥の発生が抑えられて結晶性
が向上するので、例えば同一膜厚の単一層でバリアー層
を形成した場合に較べて欠陥の存在によってもたらされ
る低い準位を介して輸送されるエネルギーの低い電子の
注入は起こりにくい。従って、より効率の高い電子のエ
ネルギーバリアーを形成することができる。

【００１３】この多層構造を構成する個々の単位層の厚
みは０．５ｎｍ以上１０００ｎｍ以下である。より好ま
しくは１ｎｍ以上１００ｎｍ以下である。このような単
位層の厚みは、例えばＡＢＡＢＡＢＡＢＡ・・・の周期
構造において考えると、層Ａの膜厚と層Ｂの膜厚は、Ａ
の導電帯のエネルギー準位がＢよりも高い場合には層Ａ
の膜厚を層Ｂの膜厚よりも薄くすることによって電子が
通過しにくくすることが出来る。また、導電帯のエネル
ギー準位はこれらふたつの材料のエネルギー準位の中間
の値を取り、膜厚比を調整することによって制御可能な
ので、層Ａと層Ｂのそれぞれの膜厚を調節することによ
ってもバリアーの高さを制御することが出来る。この周
期構造は少なくとも１周期以上積層することが好ましい
。より好ましくは、５周期以上とすることによってより
大きな効果を得ることが出来る。

【００１４】衝突励起型のＥＬ素子の発光効率を向上さ
せる方法としては、エネルギーの高い電子を注入する工
夫と同時に、正孔の伝導を抑制する工夫もまた効果があ
る。なぜならば、同一の電流値でも正孔伝導によって流
れている電流の割合が大きければそれだけ発光に寄与し
ない電流の割合が大きい事になるからである。

【００１５】正孔の伝導を抑制するためには、電子のバ
リアーと同じように考えて、正孔のバリアーを形成すれ
ば良い。電子のバリアーの場合には、量子井戸の周期構
造において、導電帯のエネルギー準位が低い方の物質よ
りなる層の膜厚を大きくして電子の波動関数の局在化し
た領域が広くなるような構造とするが、正孔の場合には
同じように正孔の波動関数の局在化した領域が広い構造
となるように周期構造を設計すれば良い。すなわち、周
期構造において価電子帯のエネルギー準位の差が０．１
ｅＶ以上である二種類以上の層の周期構造を形成する。 このような材料としては２−６族化合物半導体が好適に
用い得るものであり、その組合せと価電子帯のエネルギ
ー準位の差を１周期が２層で構成されているもの、すな
わちＡＢＡＢＡＢＡＢＡ・・・・・について列挙すれば
、ＺｎＳｅ−ＺｎＴｅ（１．０８ｅＶ）、ＺｎＳ−Ｚｎ
Ｔｅ（１．８６ｅＶ）、ＣｄＳ−ＺｎＴｅ（１．５８ｅ
Ｖ）、ＳｒＳ−ＺｎＴｅ（約２ｅＶ）、ＣａＳ−ＺｎＴ
ｅ（約２ｅＶ）、Ｚｎｓ−ＺｎＳｅ（０．５ｅＶ）、Ｓ
ｒＳ−ＺｎＳｅ（約１ｅＶ）、ＣａＳ−ＺｎＳｅ（約１
．５ｅＶ）、ＣａＳ−ＺｎＳ（約０．５ｅＶ）、ＳｒＳ
−ＣｄＳ（約１ｅＶ）、ＣａＳ−ＣｄＳ（約１．５ｅＶ
）などが挙げられる。これらの内、Ｂにあたる材料、す
なわち後者の膜厚を前者に対して大きく取った場合には
量子井戸の幅が広がり、そこに正孔の波動関数が局在化
しやすくなって、この多層構造を通過し難くなる。すな
わち、高い正孔障壁として働く。また、この多層構造の
中で障壁層として作用する、つまり単体でのエネルギー
準位の低い材料の価電子帯の頂の準位は発光層母体材料
の価電子帯の頂の準位よりも低いことが好ましい。例え
ば最も良く用いられるＺｎＳを発光層母体材料として用
いる場合には価電子帯の頂のエネルギー準位の低いＳｒ
Ｓを一方の材料として用い、もう一方の材料によって構
成される層の膜厚をＳｒＳに対して厚く取ることによっ
て電子障壁層として有効に作用する多層構造とする事が
出来る。

【００１６】この多層構造を構成する個々の単位層の厚
みは０．５ｎｍ以上１０００ｎｍ以下であることが必要
である。より好ましくは１ｎｍ以上１００ｎｍ以下であ
る。このような単位層の厚みは、例えばＡＢＡＢＡＢＡ
ＢＡ・・・の周期構造において考えると、層Ａの膜厚と
層Ｂの膜厚は、Ａの価電子帯のエネルギー準位がＢより
も低い場合には層Ａの膜厚を層Ｂの膜厚よりも薄くする
ことによって正孔が通過しにくくすることが出来る。ま
た、価電子帯のエネルギー準位はこれらふたつの材料の
エネルギー準位の中間の値を取り、膜厚比を調整するこ
とによって制御可能なので、層Ａと層Ｂのそれぞれの膜
厚を調整することによってもバリアーの高さを制御する
ことが出来る。この周期構造は少なくとも１周期以上積
層することが好ましい。より好ましくは、５周期以上と
することによってより大きな効果を得ることが出来る。

【００１７】このような正孔障壁は陰極側に設けても陽
極側に設けても、またはそれらの両方に設けても期待し
た効果が得られる。

【００１８】以上述べたように、衝突励起型のＥＬ素子
の発光効率を高めるには、発光層の隣接して量子井戸の
周期構造を設けることが大きな効果をもたらす。その様
な周期構造としては、■陰極側において周期を構成する
各要素単体の導電帯のエネルギー準位の差が０．１ｅＶ
以上であり、かつ導電帯のエネルギー準位の低い方の層
の厚みが高い方の層の厚みに較べて厚くなるような組合
せ、■陰極側において周期を構成する各要素の価電子帯
のエネルギー準位の差が０．１ｅＶ以上であり、かつ価
電子帯のエネルギー準位の高い方の層の厚みが低い方の
層の厚みに較べて厚くなるような組合せ、■陽極側にお
いて周期を構成する各要素の価電子帯のエネルギー準位
の差が０．１ｅＶ以上であり、かつ価電子帯のエネルギ
ー準位の高い方の層の厚みが低い方の層の厚みに較べて
厚くなるような組合せ、の三種類が考えられる。

【００１９】最後に陽極側の導電帯が有しているべき構
造の特徴について述べる。陽極側の電子の振舞いにおい
ては、スムーズに陽極に流れて抜けることが望ましいの
で、この部分はバリアーとなっていることは好ましくな
い。従って、陽極側の導電帯はそのままなめらかに連続
していることが好ましく、あるいは連続していなくても
周期を構成する各要素の導電帯のエネルギー準位の差が
０．１ｅＶ以下であり、かつ材料単体の導電帯のエネル
ギー準位の低い方の層の厚みが高い方の層の厚みに較べ
て薄くなっていることが好ましい。このような材料とし
ては２−６族化合物半導体が好適に用い得るものであり
、その組合せと価電子帯のエネルギー準位の差を１周期
が２層で構成されているもの、すなわちＡＢＡＢＡＢＡ
ＢＡ・・・・・について挙げると、ＺｎＳｅ−ＺｎＳ（
０．１ｅＶ）が挙げられる。

【００２０】これらは単独でもそれぞれを組み合わせて
も効果があるが、もちろんこの四種類の構造の全てを有
していれば最も大きな効果がある。

【００２１】このような半導体薄膜周期構造は、一般に
用いられている成膜法によって異なった蒸発源から交互
に蒸発させて成膜する事によって形成させることが可能
であるが、１層成膜する毎に熱処理を行って結晶構造の
再配列やストイキオメトリーの最適化を行うことによっ
て欠陥の少ない多層構造薄膜とすることが出来る。

【００２２】

【作用】前記直流エレクトロルミネッセンス素子におい
ては、陰極から注入された電子は高いエネルギーバリア
を通り抜けて発光層に注入され、高い確率でホットエレ
クトロンとなって発光層内を走り、発光中心に高いエネ
ルギーを持って衝突する。また、発光層の両側または片
側に配置された層の価電子帯は正孔に対して高いエネル
ギーバリアとなるので、正孔伝導が起こりにくい。これ
らの作用より、発光層内には高いエネルギーを持った電
子のみが存在することになるので、発光効率が増大する
。

【００２３】

【実施例】以下、本発明を実施例を用いて説明する。図
１は本発明の直流エレクトロルミネッセンス素子の一実
施例の一部断面図で、ガラス基板１の上にＩＴＯ（酸化
錫をドープした酸化インジュウム）からなる透明電極２
が設けられ、その上に半導体薄膜からなる積層体６が設
けられ、その上に発光層３が設けられ、その上に半導体
薄膜からなる積層体７が設けられ、その上に電流制御層
４が設けられ、その上に背面電極５が設けられている。 図２は従来技術の直流型エレクトロルミネッセンス素子
の一部断面図である。

【００２４】実施例１ 透明なガラス基板（ｃｏｒｎｉｎｇ　　７０５９）１上
に、透明電極２としてＩＴＯを反応性スパッタ法を用い
て約５００ｎｍの厚さに成膜した後、フォトリソグラフ
ィ法により１ｍｍ当り１０本のピッチでストライプ状に
パターニングした。続いて、左右にそれぞれ２室の蒸着
室を有し、中央の分配室にランプヒーターを用いた基板
加熱機構を設けたロードロック式の真空蒸着装置の基板
ホルダーに基板を取り付け、まず右の蒸着室に搬送して
基板を２００℃、真空槽壁を５００℃に加熱した状態で
、モリプデンボート内に装填したＺｎＳｅを、モリブデ
ンボートを加熱することによって蒸発させ、蒸着速度８
０ｎｍ／ｍｉｎの条件で成膜を行い、ＺｎＳｅ薄膜を３
ｎｍ成膜した。その後、中央の分配室においてランプヒ
ーターを用いて３秒間加熱し、次に左の蒸着室に搬送し
て基板を２００℃、槽壁を５００℃に加熱した状態で、
モリプデンボート内に装填したＺｎＳを、モリブデンボ
ートを加熱することによって蒸発させ、蒸着速度８０ｎ
ｍ／ｍｉｎの条件で成膜を行い、ＺｎＳｅ薄膜を３ｎｍ
成膜した。その後、中央の分配室においてランプヒータ
ーを用いて３秒間加熱し、再び右の蒸着室に搬送してＺ
ｎＳｅを先ほどと同一条件で成膜し、以下このサイクル
を１００回繰り返して、第１中間層６である総膜厚６０
０ｎｍの１００周期ＺｎＳ−ＺｎＳｅ超格子薄膜を成膜
した。次いで、左の蒸着室内でＺｎＳとＭｎを別々の蒸
発源から蒸発させてＭｎを０．５ｗｔ％含有した膜厚約
１μｍのＺｎＳ：Ｍｎ薄膜を成膜し、中央の分配室にお
いて５００℃で２時間熱処理を行なって発光層３とした
。

【００２５】続いて基板を真空槽から取り出し、ガス中
蒸発法によって製造した平均粒径１００ｎｍのニッケル
超微粒子粉末をバインダー樹脂とシンナーとの混合液に
分散させた塗料をスプレー法を用いて塗布、乾燥させ、
抵抗率が１．５×１０５　Ω・ｃｍで膜厚が２０μｍの
電流制限層４を形成し、最後に背面電極５として、Ａ１
を電子ビーム蒸着法で１μｍの膜厚に成膜した。そして
、電流制限層４と背面電極５をスクライブし、最終的に
素子全体をカバーガラスで覆うことにより耐湿対策を施
し、素子の作製を終えた。半導体薄膜からなる積層体６
を設けなかったことの他はすべて上記と同様にして直流
エレクトロルミネッセンス素子を作製し、両素子の発光
効率を比較したところ、半導体薄膜からなる積層体６を
設けた素子の発光効率は０．２１ｍ／Ｗであったが、こ
れを有さないものでは０．１１ｍ／Ｗであり、半導体薄
膜からなる積層体の挿入によって発光効率は２倍に増大
した。

【００２６】実施例２ 半導体薄膜からなる積層体としては図１の７のみを設け
た直流エレクトロルミネッセンス素子を作製した。そし
て半導体膜として

【００２７】

【表１】

【００２８】に示すように膜材料の組み合わせを変えた
。透明電極２までは実施例１と同様にして形成し、実施
例１において使用した蒸着装置に基板を装填した。次に
、発光層３を実施例１として同様にして成膜した。次に
まず右の蒸着室に搬送して基板を２００℃、槽壁を５０
０℃に加熱した状態で、モリブデンボート内に装填した
蒸発源Ａを、モリブデンボートを加熱することによって
蒸発させ、蒸着速度８０ｎｍ／ｍｉｎの条件で成膜を行
い、半導体薄膜Ａを３ｎｍ成膜した。その後、中央の分
配室においてランプヒーターを用いて３秒間加熱し、次
に左の蒸着室に搬送して基板を２００℃、槽壁を５００
℃に加熱した状態で、モリブデンボート内に装填した蒸
発源Ｂを、モリブデンボートを加熱することによって蒸
発させ、蒸着速度８０ｎｍ／ｍｉｎの条件で成膜を行い
、半導体薄膜Ｂを３ｎｍ成膜した。その後、中央の分配
室においてランプヒーターを用いて３秒間加熱し、再び
右の蒸着室に搬送して薄膜Ａを先ほどと同一条件で成膜
し、以下このサイクルを２００回繰り返して、半導体薄
膜からなる積層体の総膜厚が８００ｎｍで２００周期の
Ａ−Ｂ超格子薄膜を成膜した。

【００２９】続いて基板を真空槽から取り出し、沈澱法
によって製造した平均粒径３００ｎｍの二酸化マンガン
超微粒子粉末をバインダー樹脂とシンナーとの混合液に
分散させた塗料をスプレー法を用いて塗布、乾燥させ、
抵抗率が５．０×１０４　Ω・ｃｍで膜厚が１５μｍの
電流制限層４を形成し、最後に背面電極５として、Ａ１
を電子ビーム蒸着法で１μｍの膜厚に成膜した。そして
、電流制限層４と背面電極５をスクライブし、最終的に
素子全体をカバーガラスで覆うことにより耐湿対策を施
し、素子の作成を終えた。同様の工程を用いて半導体薄
膜からなる積層体を設けない素子を比較例として素子を
作製した。両者の発光効率を比較した。半導体薄膜から
なる多層膜を設けない素子の発光効率は０．２１ｍ／Ｗ
であったが、設けた素子においては表１に示すように、
それぞれ発光効率の増大が見られた。

【００３０】実施例３ 図１に示す、半導体薄膜からなる積層体６と半導体薄膜
からなる積層体７を設けた直流エレクトロルミネッセン
ス素子を実施例２と同じ方法を用いて作製した。得られ
た直流エレクトロルミネッセンス素子の特性を表１に示
すように、実施例２で得られた素子に比較してさらに１
０〜３０％程度の発光効率の増大がみられた。

【００３１】

【発明の効果】本発明によれば、高発光効率の衝突励起
型ＥＬ素子を得ることができる。

【図面の簡単な説明】

【図１】本発明の直流エレクトロルミネッセンス素子の
一実施例の一部断面図

【図２】従来技術の混成型エレクトロルミネッセンス素
子の一部断面図

【００３１】

【符号の説明】

１　　　　ガラス基板 ２　　　　透明電極 ３　　　　発光層 ４　　　　電流制限層 ５　　　　背面電極 ６　　　　半導体薄膜からなる積層体

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　透明な絶縁性基板上に、透明電極、発
   光層、導電性微粉末をバインダー樹脂で固定した電流制
   限層および背面電極を順次積層したエレクトロルミネッ
   センス素子において、前記発光層と電流制限層の界面お
   よび／または前記発光層と前記透明電極の界面に、少な
   くとも２層以上の半導体薄膜が積層されてなる積層体ま
   たは前記積層体を２回以上繰り返し積層した周期構造を
   有する積層体が設けられ、前記半導体薄膜の１層の厚み
   が０．５〜１０００ｎｍであり、隣接する前記半導体薄
   膜間の導電帯のエネルギー準位の差および／または価電
   子帯のエネルギー準位の差が０．１ｅＶ以上としたこと
   を特徴とする直流エレクトロルミネッセンス素子。