JPH04279049A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04279049A JPH04279049A JP35291A JP35291A JPH04279049A JP H04279049 A JPH04279049 A JP H04279049A JP 35291 A JP35291 A JP 35291A JP 35291 A JP35291 A JP 35291A JP H04279049 A JPH04279049 A JP H04279049A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- sealing
- penetration hole
- semiconductor device
- sealing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000000919 ceramic Substances 0.000 claims abstract description 9
- 238000007789 sealing Methods 0.000 abstract description 15
- 239000003566 sealing material Substances 0.000 abstract description 9
- 239000000463 material Substances 0.000 abstract description 6
- 239000011347 resin Substances 0.000 abstract description 5
- 229920005989 resin Polymers 0.000 abstract description 5
- 239000011521 glass Substances 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 230000000149 penetrating effect Effects 0.000 abstract description 4
- 230000035515 penetration Effects 0.000 abstract 4
- 238000001354 calcination Methods 0.000 abstract 1
- 238000001465 metallisation Methods 0.000 description 4
- 238000005219 brazing Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 238000005187 foaming Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
セラミックパッケージ封入形の半導体装置に関する。
セラミックパッケージ封入形の半導体装置に関する。
【０００２】
【従来の技術】従来のこの種の半導体装置は、図２に示
すように、上面が平坦なセラミック素材のケース本体１
の底面に、外部リード端子２がろう材３により接着され
、ケース本体１の上面には半導体チップ５が搭載され、
さらに、その電極と内部連結線６により接続され外部リ
ード端子２と電気的に接続する内部電極メタライズ４が
形成され、ケース本体１の外周部に設けられた内部電極
メタライズ４上のセラミック膜８とキャップ１２との封
止部との間に、低融点ガラスや樹脂等の封着材９を塗布
し、加熱焼成して封着するという方法で気密封止が行な
われていた。封止用のキャップ７は、内外を貫通する貫
通孔等はない構造であった。
すように、上面が平坦なセラミック素材のケース本体１
の底面に、外部リード端子２がろう材３により接着され
、ケース本体１の上面には半導体チップ５が搭載され、
さらに、その電極と内部連結線６により接続され外部リ
ード端子２と電気的に接続する内部電極メタライズ４が
形成され、ケース本体１の外周部に設けられた内部電極
メタライズ４上のセラミック膜８とキャップ１２との封
止部との間に、低融点ガラスや樹脂等の封着材９を塗布
し、加熱焼成して封着するという方法で気密封止が行な
われていた。封止用のキャップ７は、内外を貫通する貫
通孔等はない構造であった。
【０００３】
【発明が解決しようとする課題】上述した従来の半導体
装置は、内外を貫通する貫通孔等はない構造のキャップ
を用いるため、封着のため高温の加熱焼成を行なう際に
、低融点ガラスや樹脂等の封着材が溶融した状態でパッ
ケージ内の雰囲気が膨張し圧力が上昇するため、キャッ
プの浮き上がりや封着材の発泡により気密性および機械
的強度の低下を起し易いとという欠点を有していた。
装置は、内外を貫通する貫通孔等はない構造のキャップ
を用いるため、封着のため高温の加熱焼成を行なう際に
、低融点ガラスや樹脂等の封着材が溶融した状態でパッ
ケージ内の雰囲気が膨張し圧力が上昇するため、キャッ
プの浮き上がりや封着材の発泡により気密性および機械
的強度の低下を起し易いとという欠点を有していた。
【０００４】
【課題を解決するための手段】本発明の半導体装置は、
セラミックパッケージに封入される半導体チップを気密
封止する半導体装置において、前記セラミックパッケー
ジのキャップの内面と外面との間を貫通する貫通孔を形
成し前記半導体チップの気密封止後前記貫通孔を埋める
ことを特徴としている。
セラミックパッケージに封入される半導体チップを気密
封止する半導体装置において、前記セラミックパッケー
ジのキャップの内面と外面との間を貫通する貫通孔を形
成し前記半導体チップの気密封止後前記貫通孔を埋める
ことを特徴としている。
【０００５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００６】図１は本発明の半導体装置の一実施例を示
す模式断面図である。
す模式断面図である。
【０００７】本実施例の半導体装置は、図１に示すよう
に、従来例と同様、上面が平坦なセラミック素材のケー
ス本体１の底面に、外部リード端子２がろう材３により
接着され、ケース本体１の上面には半導体チップ５が搭
載され、さらに、その電極と内部連結線６により接続さ
れ外部リード端子２と電気的に接続する内部電極メタラ
イズ４が形成され、ケース本体１の外周部に設けられた
内部電極メタライズ４上のセラミック膜８とキャップ７
との封止部との間に、低融点ガラスや樹脂等の封着材９
を塗布し、加熱焼成して封着するという方法で気密封止
が行なわれる。
に、従来例と同様、上面が平坦なセラミック素材のケー
ス本体１の底面に、外部リード端子２がろう材３により
接着され、ケース本体１の上面には半導体チップ５が搭
載され、さらに、その電極と内部連結線６により接続さ
れ外部リード端子２と電気的に接続する内部電極メタラ
イズ４が形成され、ケース本体１の外周部に設けられた
内部電極メタライズ４上のセラミック膜８とキャップ７
との封止部との間に、低融点ガラスや樹脂等の封着材９
を塗布し、加熱焼成して封着するという方法で気密封止
が行なわれる。
【０００８】キャップ７には、内面と外面との間を貫通
する貫通孔１０を形成し、半導体チップ５の気密封止後
に、貫通孔１０を埋める低融点ガラスや樹脂等の充填材
１１を充填して気密封止を完成する。
する貫通孔１０を形成し、半導体チップ５の気密封止後
に、貫通孔１０を埋める低融点ガラスや樹脂等の充填材
１１を充填して気密封止を完成する。
【０００９】
【発明の効果】以上説明したように、本発明の半導体装
置は、キャップの内面と外面との間を貫通する貫通孔を
設けることにより、ケース本体にキャップを封止すると
きの加熱焼成時におけるパッケージ内の雰囲気圧力の上
昇を抑圧できるので、キャップの浮き上がりや封着材の
発泡による気密性および機械的強度の低下を防止できる
という効果を有している。
置は、キャップの内面と外面との間を貫通する貫通孔を
設けることにより、ケース本体にキャップを封止すると
きの加熱焼成時におけるパッケージ内の雰囲気圧力の上
昇を抑圧できるので、キャップの浮き上がりや封着材の
発泡による気密性および機械的強度の低下を防止できる
という効果を有している。
【図１】本発明の半導体装置の一実施例を示す模式断面
図である。
図である。
【図２】従来の半導体装置の一例を示す模式断面図であ
る。
る。
１ ケース本体
２ 外部リード端子
３ ろう材
４ 内部電極メタライズ
５ 半導体チップ
６ 内部連結線
７，１２ キャップ
８ セラミック膜
９ 封着材
１０ 貫通孔
１１ 充填材
Claims (1)
- 【請求項１】 セラミックパッケージに封入される半
導体チップを気密封止する半導体装置において、前記セ
ラミックパッケージのキャップの内面と外面との間を貫
通する貫通孔を形成し前記半導体チップの気密封止後前
記貫通孔を埋めることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35291A JPH04279049A (ja) | 1991-01-08 | 1991-01-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35291A JPH04279049A (ja) | 1991-01-08 | 1991-01-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04279049A true JPH04279049A (ja) | 1992-10-05 |
Family
ID=11471441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35291A Pending JPH04279049A (ja) | 1991-01-08 | 1991-01-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04279049A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6445062B1 (en) | 1999-02-19 | 2002-09-03 | Nec Corporation | Semiconductor device having a flip chip cavity with lower stress and method for forming same |
-
1991
- 1991-01-08 JP JP35291A patent/JPH04279049A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6445062B1 (en) | 1999-02-19 | 2002-09-03 | Nec Corporation | Semiconductor device having a flip chip cavity with lower stress and method for forming same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3597524A (en) | Semiconductor device with a gas and moisturetight housing | |
| US3335336A (en) | Glass sealed ceramic housings for semiconductor devices | |
| JPH04279049A (ja) | 半導体装置 | |
| JP2001116639A (ja) | 半導体圧力センサおよびその製造方法 | |
| JPH07113706A (ja) | 半導体圧力センサのパッケージ構造 | |
| JPH01244651A (ja) | セラミックパッケージ型半導体装置 | |
| JPS5868951A (ja) | 半導体装置 | |
| JPS588586B2 (ja) | 半導体装置の封止方法 | |
| JP2823063B2 (ja) | 半導体装置の製造方法 | |
| JPS5992552A (ja) | 半導体装置 | |
| JP2000188348A (ja) | 気密パッケージ、その製造用構体、その製造用構体の製造方法および気密パッケージの製造方法 | |
| JPS6130424B2 (ja) | ||
| KR800001154Y1 (ko) | 압입형 스템 | |
| JPH01239958A (ja) | 気密封止型半導体素子 | |
| JPH0245963A (ja) | 半導体装置 | |
| JPS63240051A (ja) | セラミツクキヤツプ | |
| JPH07202055A (ja) | 半導体装置及びその製造方法 | |
| JPS623898Y2 (ja) | ||
| JPS6210942Y2 (ja) | ||
| JPS6182447A (ja) | 半導体装置 | |
| JPS6042619B2 (ja) | 半導体装置 | |
| JPH0357021Y2 (ja) | ||
| EP0347991A3 (en) | Use of venting slots to improve hermetic seal for semiconductor dice housed in ceramic packages | |
| JPS62252155A (ja) | 混成集積回路 | |
| JPH066467Y2 (ja) | 気密端子 |