JPH04278638A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数個のビットからな
るデ−タの最上位ビットと最下位ビットを順番に反転す
る機能を備えた情報処理装置に関する。

【０００２】

【従来の技術】従来、複数個のビットからなるデ−タの
最下位ビット、最上位ビットを反転する処理は、反転を
するデ−タの最下位ビットより１ビットずつキャリ−へ
移動するアセンブラ命令と、反転した結果を格納するワ
−ドデ−タの最下位ビットへキャリ−を格納したのち左
へ１ビットシフトするというアセンブラ命令を２つ組合
せ使用し、同処理をビット数ずつ行うことにより実現す
る方法か、または範囲内の全てのデ−タに対して１デ−
タの変換用のテ−ブルを用意し、それを用いて変換する
方法などにより実現していた。

【０００３】

【発明が解決しようとする課題】上記従来技術の先に述
べた方法では、同処理をビット回数繰り返すため、ビッ
ト数が大きければかなりの実行時間を必要としていた。 また後に述べた方法では、範囲内の全てのデ−タに対し
て、１デ−タを用意するため、ビット数が多ければ、多
くの領域を必要とし、メモリの使用効率を悪くしていた
。

【０００４】本発明はこれらの方法の長所となるべき点
を利用し、実行時間の短縮とメモリの使用効率の向上を
実現する情報処理装置を提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明は、複数個のビッ
トからなるデ−タを均等にＮ個（Ｎは２以上）の分割ビ
ット群に分割する手段と、前記Ｎ個の分割ビット群のＮ
番目の最上位ビット群は１番目の最下位ビット群と順位
を反転し、次のＮ−１番目の上位ビット群は最下位から
２番目の下位ビット群と順位を反転するように順次すべ
てのビット群を反転する手段と、それぞれの前記分割ビ
ット群の内部デ−タをデ−タ入れ換え用の変換テ−ブル
によって並べかえる手段とを備えていることを特徴とす
る。

【０００６】

【作用】本発明は、デ−タを均等にＮ個（Ｎは２以上）
に分割し、分割データ範囲内の変換用テーブルを用意し
分割回数の変換を行い、並べ替えることにより変換デ−
タの最下位ビット、最上位ビットを反転する処理の実行
時間を短くし、メモリの使用効率の向上を計る。

【０００７】

【実施例】以下本発明をその実施例を示す図面に基づい
て説明する。

【０００８】図１は本発明が用いられた情報処理装置の
全体を示すブロック図である。１１はＣＲＴ表示部、１
２は読み書き可能な内部記憶（ＲＡＭ）、１３は本発明
で使用されるデ−タ反転変換テ−ブルを含む、読みだし
専用の内部記憶（ＲＯＭ）、１４は中央制御装置（ＣＰ
Ｕ）、１５はキ−ボ−ド部、１６はフロッピ−ディスク
ドライブを含む外部記憶装置を示している。

【０００９】図２は、変換前のワ−ドデ−タで、２１が
最上位ビットで、２２が最下位ビットである。

【００１０】図３は、変換後のワ−ドデ−タで、３１が
最上位ビットで、３２が最下位ビットである。

【００１１】図４は、変換の単位の例を示す図である。 Ｎを４とした場合（均等に４分割）、変換ビット群は４
ビットとなり、この４ビットが変換の単位である。変換
前デ−タの最上位４ビット（４１）は変換後デ−タの最
下位４ビット（４８）へ変換し移動する。２３（図２）
の１１００は、００１１となり３６（図３）へ格納され
るということである。順に、説明していくと、変換前デ
−タ４２の４ビットは変換後デ−タ４７の４ビットへ変
換し移動する。２４（図２）の００１０は、０１００と
なり３５（図３）へ格納される。変換前デ−タ４３の４
ビットは変換後デ−タ４６の４ビットへ変換し移動する
。２５（図２）の１１１１は、１１１１となり３４（図
３）へ格納される。最後に、変換前デ−タの最下位４ビ
ット（４４）は変換後デ−タの最上位４ビット（４５）
へ変換し移動する。２６（図２）の０００１は、１００
０となり３３（図３）へ格納されるということになる。 変換はこのように、４ビット単位で行われるのである。 ただし、均等であればＮはいくつでも良いため、変換の
単位はこれに限るものでない。

【００１２】図５は、変換を実現するためのフロ−チャ
−トのひとつで、１６ビットマシン、１６ビットワ−ド
デ−タを前提とし、Ｎを４（４分割、４ビット単位）と
した例である。フロ−チャ−トとデ−タの流れを示す図
（図６）により変換方法を説明していく。なお、ここで
いう「変数Ａ」と「変数Ｂ」は、一時的に利用するレジ
スタのことである。まず、変換するワ−ドデ−タを読み
込み（５１）、処理カウンタを設定する（５２）。カウ
ンタには分割数Ｎを設定するが、この場合０から数える
ため「３」を設定する。読み込んだワ−ドデ−タを右へ
（カウント×変換単位ビット）回ビット移動し「変数Ａ
」に格納する（５３）。図６は、カウンタが１の時のデ
−タを示したものであるが、６１のように変換前のワ−
ドデ−タをビット移動し、「変数Ａ」に移して処理した
いビット群を右端にもってくる。「変数Ａ」には、処理
を行う４ビットが下位４ビットに格納されているので、
下位４ビットのみを残し、それ以外は「０」にする（図
５−５４、図６−６２）。これで「変数Ａ」には「０」
から「Ｆ」のいずれかが格納されていることになる。図
９に示すのは、「０」から「Ｆ」の反転デ−タのテ−ブ
ルである。先の「変数Ａ」の反転値を図９に示すテ−ブ
ルより求め、「変数Ｂ」に格納する（図５−５５、図６
−６２）。「変換後格納エリア」は、下位よりデ−タが
格納されていくのでデ−タを格納する前には、内容を左
へ変換単位ビット移動する（図５−５６、図６−６４）
。「変数Ｂ」の下位４ビットを「変換後格納エリア」の
下位４ビットへ格納する（図５−５７、図６−６５）。 以上５３から５７をカウント回分行うことにより（５８
）、変換が実現できる。

【００１３】図７も、変換を実現するためのフロ−チャ
−トのひとつで、１６ビットマシン、拡張３２ビットレ
ジスタを使用し、Ｎを４（４分割、４ビット単位）とし
た例である。フロ−チャ−トとデ−タの流れを示す図（
図８）により変換方法を説明していく。まず、３２ビッ
トレジスタの上位１６ビットに変換したい１６ビットワ
−ドデ−タをセットし（図８−８１−８１６）、下位１
６ビットに「０」を設定する（図７−７１、図８−８１
−８１５）。３２ビットレジスタを４ビット（変換単位
ビット）左へ回転する（図７−７２）。これにより変換
したい４ビットが３２ビットレジスタの下位４ビットへ
入ってくる（図８−８２−８１４）。この下位４ビット
を反転デ−タテ−ブルにより変換する。この時のテ−ブ
ルを示す（図１０）。図９と違うのは、１バイトの変換
後デ−タの上位４ビットに反転デ−タを入れ、下位４ビ
ットには「０」を入れるところであるが、これは処理の
高速化に伴うものであり、本質的には図９と同じである
。ここで求めた反転デ−タを３２ビットレジスタの下位
１６ビットの上位８ビットに格納する（図７−７３、図
８−８３）。その後下位１６ビットの下位８ビットに「
０」をセットし（図７−７４、図８−８４）、次のビッ
ト処理のために３２ビットレジスタを４ビット（変換単
位ビット）左へ回転する（図７−７５、図８−８５）。 以上の７３−７５の処理を分割数分行うと、変換デ−タ
が図８の８６の８６１の部分に格納されているため、下
位ビットの位置まで移動する処理を行う（図７−７７、
図８−８７）。このままでは順序が逆になってしまうの
で入れ替えを行うが、アセンブラ命令のレジスタ内のビ
ットの入れ替えを使用し、先に上位８ビットと下位８ビ
ットを入れ替え（図７−７８、図８−８８）、その後４
ビット同志の入れ替えを行う（図７−７９、図８−８９
）。

【００１４】３２ビット拡張レジスタを使用すれば、先
の例のように一時的に格納するエリアを持たなくても、
３２ビット中の空いているビットを活用し変換ができる
。このように同レジスタの中で処理を行えるということ
は、レジスタ内のビット移動や入れ替え等のアセンブラ
命令を活用でき、高速化を図れるのである。あるグラフ
ィックの制御機構では、グラフィックのパタ−ンの入出
力設定において、最上位ビットと最下位ビットを反転し
て、設定しなければならないものがあり、この方法が活
用できる。尚、変換する順番に関しては、この実施例に
限るものではない。

【００１５】

【発明の効果】以上のように、本発明によれば、ワ−ド
デ−タの最下位ビット、最上位ビットを反転する処理で
ワ−ドデ−タを均等にＮ個（Ｎは２以上）に分割するこ
とにより変換用のテーブルが分割内のデ−タだけで良い
ためテ−ブルメモリが大幅に削減でき、メモリの使用効
率が向上する。また、ル−プ回数が分割回数ですむため
実行時間が短縮できた。

【図面の簡単な説明】

【図１】本発明を実現するための情報処理装置のブロッ
ク図。

【図２】本発明で使用する変換前のワ−ドデ−タを示す
図。

【図３】本発明で使用する変換後のワ−ドデ−タを示す
図。

【図４】本発明による変換の単位と並びを示す図。

【図５】本発明を使用した変換方法を説明したフロ−チ
ャ−ト。

【図６】本発明を使用した変換方法のデ−タの流れを示
す図。

【図７】本発明を使用した３２ビット拡張レジスタ使用
時の変換方法を説明したフロ−チャ−ト。

【図８】本発明を使用した３２ビット拡張レジスタ使用
時の変換方法のデ−タの流れを示す図。

【図９】本発明を使用した変換時の変換テ−ブルを示す
図。

【図１０】本発明を使用した３２ビット拡張レジスタ使
用時の変換テ−ブル示す図。

【符号の説明】

１１：ＣＲＴ表示部 １２：読み書き可能な内部記憶（ＲＡＭ）１３：読みだ
し専用の内部記憶（ＲＯＭ）１４：中央制御装置（ＣＰ
Ｕ） １５：キ−ボ−ド

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数個のビットからなるデ−タを均等にＮ
   個（Ｎは２以上）の分割ビット群に分割する手段と、前
   記Ｎ個の分割ビット群のＮ番目の最上位ビット群は１番
   目の最下位ビット群と順位を反転し、次のＮ−１番目の
   上位ビット群は最下位から２番目の下位ビット群と順位
   を反転するように順次すべてのビット群を反転する手段
   と、それぞれの前記分割ビット群の内部デ−タをデ−タ
   入れ換え用の変換テ−ブルによって並べかえる手段とを
   備えていることを特徴とする情報処理装置。