JPS63158622A - 巡回メモリバツフア高速アクセス方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、処理装置が主メモリ上の特定エリアを巡回バ
ッファとして使用する場合に、書込および続出のアドレ
ス指定のためのポインタを高速に設定するようにした巡
回メモリバッファ高速アクセス方法に関するものである
。

〔従来の技術〕

これまで、処理装置がアクセス可とされたメモリ上のあ
る工゛リアを巡回バッファとして使用する場合には、そ
のエリアに対しては所定アドレス順に連続的に書込およ
び続出が行なわれるようになっている。その際書込およ
び続出のアドレスを指定するポインタはその値が先頭ア
ドレスより最終アドレスまで連続的に更新され、最終ア
ドレスにまで更新された後は再びその値は先頭アドレス
に再設定されるといった具合に、アドレスの更新が行な
われるようになっている。

〔発明が解決しようとする問題点〕

しかしながら、そのエリアの大きさは必ずしも２ｎ（Ｎ
；正の整数）アドレス分ではなく、しかも先頭アドレス
は２’　ＸＭ　（Ｍｉ　Ｏを含む正の整数）とされてい
ないことから、ポインタへの先頭アドレスの再設定には
多くの時間が要されるものとなっている。これまでにあ
ってはポインタの値は連続的に更新されるが、更新され
た値が最終アドレスか否かが常時監視されており、最終
アドレスにその値が達したならばその後その値は先頭ア
ドレスに再設定される必要があるものである。この再設
定処理に書込・読出処理よりも多くの時間が要されると
いうわけであり、結果的に人出カスループツトの向上は
抑えられたものとなっている。

本発明の目的は、処理装置がアクセス可とされたメモリ
上のあるエリアを巡回バッファとして使用する場合に、
ポインタへの先頭アドレスの再設定が速やかに行なわれ
るを可とした巡回メモリバッファ高速アクセス方法を供
するにある。

〔問題を解決するための手段〕

上記目的はメモリ上のある特定アドレスのメモリ部分を
いわゆるソフト的にカウンタとして使用しその値を書込
、続出に同期してサイクリックに更新するようにし、こ
の値とメモリ上の他のある特定アドレスのメモリ部分に
設定されている先頭アドレス値とからポインタの値を得
ることで達成される。

即ち、巡回バソフッとしてのエリアの大きさを２’（ｎ
；正の整数）アドレス分とし、しかもその先頭アドレス
を２ｎ　Ｘｍ　（ｍ；　Ｑを含む正の整数）として、カ
ウンタにおける下位ｎビット相当のカウンタ値と先頭ア
ドレス値とから容易にポインタとしての値を得るように
したものである。

〔作　用〕

カウンタがｎビット以上のビット数で構成される場合、
その下位ｎビットは２ｎ進カウンタとして動作すること
から、その下位ｎビット相当のカウント値と、初期値と
しての先頭アドレス値とを例えば加算すれば、加算結果
は２″×ｍ〜２’Ｘｍ＋２’−１の範囲で連続的に更新
されることになり、しかも最終アドレス２’　Ｘｍ＋２
ｎ　−１に更新された後は自動的に先頭アドレス２′×
ｍに更新されるところとなるものである。

〔実施例〕

以下、本発明を添附した図により説明する。

図は本発明に係るポインタの更新制御方法を示したもの
である。これによると処理装置よりアクセス可とされた
メモリ５上のアドレス２″×ｍよリアドレス２’　Ｘｍ
＋２’　−１までが巡回バッファ６として使用される場
合を想定すれば、ポインタとしてはアドレス２１１ｘｍ
よりアドレス２　ｎ　Ｘ　ｍ＋２’−１までの範囲のア
ドレスを連続的に、しかもサイクリックに発生すればよ
いことになる。

即ち、アドレス２″×ｍを初期値としてこれを２’ｘ’
ｍ＋２’　−１までサイクリックに更新すればよいもの
である。このように更新するには、結果的に定数２″×
ｍに２ｎ進カウンタのカウント値を加算すればよいとい
うものである。

カウンタ１および先頭アドレスレジスタ２はメモリ５上
の巡回バッフ１６以外のある特定アドレスのメモリ部分
として構成され、このうちカウンタ１はその下位ｎビッ
トが２Ｒ進カウンタとして動作するようになっている。

また、先頭アドレスレジスタ２には定数２ｆｉ×ｍが格
納されるようになっている。よって、プログラム部分で
あるアドレス合成ルーチン３によってそれらを加算すれ
ば容易にアクセスに係るアドレスが得られるものである
。この値は一旦メモリ５上の特定アドレスであるバッフ
ァポインタ４に格納されたうえ巡回バッフ１６に対する
アドレス信号として用いられるわけである。

なお、カウンタ１のビット数がｎよりも大きい場合、そ
の下位ｎビットを抽出するにはカウント値を所定のマス
クデータ（下位ｎビー／　）のみが“１”）との間で論
理積すればよい。また、場合によっては先頭アドレスレ
ジスタおよびアドレス合成ルーチンは必ずしも要されな
いものとなっている。エリアの大きさが２″アドレス分
、先頭アドレスが０であって、しかもカウンタがｎビッ
トである場合には、カウンタの値そのものがポインタの
値となるから、それを不要にしてより高速に巡回バッフ
ァがアクセスされることになるものである。

〔発明の効果〕

以上説明したように本発明による場合は、巡回バッファ
に対するポインタは自動的に更新され、最終アドレスの
監視とこれに関連した、ポインタへの先頭アドレスの再
設定は不要とされることから、その分巡回バッファがア
クセス時間一様にして高速にアクセスされ得るという効
果がある。

【図面の簡単な説明】

図は、本発明に係るポインタの更新制御方法を示す図で
ある。 １・・・カウンタ、２先頭アドレスレジスタ、３・・・
アドレス合成ルーチン、４・・・バッファポインタ、５
・・・メモリ、６・・・巡回バッファ。

Claims (1)

【特許請求の範囲】
1. １、処理装置がアクセス可とされたメモリ上のあるエリ
   アを巡回バッファとして使用する場合での該バッファへ
   のアクセス方法であって、巡回バッファの大きさを２＾
   ｎ（ｎ；正の整数）アドレス分、該バッファの先頭アド
   レスを２＾ｎ×ｍ（ｍ；０を含む正の整数）として、メ
   モリ上の特定アドレスに設定され、且つ上記巡回バッフ
   ァへのアクセスの度に歩進されるカウンタにおける下位
   ｎビットカウント値と、メモリ上の特定アドレスに格納
   された上記先頭アドレスの値とを演算し、演算結果をポ
   インタとして上記巡回バッファをアクセスすることを特
   徴とする巡回メモリバッファ高速アクセス方法。