JP2002366385A - バス上での複数の所望値の中の一つの発生を検出するための検出回路および現在値が複数の所望値の中の一つに一致するかどうかを確認する方法 - Google Patents

Abstract

(57)【要約】 【課題】 バスを介して送信される現在値がいくつかの
所望値の中のいずれかに等しいかどうかを決定する回路
を提供する。 【解決手段】 この回路はモニタランダムアクセスメモ
リ（ＲＡＭ）（１２０）、およびモニタ回路（１３０）
を含むことができる。第２セットの位置における所望値
のビットが第１セットの位置における所望値のビットに
より形成されるアドレスを有する場所（モニタＲＡＭ
の）（２２０-１，．．．，２２０-Ｘ）に格納される。
バスを介して値（“現在値”）が送信されると、第１セ
ットの位置における現在値のビットがアドレスとしてモ
ニタＲＡＭ（１２０）に与えられ、それはアドレスされ
た場所に格納されたビットを出力として発生する。モニ
タ回路（１３０）はモニタＲＡＭ（１２０）の出力を第
２セットの位置における現在値のビットと比較して（２
３０，２４０，２５０，２６０）結果を発生する。この
結果はバス上に所望値が発生しているかどうかを示す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデジタル処理システ
ムに関し、特に、バス上での所望値の発生を検出する方
法および装置に関する。

【０００２】

【従来の技術】バスはデジタル処理システム内のコンポ
ーネント（例えば、コンピュータ、マシンコントロー
ラ、計算器、等）間でしばしば値を転送する。例えば、
プロセッサはアドレス可能な装置（例えば、メモリ装置
や周辺装置）のアドレスを送りアドレスされた場所に格
納されたデータを受信する。アドレスおよびデータは共
にこのようなトランザクション中にバスを介して送信さ
れる。アドレス、データ、および任意のデジタル値は一
般的に、本特許出願において全体的に値と呼ばれる。

【０００３】バス上での所望値の発生を検出する必要性
がしばしば存在する。例えば、プログラマは大きなプロ
グラム内に含まれる特定のサブルーチンの実行を知りた
いことがあり、サブルーチンの入口点に対応するメモリ
場所のアクセスが関心事となることがある。したがっ
て、プログラム命令を格納しているバス上でメモリ場所
のアドレスが生じる場合に、プログラマはサブルーチン
がアクセスされていることを確認することができる。

【０００４】プログラマがバス上での所望値の発生を検
出できるようにするいくつかの方法が従来技術で使用さ
れている。一つの方法（「第１の方法」）では、一組の
比較器を使用することができ、各比較器はバス上の値の
１ビットを検出すべき所望値の対応するビットと比較す
る。全ての比較器が一致を示す場合には、所望の値が生
じているとみなされる。そのような方法の問題点の一つ
は、多くの値を検出する場合には、かなり多くの比較器
を必要とすることである。従って、少なくとも数多くの
値を検出するような状況の場合には、この方法は適当で
ない。

【０００５】別の方法（「第２の方法」）では、もし、
検出すべき値が連続したものである場合すなわち、所定
の範囲内に入っている場合に、第１の方法の問題点のい
くつかに対処する。そのような別の方法では、バス上の
ビットの単なるサブセット（典型的には、より重要なビ
ット）だけを比較すればよい。比較するビットの位置
は、関連する技術分野で知られたようにある範囲を決め
る。もし、一致が検出されれば、プログラマは、その範
囲内の値の一つがバス上にあると判断するであろう。こ
の別の方法の一つの問題は、特定の値の発生を検出した
いような場合に、その方法ではそのような情報を与えて
くれないということである。

【０００６】他の方法（「第３の方法」）は、第２の方
法で示した問題を克服する。第３の方法では、ページ・
ルックアップ・ランダムアクセス・メモリ（ＲＡＭ）を
使用し、それは、バス上に現れるであろう値の数だけの
位置（ｌｏｃａｔｉｏｎｓ）を有していて、各位置は単
一ビットしかない。ページ・ルックアップ・テーブルの
各ビット（メモリ位置）は、一つの論理値が設定されて
いて検出が求められる対応する値を示し、さもなければ
他の値に設定されている。

【０００７】バス上の各値はアドレスとしてページルッ
クアップＲＡＭにも与えられ、ページルックアップＲＡ
Ｍの出力はバスを介して所望値が送信されているかどう
かを示す。したがって、第３の方法を使用することによ
り任意所望のアドレス値の発生（ランダムであることが
ある）を簡便に検出することができる。しかしながら、
この方法では一般的にページルックアップＲＡＭはバス
上に表示される可能性がある値の数と同数の場所を有す
る必要があり、したがって、大きなバス幅を使用する環
境には不適切となることがある。一般的に、大きなＲＡ
Ｍは対応する量のスペースを消費し、スペース消費を最
小限に抑えることは多くの環境において望ましいことで
ある。

【０００８】

【発明が解決しようとする課題】したがって、消費され
る付加スペースを最小限に抑ることが可能で、しかもバ
ス上の任意の所望値の発生を効率的に検出することがで
きる方法および装置が必要とされている。

【０００９】

【課題を解決するための手段】本発明に従って提供され
る検出回路は、大きなメモリを必要とせずに、バス上で
の一つ以上の所望値の発生を検出する。一実施例では、
検出回路はモニタランダムアクセスメモリ（ＲＡＭ）お
よびモニタ回路を含んでいる。モニタＲＡＭは多数の場
所を含み、各場所は対応するＸ-ビットアドレスにより
アドレスされる。

【００１０】第１セットの位置のビットがＸ-ビットア
ドレス（その場所の）の対応するビットと一致する場合
には、各所望値は対応する場所（モニタＲＡＭ内の）に
関連づけられる。各場所は関連づけられた所望値の第２
セットの位置に対応するビットを含んでいる。

【００１１】バスを介して送信される値（「現在値」）
は検出回路への入力を形成する。現在値の第１セットの
位置に対応するビットはアドレスとしてモニタＲＡＭへ
与えられる。モニタＲＡＭはアドレスに対応する場所に
格納されたデータを出力として与える。

【００１２】モニタ回路はモニタＲＡＭの出力を現在値
の第２セットの位置に対応するビットと比較して結果を
発生する。この結果は現在値が少なくとも一つの所望値
に等しいかどうかを示す。

【００１３】本発明のもう一つの側面により多数の所望
値が第１セットの位置内の同じ値を共有することができ
る。一実施例では、多数のモニタＲＡＭが使用され異な
る所望値が異なるＲＡＭ内の同じアドレスに格納されて
いる第１の位置内の同じビットを共有する。

【００１４】あるいは、モニタＲＡＭの各メモリ位置が
多数のセルを含み、各セルが対応する所望値の第２セッ
トの位置におけるビットを格納している。したがって、
各セルが第２セットの位置内のビットに等しい数のビッ
トを含むことができる。

【００１５】モニタ回路は各モニタＲＡＭ場所内のセル
数に等しい数の比較器を含むことができる。各比較器が
対応するセルの内容を現在値の第２セットの位置に対応
するビットと比較する。その結果、比較器の出力は所望
値がバス上に受信された現在値に等しいかどうかを示
す。一実施例では、各ＲＡＭ場所は４セルを含み、した
がって、４つの比較器を利用することができる。

【００１６】本発明のもう一つの側面により各セルにフ
ラグを関連づけることができる。対応するセルが所望値
を表わすデータを格納する場合には、フラグは一つの論
理値（例えば、１）にセットされ、そうでなければ、も
う一つの論理値（例えば、０）にセットされる。セルが
所望値を表わすデータを含むことをフラグが示す場合に
は、有効な所望値が存在するといわれる。所望値が表わ
されることを比較されたセルのフラグが示す場合だけ比
較器は一致を発生することができる。

【００１７】本発明のもう一つの側面に従って、第１セ
ットの位置内のビット数および第２セットの位置内のビ
ット数は所望値内の総ビット数に等しい。このような状
況では、各セル内の値（場所のアドレスに関連する）は
対応する所望値を表わす。しかしながら、第１および第
２セットの位置内のビットは所望値内の総ビット数に等
しくする必要はない。このような同等性が存在しなけれ
ば、各セル内の値はある範囲の所望値を表わす。

【００１８】さらに、第１セットの位置および第２セッ
トの位置は設計を単純化するために連続位置に実現する
ことができる。しかしながら、位置が連続的ではない別
の実施例を実現することができる。検出回路は汎用コン
ピュータシステムおよびリアルタイム内蔵システム等の
いくつかの環境内で実現することができる。

【００１９】本発明のさまざまな実施例の構造および動
作だけでなく、本発明のさらなる特徴および利点は添付
図に関して詳細に後述される。図面において、同じ参照
番号は一般的に同一の、機能的に類似した、および／ま
たは構造的に類似した要素を示す。要素が最初に現れる
図面は対応する参照番号の最左数字で示される。

【００２０】

【発明の実施の形態】１．発明の概観および検討 本発明はバス上の現在値がいくつかの所望値の中のいず
れか一つに等しいかどうかを決定するのに使用すること
ができる。ランダムアクセスメモリ（ＲＡＭ）を使用し
てこのような決定を効率的に行うことができる。このＲ
ＡＭはデータおよび命令を格納するのに使用されるＲＡ
Ｍ（「データＲＡＭ」）から区別するためにモニタＲＡ
Ｍと呼ばれる。決定を行うことができる方法の詳細につ
いては後述する。

【００２１】値（現在値および所望値の両方）は論理的
に対応する位置のいくつかのビットにより形成されると
考えられる。位置は、第１セットの位置および第２セッ
トの位置と呼ばれる、少なくとも２セットを含むものと
して区切ることができる。所望値はビット（所望値の）
が全体的に第１セットの位置においてモニタＲＡＭの場
所のアドレスに等しい場合だけその場所に関連づけられ
る。モニタＲＡＭの場所の内容は第２セットの位置内の
ビット（関連する所望値の）にセットされる。

【００２２】動作において、現在値がバスを介して送信
されると、第１セットの位置に対応する現在値のビット
がアドレスとしてモニタＲＡＭに与えられる。アクセス
された場所の内容が現在値の第２セットの位置に対応す
るビットと比較される。現在値はアクセスされたモニタ
ＲＡＭ場所に関連する所望値に等しいと考えられる。

【００２３】例示するための環境例に関して本発明のい
くつかの側面を次に説明する。本発明を完全に理解する
ために、さまざまな特定の詳細、関係、および方法が記
載される。しかしながら、当業者ならば本発明は一つ以
上の特定の詳細がなくても、あるいは他の方法でも実施
できることが容易にお判りであろう。また、本発明が曖
昧になるのを回避するために既知の構造や動作は詳細に
示されない場合もある。

【００２４】２．環境例 図１は本発明を実現することができる環境例を示すブロ
ック図である。プロセッサ１１０、モニタＲＡＭ１２
０、モニタ回路１３０、トレースブロック１４０、デー
タＲＡＭ（ランダムアクセスメモリ）１５０-１６０、
インターフェイス１９０および周辺装置１７０-１８０
を含むシステム１００が示されている。各コンポーネン
トの詳細については後述する。

【００２５】プロセッサ１１０はバス１５５を介してア
ドレスを送ることによりデータＲＡＭ１５０-１６０内
に格納されたデータ値にアクセスする。したがって、バ
ス１５５は一般的にプロセッサ１１０により送られたア
ドレスおよび応答して送信されるデータ値を運ぶ。バス
１５５を介して送信されるデータ（アドレスおよびデー
タ値）は現在値と呼ばれる。本発明は現在値が所望セッ
トの値の中のいずれか一つに等しいかどうかを決定する
のに使用することができる。

【００２６】一実施例では、汎用コンピュータシステム
がシステム１００を表わし、プロセッサ１１０は中央処
理装置（ＣＰＵ）と呼ばれる。あるいは、システム１０
０はリアルタイム内蔵システムで使用されるような特殊
目的処理システムを表わすことができる。一般的に、シ
ステム１００は異なる種類の環境において実現すること
ができる。プロセッサ１１０およびデータＲＡＭ１５０
-１６０は既知の方法で実現することができる。

【００２７】周辺装置１７０および１８０が入力または
出力操作に使用される。例えば、コンピュータシステム
では、キーボード、プリンタ等が周辺装置の例である。
一つ以上の外部システムを制御するためにインターフェ
イス１９０を使用することができる。外部システムを制
御する必要性は典型的にリアルタイム環境において存在
する（例えば、外部モータがシステム１００により制御
される）。周辺装置１７０および１８０、およびデータ
ＲＡＭ１５０および１６０はアドレス可能な装置の例で
あり、装置から入手できるデータは対応するアドレスを
送ることによりアクセスできるためにそう呼ばれる。

【００２８】トレースシステム１４０は現在値が所望値
に一致するかどうかをを示す信号を受信し、典型的には
バス１５５上に所望値が発生する時間の付近で、さまざ
まな信号およびコンポーネントの状態をトレースする。
信号を発生できる方法については後述する。トレースシ
ステム１４０は既知の方法で実現することができる。

【００２９】モニタＲＡＭ１２０はプログラマが所望セ
ットの値を指定するように構成することができる。本発
明の側面に従って提供される取決めを使用すれば少数の
メモリ場所しか必要としないようにすることができる。
モニタ回路１３０およびモニタＲＡＭ１２０は一緒に検
出回路と呼ぶことができ、バス１５５を介して送信され
る各現在値を指定された所望セットの値と比較して一致
が存在するかどうかを決定するように動作することがで
きる。このような比較を行うことができる方法は実施例
に関して後述される。

【００３０】３．モニタＲＡＭおよびモニタ回路 図２は、一実施例における、モニタＲＡＭ１２０および
モニタ回路１３０の詳細を示すブロック図である。モニ
タＲＡＭ１２０はいくつかのメモリ場所２２０-１から
２２０-Ｘを含んで示されており、各メモリ場所が特定
のアドレスを有する。後述するように、各メモリ場所の
アドレスおよびそのメモリ場所内に格納されたデータは
一緒にプログラマによりモニタされるよう求められる所
望値を表わす。対応する取決めについて最初に説明す
る。

【００３１】取決めについて、各値は対応するビット位
置にいくつかのビットを含む。Ｎ-ビット値を仮定する
と、各値はビット位置０から（Ｎ−１）を有する。いく
つかのビット位置は第１セットの位置の一部と考えられ
他のいくつかのビット位置は第２セットの位置の一部と
考えられる。簡単にするために、二つのセット内の位置
は全体的にＮ-ビット全てを含むものと仮定する。した
がって、第１セットはビット位置０からＸを含むことが
でき、第２セットはビット位置（Ｘ＋１）から（Ｎ−
１）を含むことができる。

【００３２】Ｎ-ビット値に関して続けると、モニタＲ
ＡＭ１２０はX-ビットアドレスを有するメモリ場所を含
む。すなわち、モニタＲＡＭ１２０のアドレスバス内の
ビット数は第１セット内のビット数に等しい。各メモリ
場所は第２セットの位置における所望値のビットを含ん
でいる。

【００３３】一実施例では、モニタＲＡＭ１２０は（Ｎ
−Ｘ）ビット語を含んでいる。このような状況では、第
１セットに対応する所望値のビットがメモリアドレスを
形成し、残りのビットはメモリアドレスを有するメモリ
場所に格納される。このような方法の一つの問題点は第
１セットの位置内の同じビットを共用する二つ以上の所
望値をモニタできないことがあることである。

【００３４】したがって、図２に示す別の実施例では、
各メモリ場所は４つのカラムを含んで示されており、各
カラムが（Ｎ−Ｘ）ビットを含んでいる。したがって、
各メモリ場所はカラム数に等しい数のセルを含むものと
論理的に考えられる（すなわち、本例では各場所内に４
カラム）。各セル内の１ビットがフラグとして使用され
る。フラグが一論理値を含む場合には、対応するセルは
有効な所望値を表わしもう一つの論理値はセルが有効な
所望値を含まないことを示す。一実施例では、フラグは
単一ビットとして実現される。

【００３５】したがって、図２の実施例は第１セットに
対応する位置内の同じビットを共用する４つまでの所望
値を指定するのに使用することができる。次に、このよ
うな方法に対応するモニタ回路について説明する。

【００３６】モニタ回路１３０はモニタＲＡＭ１２０の
各メモリ場所により指定される４つの所望値に対応する
４つの比較器２３０，２４０，２５０および２６０を含
んで示されている。各比較器は第２セットの位置内の現
在値のビット（バス１５５を介して受信される）および
モニタＲＡＭ１２０内に格納された対応する所望値の同
じビット位置を比較する。各比較器２３０-２６０は二
つの入力が一致すれば一つの論理値（例えば、１）を発
生し、そうでなければもう一つの論理値を発生する。

【００３７】したがって、比較器の出力を使用して現在
値がモニタＲＡＭ１２０により表示される所望値のいず
れかに一致するかどうかを決定することができる。次
に、図２の回路の動作について例を挙げて説明する。

【００３８】４．例 例として、下記の４つの値（「所望値」）がバス１５５
上で検出されるものと仮定する、01010 000011111
（「第１の所望値」）、01001 111110000（「第２の所
望値」）、01110 000101010（「第３の所望値」）、011
10 010101011（「第４の所望値」）。各所望値は１４ビ
ット長であり引例に対しては１４ビット位置０-１３を
含む。ビット位置は２セットに区切られ、第１のセット
は５ビット位置（例えば、位置９-１３）を含んでい
る。第２のセットは９ビット位置０-８を含んでいる。

【００３９】各セット内のビット位置は前例のように連
続的である必要はない。さらに、第１のセットおよび第
２のセット内のビット数は各値内の総ビット数に等しく
する必要はない。このような同等性が存在しない場合に
は、各セル内の値はある範囲の所望値を表わす。さら
に、より下位の数ビット（すなわち、本例では０-８）
もモニタＲＡＭ１２０へのアドレスとして使用すること
ができる（より上位の９-１３ビットの替わりに）。

【００４０】例を続けて、第１セットの位置内のビット
は全体的に１０に等しいため、第１の所望値がメモリ場
所１０(01010)に割り当てられる。メモリ場所１０の第
１のセルの内容は１０ビットにより形成され、その９ビ
ットは第２セットの位置におけるビット（第１の所望値
の）に対応する000011111にセットされる。セルの内容
の第１０ビットにおけるフラグは１にセットされてセル
が有効な所望値を含むことを示す。同様に、第２の所望
値の第２セットの位置におけるビット(111110000)はメ
モリ場所９(01001)におけるセルの内容を形成する。

【００４１】第３および第４の所望値は第１セットの位
置内の同じ値を共用するため場所１４(01110)に割り当
てられる。場所１４の第１（図２の最左カラムに対応す
る）および第２セルの内容は、それぞれ、第３および第
４の所望値の第２セットの位置におけるビットを表わす
000101010および010101011により形成することができ
る。対応するフラグも１にセットされる。残り全てのセ
ル（４つの所望値に対する４セル以外）のフラグは０に
セットして対応するセル内に有効な所望値は格納されな
いことを示すことができる。

【００４２】次に、現在値がモニタＲＡＭ１２０により
表示される所望値の中の一つに等しいかどうかを決定す
ることができる方法について説明する。バス１５５上に
異なるバスサイクル（すなわち、時点）で下記の3つの
値（“現在値”）が生じるものと仮定する、00011 1010
10100（“第１の現在値”）、01001 000011111（“第２
の現在値”）、01110 010101011（“第３の現在
値”）。各ビットは１４ビット語長であり（各所望値の
長さと同じ）引例に対して１４ビット位置０-１３番を
含んでいる。現在値は前記した区切り方法（すなわち、
第１セットの位置の０-８ビットおよび第２セットの位
置の９-１３ビット）と矛盾しないモニタＲＡＭ１２０
および比較器２３０，２４０，２５０および２６０と共
に使用される。

【００４３】バス１５５上に第１の現在値(00011 10101
0100)が存在することによりモニタＲＡＭ１２０のメモ
リ場所３の内容は第１セットの位置（第１の現在値の）
におけるビットが全体的に３(00011)に等しいものとし
て検索される。４つのセル全てのフラグがゼロにプリセ
ットされる（無効なデータを示す）ため、全ての比較器
２３０，２４０，２５０および２６０が論理値（例え
ば、０）を発生して第１の現在値がいずれの所望値とも
等しくないことを示す。

【００４４】バス１５５上に第２の現在値(01001 00001
1111)が存在することによりモニタＲＡＭ１２０のメモ
リ場所９の内容は第１セットの位置（第２の現在値の）
におけるビットが全体的に９(01001)に等しいものとし
て検索される。メモリ場所９において、第２の所望値は
セルにより表わされるため第１のセル内のフラグ（第９
ビット）は１にプリセットされる。比較器２３０は第２
の現在値の第２セットの位置のビット、すなわち、0000
11111をメモリ場所９（やはり、000011111）を有する第
１のセルの内容と比較し、１の値を発生して一致が存在
することを示す。残りの比較器２４０，２５０および２
６０は場所９の対応するセルのフラグが０にプリセット
されるため０の出力を発生する。

【００４５】同様に、バス１５５上に第３の現在値(011
10 010101011)が存在することにより４つの比較器は場
所１４の４つのセルの内容を第３の現在値の第２セット
の位置におけるビット(010101011)と比較する。第３お
よび第４の比較器（２５０および２６０）は対応するビ
ットのフラグがセットされて有効な現在値が表示されな
いことを示すため０の出力を発生する。比較器２３０は
セル内容(000101010)が010101011に一致しないため０の
出力を発生する。しかしながら、比較器２４０は第２の
セルの内容が第３の現在値の第２セットの位置における
ビットに一致するため１を発生する。

【００４６】したがって、前記した実施例はバスを介し
て送信される現在値がいずれか一つの所望値に等しいか
どうかを決定するのに使用することができる。決定は本
発明に従って提供される取決めを使用することにより、
小さなメモリ装置を使用して迅速に実施される。

【００４７】５．結論 本発明のさまざまな実施例について説明してきたが、そ
れらは単なる例として提示されたものであって制約的意
味合いはない。したがって、本発明の範囲は前記したい
ずれの実施例にも制約はされず、特許請求の範囲および
それに相当するものだけに従って明示される。以上の説
明に関して更に以下の項を開示する。

【００４８】（１）バス上での複数の所望値の中の一つ
の発生を検出するための検出回路であって、前記検出回
路は、複数の場所を含むランダムアクセスメモリ（ＲＡ
Ｍ）であって、前記複数の場所の各々が対応するアドレ
スによりアドレスされ、各所望値の第２セットの位置に
おけるビットをランダムアクセスメモリ（ＲＡＭ）の所
望値の第１セットの位置におけるビットにより形成され
るアドレスを有する場所に格納し、前記第１セットの位
置および前記第２セットの位置は重複しないランダムア
クセスメモリ（ＲＡＭ）と、前記ＲＡＭの出力をもう一
つの入力と比較して結果を発生する比較器と、を含み、
現在値の前記第１セットの位置におけるビットはアドレ
スとして前記ＲＡＭに与えられて、前記ＲＡＭが前記ア
ドレスに対応する場所に格納されたデータを前記出力と
して与えるようにし、前記場所は前記複数の場所内に含
まれ、前記現在値の前記第２セットの位置におけるビッ
トは前記もう一つの入力として与えられ、したがって、
前記結果は前記現在値が前記複数の所望値の中の少なく
とも一つに等しいかどうかをを示す検出回路。

【００４９】（２）第１項記載の検出回路であって、前
記複数の場所の各々が複数のセルを含み、前記複数のセ
ルの各々が前記第２セットの位置内の位置数に等しい数
のビットを含む検出回路。

【００５０】（３）第２項記載の検出回路であって、前
記複数のセルの各々が、さらに、対応するセルが有効な
所望値を格納しているかどうかを示すフラグを含む検出
回路。

【００５１】（４）第２項記載の検出回路であって、さ
らに、前記複数のセルと同数の複数の比較器を含み、前
記複数の比較器の各々が対応するセル内に格納された対
応する所望値を比較し、前記複数の比較器は前記比較器
を含む検出回路。

【００５２】（５）第１項記載の検出回路であって、前
記所望値の各々がＮ-ビットを含み、Ｎは正の整数であ
り、前記第１セットの位置におけるビット数および前記
第２セットの位置におけるビット数はＮに等しい検出回
路。

【００５３】（６）第１項記載の検出回路であって、前
記第１セットの位置および前記第２セットの位置の各々
が連続的である検出回路。

【００５４】（７）第１項記載の検出回路であって、前
記第１セットの位置および前記第２セットの位置の少な
くとも一つは連続的ではない検出回路。

【００５５】（８）第５項記載の発明であって、さら
に、第２のＲＡＭを含み、前記ＲＡＭおよび前記第２の
ＲＡＭは、それぞれ、前記第１セットの位置における同
じビットを共用する第１の所望値および第２の所望値を
格納する発明。

【００５６】（９）アドレス可能な装置と、プロセッサ
と、前記アドレス可能な装置と前記プロセッサ間で現在
値を転送するバスと、複数の場所を含むモニタメモリで
あって、前記複数の場所の各々が対応するアドレスによ
りアドレスされ、各所望値の第２セットの位置における
ビットをランダムアクセスメモリ（ＲＡＭ）の所望値の
第１セットの位置におけるビットにより形成されるアド
レスを有する場所に格納し、前記第１セットの位置およ
び前記第２セットの位置は重複しないモニタメモリと、
前記モニタメモリの出力をもう一つの入力と比較して結
果を発生する比較器と、を含み、現在値の前記第１セッ
トの位置におけるビットはアドレスとして前記モニタメ
モリに与えられて、前記モニタメモリが前記アドレスに
対応する場所に格納されたデータを前記出力として与え
るようにし、前記場所は前記複数の場所内に含まれ、前
記現在値の前記第２セットの位置におけるビットは前記
もう一つの入力として前記比較器に与えられ、したがっ
て、前記結果は前記現在値が前記複数の所望値の中の少
なくとも一つに等しいかどうかをを示すシステム。

【００５７】（１０）第９項記載のシステムであって、
前記複数の場所の各々が複数のセルを含み、前記複数の
セルの各々が前記第２セットの位置内の位置数に等しい
数のビットを含むシステム。

【００５８】（１１）第１０項記載のシステムであっ
て、前記複数のセルの各々が、さらに、対応するセルが
有効な所望値を格納しているかどうかを示すフラグを含
み、前記比較器は対応するセルが有効な所望値を含むこ
とを前記フラグが示す場合のみ比較操作を実施するシス
テム。

【００５９】（１２）第１０項記載のシステムであっ
て、さらに、前記複数のセルと同数の複数の比較器を含
み、前記複数の比較器の各々が対応するセル内に格納さ
れた対応する所望値を比較し、前記複数の比較器は前記
比較器を含むシステム。

【００６０】（１３）第９項記載のシステムであって、
前記第１セット内のビット数および前記第２セット内の
ビット数はＮに等しく、前記所望値の各々がＮ-ビット
を含み、Ｎは正の整数であるシステム。

【００６１】（１４）第１３項記載の発明であって、前
記システムは汎用コンピュータシステムまたはリアルタ
イム埋込システム内に実現され、前記アドレス可能な装
置はデータＲＡＭおよび周辺装置の一つを含む発明。

【００６２】（１５）バス上での複数の所望値の中の一
つの発生を検出する検出回路であって、前記所望値の各
々がＮ-ビットを含み、Ｎは正の整数であり、前記検出
回路は、各所望値の第２セットの位置におけるビットを
ランダムアクセスメモリ（ＲＡＭ）の第１セットの位置
における所望値のビットにより形成されるアドレスを有
する場所に格納する手段と、アクセスアドレスとして前
記ＲＡＭに与える手段であって、前記アクセスアドレス
は前記第１セットの位置における前記現在値のビットを
含み、前記与える手段は前記ＲＡＭに出力を発生させる
手段と、前記出力をもう一つの入力と比較して結果を発
生する手段であって、前記もう一つの入力は前記第２セ
ットの位置における前記現在値のビットを含む手段と、
を含み、前記結果は前記現在値が前記複数の所望値の中
の一つと一致するかどうかを示す検出回路。

【００６３】（１６）第１５項記載の検出回路であっ
て、前記複数の場所の各々が複数のセルを含み、前記複
数のセルの各々が前記第２セットの位置内の位置数に等
しい数のビットを含む検出回路。

【００６４】（１７）第１６項記載の検出回路であっ
て、前記複数のセルの各々が、さらに、対応するセルが
有効な所望値を格納しているかどうかを示す手段を含む
検出回路。

【００６５】（１８）第１６項記載の検出回路であっ
て、さらに、前記複数のセルと同数の複数の比較手段を
含み、前記複数の比較手段の各々が対応するセル内に格
納された対応する所望値を比較し、前記複数の比較手段
は前記比較手段を含む検出回路。

【００６６】（１９）現在値が複数の所望値の中の一つ
に一致するかどうかを決定する方法であって、前記方法
は、各所望値の第２セットの位置におけるビットをラン
ダムアクセスメモリ（ＲＡＭ）の第１セットの位置にお
ける所望値のビットにより形成されるアドレスを有する
場所に格納するステップと、前記ＲＡＭにアクセスアド
レスを与えるステップであって、前記アクセスアドレス
は前記第１セットの位置における前記現在値のビットを
含み、前記与えるステップにより前記ＲＡＭは出力を発
生するようにされるステップと、前記出力をもう一つの
入力と比較して結果を発生するステップであって、前記
もう一つの入力は前記第２セットの位置における前記現
在値のビットを含むステップと、を含み、前記結果は前
記現在値が前記複数の所望値の中の一つと一致するかど
うかをを示す方法。

【００６７】（２０）第１９項記載の方法であって、前
記場所は複数のセルを含み、前記複数のセルの各々が前
記第２セットの位置内の位置数に等しい数のビットを含
み、前記方法は、さらに、第１の所望値の前記第２セッ
トの位置におけるビットを第１のセル内に格納し第２の
所望値の前記第２セットの位置におけるビットを第２の
セル内に格納するステップを含み、前記第１の所望値お
よび前記第２の所望値は前記複数の値内に含まれ前記第
１のセルおよび前記第２のセルは前記複数のセル内に含
まれる方法。

【００６８】（２１）第２０項記載の方法であって、さ
らに、前記複数のセルの各々にフラグが含まれ、前記フ
ラグは前記複数のセルの中の対応する一つのセル内に有
効な所望値が格納されているかどうかを示す方法。

【００６９】（２２）第２０項記載の方法であって、さ
らに、前記第２セットの位置における前記現在値のビッ
トを前記アクセスアドレスに対応する場所に含まれる前
記複数のセルの各々の内容と比較するステップを含む方
法。

【００７０】（２３）バスを介して送信される現在値が
いくつかの所望値の中のいずれかに等しいかどうかを決
定する回路。この回路はモニタランダムアクセスメモリ
（ＲＡＭ）（１２０）、およびモニタ回路（１３０）を
含むことができる。第２セットの位置における所望値の
ビットが第１セットの位置における所望値のビットによ
り形成されるアドレスを有する場所（モニタＲＡＭの）
（２２０-１，．．．，２２０-Ｘ）に格納される。バス
を介して値（“現在値”）が送信されると、第１セット
の位置における現在値のビットがアドレスとしてモニタ
ＲＡＭ（１２０）に与えられ、それはアドレスされた場
所に格納されたビットを出力として発生する。モニタ回
路（１３０）はモニタＲＡＭ（１２０）の出力を第２セ
ットの位置における現在値のビットと比較して（２３
０，２４０，２５０，２６０）結果を発生する。この結
果はバス上に所望値が発生しているかどうかを示す。

【図面の簡単な説明】

【図１】本発明を実現することができる環境例を示すブ
ロック図である。

【図２】本発明に従ったマルチプレクサの実施例の詳細
を示すブロック図である。

【符号の説明】

１００ システム １１０ プロセッサ １２０ モニタＲＡＭ １３０ モニタ回路 １４０ トレースブロック １５０，１６０ データＲＡＭ １５５ バス １７０，１８０ 周辺装置 １９０ インターフェイス ２３０，２４０，２５０，２６０ 比較器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヴェンカテーシュ ナタラジャン インド国 カルナタカ、ビイジャナガル バンガローア、セントラル エクサイセ レイアウト、ファースト クロス、127 (72)発明者 ラジェンドラ エス、マルルカー インド国 マハラシトラ、プネ、サント エクナス ソサイエティ ビブベワディ、 プロト ナンバー 43 Ｆターム(参考） 5B042 GA32 GC08 JJ29 JJ41 LA09 LA24

Claims (2)

【特許請求の範囲】
1. 【請求項１】 バス上での複数の所望値の中の一つの発
   生を検出するための検出回路であって、前記検出回路
   は、 複数の場所を含むランダムアクセスメモリ（ＲＡＭ）で
   あって、前記複数の場所の各々が対応するアドレスによ
   りアドレスされ、各所望値の第２セットの位置における
   ビットをランダムアクセスメモリ（ＲＡＭ）の所望値の
   第１セットの位置におけるビットにより形成されるアド
   レスを有する場所に格納し、前記第１セットの位置およ
   び前記第２セットの位置は重複しないランダムアクセス
   メモリ（ＲＡＭ）と、 前記ＲＡＭの出力をもう一つの入力と比較して結果を発
   生する比較器と、を含み、 現在値の前記第１セットの位置におけるビットはアドレ
   スとして前記ＲＡＭに与えられて、前記ＲＡＭが前記ア
   ドレスに対応する場所に格納されたデータを前記出力と
   して与えるようにし、前記場所は前記複数の場所内に含
   まれ、 前記現在値の前記第２セットの位置におけるビットは前
   記もう一つの入力として与えられ、 したがって、前記結果は前記現在値が前記複数の所望値
   の中の少なくとも一つに等しいかどうかをを示す検出回
   路。
2. 【請求項２】 現在値が複数の所望値の中の一つに一致
   するかどうかを決定する方法であって、前記方法は、 各所望値の第２セットの位置におけるビットをランダム
   アクセスメモリ（ＲＡＭ）の第１セットの位置における
   所望値のビットにより形成されるアドレスを有する場所
   に格納するステップと、 前記ＲＡＭにアクセスアドレスを与えるステップであっ
   て、前記アクセスアドレスは前記第１セットの位置にお
   ける前記現在値のビットを含み、前記与えるステップに
   より前記ＲＡＭは出力を発生するようにされるステップ
   と、 前記出力をもう一つの入力と比較して結果を発生するス
   テップであって、前記もう一つの入力は前記第２セット
   の位置における前記現在値のビットを含むステップと、
   を含み、 前記結果は前記現在値が前記複数の所望値の中の一つと
   一致するかどうかを示す方法。