KR0164930B1 - 에뮬레이터의 프로그램 정지 방법 - Google Patents
에뮬레이터의 프로그램 정지 방법 Download PDFInfo
- Publication number
- KR0164930B1 KR0164930B1 KR1019950011418A KR19950011418A KR0164930B1 KR 0164930 B1 KR0164930 B1 KR 0164930B1 KR 1019950011418 A KR1019950011418 A KR 1019950011418A KR 19950011418 A KR19950011418 A KR 19950011418A KR 0164930 B1 KR0164930 B1 KR 0164930B1
- Authority
- KR
- South Korea
- Prior art keywords
- bit
- flag
- address
- program
- stop
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45504—Abstract machines for programme code execution, e.g. Java virtual machine [JVM], interpreters, emulators
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술분야 :
마이크로 컴퓨터의 에뮬레이터에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제 :
회로설계시 보다 효육적으로 설계 할 수 있고, 또한 기능을 향상시킬수 있는 에뮬레이터를 제공함에 있다.
3. 발명의 해결방법의 요지 :
두 스태틱 램의 한단자는 어드레스 버스에 접속하고, 다른 단자는 데이타 버스 및 컨트롤 버스에 각각 접속하고, 상기 컨트롤 버스에는 플래그 감지 및 정지제어부를 접속하여, 상기 플래그 감지 및 정지제어부에 플래그를 설정한 뒤 사용자 프로그램이 수행도중에 상기 플래그를 정한 번지에 도달하게 되면 정지하게 되는 에뮬레이터를 제공함에 있다.
4. 발명의 중요한 용도 :
마이크로 컴퓨터 등의 사용자 프로그램 정지에 사용된다.
Description
제1도는 본 발명에 따라 에뮬레이터를 나타낸 블럭도이다.
제2도는 본 발명의 실시예에 따른 플래그를 나타낸 도면이다.
본 발명은 마이크로 컴퓨터에 관한 것으로서 특히 에뮬레이터에서의 사용자 프로그램을 정지하는 방법 및 장치에 관한 것이다.
종래의 에뮬레이터(Emulator)에서 사용자 프로그램을 정지하는 방식을 소프트웨어(Software)적으로 호스트-퍼스널 컴퓨터(Host-Personal Computer,이하 호스트 PC)에서 제어하는 방식과 하드웨어(Hardware)적으로 에뮬레이터의 회로중 비교기를 이용하여 실제 사용자 프로그램의 실행중인 어드레스와 정지(Break)시킬 어드레스가 비교되도록 하는 방식이 있는데 이때는 상기 비교기가 하나의 어드레스를 비교할 때마다 하나씩 필요해지므로 많은 어드레스를 정지시키려 하면 그에 해당하는 수 만큼 비교기가 추가되어지는 문제점을 가지게 된다.
따라서 본 발명의 목적은 종래의 회로 설계시 보다 효율적으로 설계할 수 있고, 또한 기능을 향상시킬수 있는 에뮬레이터를 제공함에 있다.
상기와 같은 본 발명의 목적을 달성하기 위하여 본 발명은 두 스태틱 램의 한단자는 어드레스 버스에 접속하고, 다른 단자는 데이타 버스 및 컨트롤 버스에 각각 접속하고, 상기 컨트롤 버스에는 플래그 감지 및 정지제어부를 접속하여 상기 플래그 감지 및 정지제어부에 플래그를 설정한 뒤 사용자 프로그램이 수행도중에 상기 플래그를 정한 번지에 도달하게 되면 정지하게 되는 에뮬레이터를 제공함에 있다.
이하 본 발명의 바람직한 실시예들의 상세한 설명이 첨부된 도면들을 참조하여 설명된다.
제1도는 본 발명에 따라 에뮬레이터의 메모리 블럭을 나타낸 블럭도이다.
제1도를 참조하면, 서로 동일한 용량을 가지는 두 개의 스태틱 램(10,20,Static RAM,이하 메모리)의 한 단자는 같은 어드레스 버스(Address Bus)에 16비트의 라인에 의해 접속되고 다른 단자는 각각 데이타 버스(Data Bus) 및 컨트롤 버스(Control Bus)에 8비트의 라인에 의해 접속된다.
상기 두 메모리 중 한 메모리(10)는 사용자 프로그램의 기억장소로 이용하고, 다른 하나의 메모리(20,이하 확장 메모리라 칭함)는 플래그(Flag)의 기억장소로 이용된다. 또한 사용자 프로그램의 수행중 정지해야 하는 경우에 대하여 사용자 프로그램 정지용 플래그를 상기 확장 메모리(20)의 해당 특정번지에 지정해 놓는다. 이후 사용자 프로그램이 수행되다가 상기 특정번지가 억세스(Access)되면 상기 확장 메모리(20)에 저장되었던 플래그가 출력되어 이를 모니터(Moniter)하고 있던 감지기(Detector)에 의해 검출되는데 이를 사용자 프로그램 정지조건으로 사용한다.
제2도는 본 발명의 실시예에 따른 플래그를 나타낸 도면이다.
제2도를 참조하면, 8비트의 어드레스 번지(12)는 최하위 비트(Least Significant Bit,이하 LSB)인 비트0(4)와 최상위 비트(Most Significant Bit, 이하 MSB)인 비트7(11)사이에 여섯 개의 비트들(5,6,7,8,9,10)을 가진다. 상기 비트0(4)는 프로그램 정지점을 지정하기 위한 플래그이고, 상기 비트1(5)는 추적하기 위한 플래그이고, 상기 비트2(6)는 타이머(Timer)시작을 위한 플래그이고, 상기 비트3(7)는 상기 타이머를 정지시키기 위한 플래그이다. 또한 상기 각 비트1~7들에 대한 기능의 할당을 설계자가 임의대로 조정할 수 있음은 이 기술분야에서 통상의 지식을 가진자에게 자명할 것이다. 예를 들어 상기 프로그램 정지 플래그인 비트0(4)를 상기 비트1(5)~비트7(11)들중 어느것에나 임무를 할당 할 수 있다. 만약 1F08H 번지를 정지하기 위한 번지로 정하고자 할 때 상기 확장 메로리(20)의 8비트중 최하위 비트(Least Significant Bit, 이하 LSB)인 비트0(4)를 논리값1로 지정하여 상기 플래그 감지 및 정지제어부(30)에 접속하면, 상기 사용자 프로그램이 수행중에 상기 1F08H번지를 만나면 확장메로리(20)의 상기 비트0(4)가 논리값1로 출력되게되고 그와 동시에 상기 플래그 감지 및 정지제어부(30)에 논리값1이 입력되므로써 상기 플래그 감지 및 정지제어부(30)가 사용자 프로그램을 정지시키기 위한 동작을 시작하고 결국 사용자 프로그램은 1F08H번지에서 정지하게 된다.
상기 8비트의 어드레스 번지를 가지는 메모리를 예를 들어 설명하였지만 본 발명은 상기 메모리를 병렬로 더 추가하여 사용한다면 16비트 및 32비트 그리고 그이상도 확장 가능하다는 것은 이 기술분야에서 통상의 지식을 가진자에서 자명 할 것이다.
전술한 바와 같이 본 발명에 따른 에뮬레이터는 즉각적인 사용자 프로그램의 정지를 실행 할수 있는 이점을 갖는다. 또한 사용자 프로그램의 전영역에 정지가 가능한 이점을 갖게된다. 또한 사용자 프로그램의 명령 개수만큼 정지 조건을 줄 수 있는 이점을 가진다.
Claims (6)
- 프로그램의 수행하는 에뮬레이터 장치에 있어서, 상기 프로그램을 내부의 저장영역에 저장하며 인가되는 어드레스에 응답하여 상기 프로그램을 데이타로서 출력하는 에뮬레이터 메모리와, 상기 어드레스 버스에 상기 메모리와 공통 연결되며 상기 메모리에 저장된 프로그램의 정지 정보를 미리 설정된 어드레스에 대응하여 플래그 데이타로서 저장하고 있는 확장 메모리와, 사용자 프로그램을 정지시키기 위하여, 상기 인가되는 어드레스가 상기 미리 설정된 어드레스일 때 상기 확장 메모리로부터 출력되는 상기 플래그 데이타를 검출하고 제어버스를 통해 상기 프로그램을 정지시키기 위한 제어신호를 출력하는 플래그 감지 및 정지제어부를 구비함을 특징으로 하는 에뮬레이터 장치.
- 프로그램을 내부의 저장영역에 저장하는 메모리들을 가지는 에뮬레이터의 사용자 프로그램 정지제어방법에 있어서, 상기 메모리중 한 메모리는 사용자 프로그램을 기억하고 다른 메모리는 상기 사용자 프로그램을 정지하기 위한 플래그를 기억하는 단계와, 상기 다른 메모리에 저장된 특정번지가 억세스되면 플래그가 출력되는 단계와, 플래그 감지 및 정지제어부에서 상기 출력된 플래그를 감지하여 컨트롤 버스로 출력을 내보내는 단계를 구비함을 특징으로 하는 사용자 프로그램 정지제어방법.
- 제2항에 있어서, 상기 플래그는 8비트임을 특징으로 하는 사용자 프로그램 정지제어방법.
- 제3항에 있어서, 상기 8비트의 플래그중 정지시킬 특정번지의 정지점을 지정하기 위한 비트와, 상기 특정번지를 추적하기 위한 비트와, 타이머 시작을 위한 비트와, 상기 타이머 정지를 위한 비트를 가짐을 특징으로 하는 사용자 프로그램 정지제어방법.
- 제4항에 있어서, 상기 8비트의 플래그중 최하위 비트는 상기 특정번지의 정지점을 지정하기 위한 비트이고, 두번째 비트는 상기 특정번지를 추적하기 위한 비트이고, 세번째 비트는 상기 타이머 시작을 위한 비트이고, 네번째 비트는 상기 타이머 정지를 위한 비트임을 특징으로 하는 사용자 프로그램 정지제어방법.
- 제2항에 있어서, 상기 플래그가 그 논리값을 1혹은0으로 설정가능함을 특징으로 하는 사용자 프로그램 정지제어방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950011418A KR0164930B1 (ko) | 1995-05-10 | 1995-05-10 | 에뮬레이터의 프로그램 정지 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950011418A KR0164930B1 (ko) | 1995-05-10 | 1995-05-10 | 에뮬레이터의 프로그램 정지 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960042342A KR960042342A (ko) | 1996-12-21 |
KR0164930B1 true KR0164930B1 (ko) | 1999-01-15 |
Family
ID=19414081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950011418A KR0164930B1 (ko) | 1995-05-10 | 1995-05-10 | 에뮬레이터의 프로그램 정지 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0164930B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100377165B1 (ko) * | 2000-12-30 | 2003-03-26 | 주식회사 하이닉스반도체 | 억세스 시간의 선택적 조정 기능을 갖는 램 억세스 장치 |
-
1995
- 1995-05-10 KR KR1019950011418A patent/KR0164930B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960042342A (ko) | 1996-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4347565A (en) | Address control system for software simulation | |
KR910006856A (ko) | 어드레스 레지스터를 이용하여 동적으로 버스제어를 실행하는 마이크로컴퓨터 | |
JPH11161547A (ja) | データ処理装置用記憶装置、および記憶場所にアクセスする方法 | |
GB2325061A (en) | Access rights for overlapping logical areas | |
US5339402A (en) | System for connecting an IC memory card to a central processing unit of a computer | |
US6052801A (en) | Method and apparatus for providing breakpoints on a selectable address range | |
US5018062A (en) | Method and apparatus for overriding a ROM routine in response to a reset | |
US6647475B2 (en) | Processor capable of enabling/disabling memory access | |
KR0164930B1 (ko) | 에뮬레이터의 프로그램 정지 방법 | |
US5477503A (en) | Efficient local-bus ROM memory for microprocessor systems | |
US4628450A (en) | Data processing system having a local memory which does not use a directory device with distributed resident programs and a method therefor | |
US5036516A (en) | Process and means for selftest of RAMs in an electronic device | |
US7103804B2 (en) | Method of generating an interrupt signal when application is performed outside of designated region | |
JPH0246970B2 (ja) | Memorikakuchohoshiki | |
KR0158487B1 (ko) | 반도체 메모리 캐쉬메모리 제어장치 및 그 방법 | |
EP0346915A2 (en) | Cache breakpoint system for computers | |
JPH0269844A (ja) | メモリのページ切換方式 | |
KR940011045B1 (ko) | 마이크로 컨트롤 유닛의 인터럽트 백터 어드레싱 방법 | |
JPS6120160A (ja) | アドレツシング例外検出方式 | |
KR0155931B1 (ko) | 외부에서 억세스 가능한 온칩 캐시 메모리 시스템 | |
KR0176186B1 (ko) | Pc 칩세트의 어드레스 매핑회로 | |
JP2570361B2 (ja) | 記憶制御方式 | |
EP0423735B1 (en) | Microprocessor having parity check function | |
JPH0512071A (ja) | トレース回路 | |
JPS623353A (ja) | アドレス空間拡張装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060830 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |