KR0176186B1 - Pc 칩세트의 어드레스 매핑회로 - Google Patents

Pc 칩세트의 어드레스 매핑회로 Download PDF

Info

Publication number
KR0176186B1
KR0176186B1 KR1019950069727A KR19950069727A KR0176186B1 KR 0176186 B1 KR0176186 B1 KR 0176186B1 KR 1019950069727 A KR1019950069727 A KR 1019950069727A KR 19950069727 A KR19950069727 A KR 19950069727A KR 0176186 B1 KR0176186 B1 KR 0176186B1
Authority
KR
South Korea
Prior art keywords
address
system management
mapping
central processing
processing unit
Prior art date
Application number
KR1019950069727A
Other languages
English (en)
Other versions
KR970049591A (ko
Inventor
김관영
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950069727A priority Critical patent/KR0176186B1/ko
Publication of KR970049591A publication Critical patent/KR970049591A/ko
Application granted granted Critical
Publication of KR0176186B1 publication Critical patent/KR0176186B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

본 발명은 씨스템 관리 램(SMRAM)의 위치를 중앙처리장치(CPU) 형에 상관없이 매핑함으로써 메모리를 효율적으로 사용할 수 있게 하는 PC 칩세트의 어드레스 매핑회로에 관한 것이다. 본 발명은, 씨스템 관리모드 신호 및 매핑 인에이블 비트에 응답하여, 상기 씨스템 관리 램을 엑세스하기 위해 상기 중앙처리장치로부터 입력되는 제1어드레스와 상기 씨스템 관리 램의 크기 및 상기 중앙처리장치의 형(Type)에 따라 사용자가 미리 입력한 제2어드레스를 비교하는 비교기: 및 상기 제1어드레스와 상기 제2어드레스가 일치할 경우에는 매핑하고자 하는 제3어드레스를 선택하여 출력하고, 상기 제1어드레스와 상기 제2어드레스가 일치하지 않을 경우에는 상기 중앙처리장치로부터 입력되는 상기 제1어드레스를 선택하여 출력하는 선택부를 구비하는 것을 특징으로 한다.

Description

PC 칩세트의 어드레스 매핑회로
제1도는 본 발명에 따른 PC 칩세트의 어드레스 매핑회로의 회로도.
제2도는 제1도에 도시된 어드레스 제어회로의 구체회로도.
제3도는 제1도에 도시된 어드레스 선택회로의 구체회로도.
본 발명은 PC 칩세트(Chipset)에 관한 것으로, 특히 SMRAM(System Management RAM)의 위치를 CPU 형(Type)에 상관없이 매핑(Mapping)함으로써 메모리를 효율적으로 사용할 수 있게 하는 PC 칩세트의 어드레스 매핑(Mapping)회로에 관한 것이다.
최근에 퍼스널 컴퓨터(Personal Computer, 이하 PC라 칭함)에서는, 사용자가 퍼스널 컴퓨터를 사용하지 않을 경우에 파우워(Power) 소모를 줄이기 위한 여러가지 연구들이 진행되고 있다.
상기 기능을 파우워 관리(Power Management) 기능 또는 씨스템 관리 모드(System Management Mode, 이하 SMM이라 칭함)라고 명명하고 있고, 상기 기능을 갖는 PC를 환경을 보호하기 위한 씨스템(System)이란 의미에서 그린(Green) PC라 부르고 있다.
PC에서 상기 SMM 기능을 지원하기 위해서는, 중앙처리장치(Central Processing Unit, 이하 CPU라 칭함)의 상태를 보관하고, 씨스템 관리 인터럽트(System Management Interrupt, 이하 SMI라 칭함) 핸들러(Handler)라는 씨스템 관리 프로그램을 저장하는 장소가 필요하다.
상기 장소를 일반적으로 씨스템 관리 램(System Management RAM, 이하 SMRAM이라 칭함)이라 부르고 있고, 각 CPU 메이커(Maker)들은 상기 SMRAM의 위치를 각 메이커마다 다르게 나름대로 정의하고 있다. 예컨데 Cyrix사의 CPU 경우에는 상기 SMRAM의 위치를 어떤 위치에라도 정의할 수 있고 Intel사의 CPU 경우에는 어드레스 38000h 내지 3FFFFh로 정의하고 있다.
따라서 본 발명의 목적은 모든 CPU의 SMM 기능을 지원하기 위해서, 상기 SMRAM의 위치를 CPU 형에 상관없이 매핑(Mapping)함으로써 메모리를 효율적으로 사용할 수 있게 하는 PC 칩세트의 어드레스 매핑회로를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 PC 칩세트의 어드레스 매핑회로는, SMM 기능을 지원하기 위해 CPU의 상태를 보관하고 씨스템 관리 프로그램을 저장하는 SMRAM에 대한 PC 칩세트의 어드레스 매핑회로에 있어서, 씨스템 관리모드 신호 및 매핑 인에이블 비트에 응답하여, 상기 SMRAM을 엑세스하기 위해 CPU로부터 입력되는 제1어드레스와 상기 SMRAM의 크기 및 상기 CPU의 형(Type)에 따라 사용자가 미리 입력한 제2어드레스를 비교하는 비교기; 및 상기 제1어드레스와 상기 제2어드레스가 일치할 경우에는 매핑하고자 하는 제3어드레스를 선택하여 출력하고, 상기 제1어드레스와 상기 제2어드레스가 일치하지 않을 경우에는 상기 CPU로부터 입력되는 상기 제1어드레스를 선택하여 출력하는 선택부를 구비하는 것을 특징으로 한다.
이하 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명에 따른 PC 칩세트의 어드레스 매핑회로의 회로도이다.
제1도를 참조하면, 상기 어드레스 매핑회로는, 씨스템 관리모드 신호(SMIACTX) 및 매핑 인에이블 비트(REG38[7])에 응답하여, SMRAM(도시되지 않음)을 엑세스하기 위해 CPU로부터 입력되는 제1어드레스(A3l, A[29:15])와 상기 SMRAM의 크기 및 상기 CPU의 형(Type)에 따라 사용자가 미리 입력한 제2어드레스(REG3A[7:0], REG39[7:0], REG38[6])를 비교하는 비교기(5), 및 상기 제1어드레스(A3l, A[29:15])와 상기 제2어드레스(REG3A[7:0], REG39[7:0], REG38[6])가 일치할 경우에는 매핑하고자 하는 제3어드레스(REG3C[7], RMA[29:15])를 선택하여 출력하고, 상기 제1어드레스(A3l, A[29:15])와 상기 제2어드레스(REG3A[7:0], REG39[7:0], REG38[6])가 일치하지 않을 경우에는 상기 CPU로부터 입력되는 상기 제1어드레스(A3l, A[29:15])를 선택하여 출력하는 선택부(7)를 구비한다.
또한 상기 어드레스 매핑회로는, 상기 SMRAM의 크기에 따라서 상기 제2어드레스(REG3A[7:0], REG39[7:0], REG38[6])의 어디서부터 비교할 것인지를 판단하는 어드레스 제어회로(3)와, 상기 SMRAM의 크기에 따라서 상기 매핑하고자 하는 제3어드레스의 RMA[29:15]의 일부(RA[7:0])를 발생하는 어드레스 선택회로(1)을 더 구비한다.
통상적으로 상기 제2어드레스(REG3A[7:0], REG39[7:0], REG38[6])를 매핑 인 어드레스(Mapping In Address)라 부르고, 매핑하고자 하는 상기 제3어드레스(REG3C[7], RMA[29:15])를 매핑 아웃 어드레스(Mapping Out Address)라 부른다. 이하 상기 제2어드레스를 매핑 인 어드레스라 칭하고, 상기 제3어드레스를 매핑 아웃 어드레스라 칭하겠다.
제1도를 참조하여 상세히 설명하면, 먼저 사용자가 상기 SMRAM의 크기 및 CPU형에 따른 상기 매핑 인 어드레스(REG3A[7:0], REG39[7:0], REG38[6])를 외부에서 입력하여 매핑 인 어드레스 레지스터(도시되지 않았음)에 저장시킨 후, 상기 매핑 인에이블 비트(REG38[7])를 하이레벨로 인에이블시킨다.
이후 SMM(System Management Mode)으로 들어가게 되면, CPU가 상기 SMIACTX 신호를 로우(Low)레벨로 활성화시키고 또한 CPU로부터 SMRAM(도시되지 않음)을 엑세스하기 위해 상기 제1어드레스(A31, A[29:15])가 입력된다.
그러면 배타적 오아(Exclusive OR)(XOR1 내지 XOR8), 배타적 노아(NOR)(XNR1 내지 XNR8), 노아게이트(NR1 내지 NR10), 및 엔드게이트(AND)로 구성되는 상기 비교기(5)가, 상기 매핑 인 어드레스(REG3A[7:0], REG39[7:0], REG38[6])와 CPU로부터 입력되는 상기 제1어드레스(A3l, A[29:15])를 받아 비교하여 일치하면, 상기 REMPHIT 신호는 하이(High)레벨이 된다.
이에 따라 상기 선택부(7)의 2개의 멀티플렉서(Multiplexer)(M1,M2)가 상기 매핑 아웃 어드레스의 REG3C[7]와 RMA[29:15]를 각각 선택하여 출력시킨다. 상기 2개의 멀티플렉서(M1,M2)의 각각의 출력은 버퍼(Buffer)(B1,B2)에서 각각 버퍼링된 다음 리매핑된 어드레스(REMPA[31], REMPA[29:15])로서 메모리 콘트롤러에 출력된다.
반면에 상기 매핑 인 어드레스(REG3A[7:0], REG39[7:0], REG38[6])와 CPU로부터 입력되는 상기 제1어드레스(A3l, A[29:15])를 상기 비교기(5)가 비교하여 일치하지 않으면, 상기 REMPHIT 신호가 로우(Low)레벨이 된다.
이에 따라 상기 2개의 멀티플렉서(M1,M2)가 CPU로부터 입력되는 상기 제1어드레스의 A31과 A[29:15]를 각각 선택하여 출력시키며, 따라서 정상싸이클(Normal Cycle)이 이상없이 수행된다.
상기 매핑 아웃 어드레스(REG3C[7], RMA[29:15])는 미리 사용자에 의해 외부에서 입력되어 매핑 아웃 어드레스 레지스터(도시되지 않았음)에 저장된 다음 출력되는 신호이며, 상기 RMA[29:15]에는 RA[7:0](즉 REG38[5]와 REG3B[7:0]) 및 REG3C[7:0])가 포함되어 있다. REG38[7]은 매핑 인에이블 비트이다.
제2도는 제1도에 도시된 어드레스 제어회로(3)의 구체회로도로서, 상기 어드레스 제어회로(3)은 인버터들(I1 내지 I3), 낸드게이트들(ND1 내지 ND8), 및 앤드게이트들(AND1 내지 AND7)을 포함하여 구성되어 있다.
상기 어드레스 제어회로는, 데코터 로직(Decoder Logic)으로서 상기 SMRAM의 크기에 따라서 상기 매핑 인 어드레스(REG3A[7:0], REG39[7:0], REG38[6])의 어디서부터 비교할 것인지를 판단하기 위한 것이며, 상기 SMRAM의 크기가 32K, 64K, 128k, 256k, 512k, 1M, 2M, 4M 중에서 선택이 가능하도록 설계되어 있다.
예컨데 상기 SMRAM의 크기가 32K라면 입력신호(REG38B[7:0])의 하위 3비트가 로우레벨이 입력되므로 모든 출력신호(EN15 내지 EN22)들이 로우레벨이 된다. 이에 따라 제1도에서 CPU로부터 입력되는 상기 제1어드레스의 A15 이상이 모두 비교되고, 제1도에 도시된 어드레스 선택회로(1), 즉 제3도에 도시된 어드레스 선택회로의 멀티플렉서들(11 내지 25)이 상기 REG3B[6:0]과 상기 REG38[5]를 리맵 어드레스(REMPA[22:15])로서 선택하여 상기 매핑 아웃 어드레스 RMA[29:15]의 일부(RA[7:0])로 출력한다.
한편 상기 SMRAM의 크기가 64K라면 상기 A[15]는 비교되지 않고 상기 A[15]가 REMPA[15]로 출력된다.
제3도는 제1도에 도시된 어드레스 선택회로(1)의 구체회로도로서, 상기 어드레스 선택회로(1)는 멀티플렉서들(11 내지 25)를 포함하여 구성되어 있다.
제3도를 참조하면, 상기 멀티플렉서들(11 내지 23)은 상기 어드레스 제어회로의 출력신호(EN22 내지 EN16)에 응답하여 CPU로부터 오는 상기 어드레스(A[22:16])와 상기 REG3B[6:0]중 어느 한쪽을 리맵 어드레스(REMPA[22:16])로서 선택한다. 상기 멀티플렉서(25)는 상기 어드레스 제어회로의 출력신호(EN15)에 응답하여 상기 CPU로부터 오는 상기 어드레스(A[15])와 상기 REG38[5]중 어느 한쪽을 리맵 어드레스(REMPA[15])로서 선택한다. 상기 리맵 어드레스(REMPA[22:15])는 제1도에 도시된 상기 매핑 아웃 어드레스 RMA[29:15]의 일부(RA[7:0])로 출력된다.
여기에서 상기 출력신호(EN22 내지 EN15)가 로우레벨인 경우에는 상술하였듯이 상기 REG3B[6:0]과 상기 REG38[5]가 상기 리맵 어드레스 (REMPA[22:15])로서 선택되고, 상기 출력신호(EN22 내지 EN15)가 하이레벨인 경우에는 상기 A[22:15]가 상기 리맵 어드레스 (REMPA[22:15])로서 선택된다.
따라서 상술한 본 발명에 따른 PC 칩세트의 어드레스 매핑회로는, SMRAM의 위치를 CPU 형에 상관없이 매핑함으로써 메모리를 효율적으로 사용할 수 있게 하는 장점이 있다. 이에 따라 상기 어드레스 매핑회로에 의해, 씨스템 관리 모드(SMM) 시 SMRAM의 어느 위치에라도 씨스템 관리 프로그램을 저장하고 CPU의 상태를 보관할 수 있는 장점이 있다.
본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상내에서 당 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형이 가능함은 명백하다.

Claims (1)

  1. 씨스템 관리모드 기능을 지원하기 위해 중앙처리장치의 상태를 보관하고 씨스템 관리 프로그램을 저장하는 씨스템 관리 램에 대한 PC 칩세트의 어드레스 매핑회로에 있어서, 씨스템 관리모드 신호 및 매핑 인에이블 비트에 응답하여, 상기 씨스템 관리 램을 엑세스하기 위해 중앙처리장치로부터 입력되는 제1어드레스와 상기 씨스템 관리 램의 크기 및 상기 중앙처리장치의 형(Type)에 따라 사용자가 미리 입력한 제2어드레스를 비교하는 비교기; 및 상기 제1어드레스와 상기 제2어드레스가 일치할 경우에는 매핑하고자 하는 제3어드레스를 선택하여 출력하고, 상기 제1어드레스와 상기 제2어드레스가 일치하지 않을 경우에는 상기 중앙처리장치로부터 입력되는 상기 제1어드레스를 선택하여 출력하는 선택부를 구비하는 것을 특징으로 하는 PC 칩세트의 어드레스 매핑회로.
KR1019950069727A 1995-12-30 1995-12-30 Pc 칩세트의 어드레스 매핑회로 KR0176186B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950069727A KR0176186B1 (ko) 1995-12-30 1995-12-30 Pc 칩세트의 어드레스 매핑회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069727A KR0176186B1 (ko) 1995-12-30 1995-12-30 Pc 칩세트의 어드레스 매핑회로

Publications (2)

Publication Number Publication Date
KR970049591A KR970049591A (ko) 1997-07-29
KR0176186B1 true KR0176186B1 (ko) 1999-05-15

Family

ID=19448554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069727A KR0176186B1 (ko) 1995-12-30 1995-12-30 Pc 칩세트의 어드레스 매핑회로

Country Status (1)

Country Link
KR (1) KR0176186B1 (ko)

Also Published As

Publication number Publication date
KR970049591A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US5412787A (en) Two-level TLB having the second level TLB implemented in cache tag RAMs
US6324634B1 (en) Methods for operating logical cache memory storing logical and physical address information
US5014195A (en) Configurable set associative cache with decoded data element enable lines
KR920005280B1 (ko) 고속 캐쉬 시스템
CA2011518C (en) Distributed cache dram chip and control method
US5617348A (en) Low power data translation circuit and method of operation
US5606662A (en) Auto DRAM parity enable/disable mechanism
US4831522A (en) Circuit and method for page addressing read only memory
JPH02113492A (ja) 条件書き込み手段を有するランダム・アクセス・メモリ回路
KR950015083A (ko) 데이타 처리 시스템, 및 메모리 액세스 제어를 제공하는 방법
US5497458A (en) Cache testability circuit for embedded diagnostics
US4884270A (en) Easily cascadable and testable cache memory
US20030046492A1 (en) Configurable memory array
US5638537A (en) Cache system with access mode determination for prioritizing accesses to cache memory
EP1622030B1 (en) Cache memory and method of controlling memory
US5761719A (en) On-chip memory map for processor cache macro
JPH07182238A (ja) 欠陥データ無効化回路及び方法
JPH10143431A (ja) マイクロプロセッサおよびコンピュータシステムにおけるデータのキャッシング方法
GB2214336A (en) Cache memory apparatus
US4831625A (en) Easily cascadable and testable cache memory
KR0176186B1 (ko) Pc 칩세트의 어드레스 매핑회로
US6430669B1 (en) Memory with address conversion table
US5960456A (en) Method and apparatus for providing a readable and writable cache tag memory
US11507174B2 (en) System physical address size aware cache memory
KR0158487B1 (ko) 반도체 메모리 캐쉬메모리 제어장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee