JP2011138499A - キャリーフラグの読み出しを伴わずに実行を完了する回転命令 - Google Patents
キャリーフラグの読み出しを伴わずに実行を完了する回転命令 Download PDFInfo
- Publication number
- JP2011138499A JP2011138499A JP2010272961A JP2010272961A JP2011138499A JP 2011138499 A JP2011138499 A JP 2011138499A JP 2010272961 A JP2010272961 A JP 2010272961A JP 2010272961 A JP2010272961 A JP 2010272961A JP 2011138499 A JP2011138499 A JP 2011138499A
- Authority
- JP
- Japan
- Prior art keywords
- rotation
- flag
- execution
- instruction
- rotation instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30094—Condition code generation, e.g. Carry, Zero flag
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
【解決手段】ソースオペランドと回転量とを示す回転命令を受信し(221)、回転命令が示すデスティネーションオペランドに、回転量で回転させたソースオペランドを有する結果を格納する(222)ことにより、キャリーフラグの読み出しを伴わずに回転命令の実行を完了する(223)。
【選択図】図2
Description
Claims (30)
- ソースオペランドと回転量とを示す回転命令を受信する段階と、
前記回転命令が示すデスティネーションオペランドに、前記回転量で回転させた前記ソースオペランドを有する結果を格納する段階と、
キャリーフラグの読み出しを伴わずに前記回転命令の実行を完了する段階と
を備える方法。 - 前記完了する段階は、オーバフローフラグの読み出しを伴わずに前記回転命令の実行を完了する段階を有する請求項1に記載の方法。
- 前記完了する段階は、前記キャリーフラグの書き込みを伴わず、且つ、前記オーバフローフラグの書き込みを伴わずに、前記回転命令の実行を完了する段階を有する請求項2に記載の方法。
- 前記完了する段階は、符号フラグの読み出しを伴わず、ゼロフラグの読み出しを伴わず、補助キャリーフラグの読み出しを伴わず、且つ、パリティフラグの読み出しを伴わずに、前記回転命令の実行を完了する段階を有する請求項2に記載の方法。
- 前記完了する段階は、前記キャリーフラグの書き込みを伴わず、前記オーバフローフラグの書き込みを伴わず、前記符号フラグの書き込みを伴わず、前記ゼロフラグの書き込みを伴わず、前記補助キャリーフラグの書き込みを伴わず、且つ、前記パリティフラグの書き込みを伴わずに、前記回転命令の実行を完了する段階を有する請求項4に記載の方法。
- 前記受信する段階は、前記ソースオペランドを明示的に指定して、前記デスティネーションオペランドを明示的に指定する回転命令を受信する段階を有する請求項1に記載の方法。
- 前記受信する段階は、前記回転量を有する第2のソースオペランドを明示的に指定する回転命令を受信する段階を有する請求項1に記載の方法。
- 前記受信する段階は、前記回転量を有する第2のソースオペランドを暗示的に示す回転命令を受信する段階を有する請求項1に記載の方法。
- 前記回転命令の実行を完了する段階は、1クロックサイクルで完了する請求項1に記載の方法。
- 前記完了する段階は、前記回転命令から導出した単一のマイクロオペレーションの実行により前記回転命令の実行を完了する段階を有する請求項1に記載の方法。
- 前記回転命令は右回転命令を含み、前記ソースオペランドは32ビットおよび64ビットから選択されたサイズを有し、前記ソースオペランドは汎用レジスタおよびメモリ内の位置のいずれか1つを含み、前記デスティネーションオペランドは汎用レジスタを含む請求項1に記載の方法。
- 複数のコアを有する汎用マイクロプロセッサにより実行され、前記複数のコアの少なくとも1つが前記命令に応じて動作する回路を有する請求項1に記載の方法。
- ソースオペランドと回転量とを示す回転命令の結果、前記回転命令が示すデスティネーションオペランドに、前記回転量で回転させた前記ソースオペランドを有する結果を格納して、キャリーフラグの読み出しを伴わずに前記回転命令の実行を完了する実行ユニットを備える装置。
- 前記実行ユニットは、オーバフローフラグの読み出しを伴わずに前記回転命令の実行を完了する請求項13に記載の装置。
- 前記実行ユニットは、前記キャリーフラグの書き込みを伴わず、且つ、前記オーバフローフラグの書き込みを伴わずに、前記回転命令の実行を完了する請求項14に記載の装置。
- 前記実行ユニットは、符号フラグの読み出しを伴わず、ゼロフラグの読み出しを伴わず、補助キャリーフラグの読み出しを伴わず、且つ、パリティフラグの読み出しを伴わずに、前記回転命令の実行を完了する請求項14に記載の装置。
- 前記実行ユニットは、前記キャリーフラグの書き込みを伴わず、前記オーバフローフラグの書き込みを伴わず、前記符号フラグの書き込みを伴わず、前記ゼロフラグの書き込みを伴わず、前記補助キャリーフラグの書き込みを伴わず、且つ、前記パリティフラグの書き込みを伴わずに、前記回転命令の実行を完了する請求項16に記載の装置。
- 前記実行ユニットは、前記ソースオペランドを明示的に指定して、前記デスティネーションオペランドを明示的に指定する回転命令に応じて動作する請求項13に記載の装置。
- 前記実行ユニットは、前記回転量を有する第2のソースオペランドを明示的に指定する回転命令に応じて動作する請求項13に記載の装置。
- 前記実行ユニットは、前記回転量を有する第2のソースオペランドを暗示的に示す回転命令に応じて動作する請求項13に記載の装置。
- 前記実行ユニットは、前記回転命令の実行を1クロックサイクルで完了する請求項13に記載の装置。
- 前記実行ユニットは、単一のマイクロオペレーションの実行により前記回転命令の実行を完了する請求項11に記載の装置。
- 前記実行ユニットは、マルチコア汎用マイクロプロセッサのコア内に組み込まれている請求項11に記載の装置。
- ソースオペランドと回転量を有する即値とを明示的に指定する右回転命令の結果、前記右回転命令が明示的に指定するデスティネーションオペランドに、前記回転量で右回転させた前記ソースオペランドを有する結果を格納して、キャリーフラグの読み出しを伴わず、オーバフローフラグの読み出しを伴わず、前記キャリーフラグの書き込みを伴わず、且つ、前記オーバフローフラグの書き込みを伴わずに、前記回転命令の実行を完了する実行ユニットを備える装置。
- 前記実行ユニットは、前記回転命令の実行を1クロックサイクルで完了し、
前記実行ユニットは、マルチコア汎用マイクロプロセッサのコア内に組み込まれている請求項24に記載の装置。 - インターコネクトと、
前記インターコネクトに連結されたプロセッサと、
前記インターコネクトに連結されたDRAMとを備え、
前記プロセッサは、ソースオペランドと回転量とを示す回転命令の結果、前記回転命令が示すデスティネーションオペランドに、前記回転量で回転させた前記ソースオペランドを有する結果を格納して、キャリーフラグの読み出しを伴わずに前記回転命令の実行を完了するシステム。 - 前記プロセッサは、前記ソースオペランドを明示的に指定して、前記デスティネーションオペランドを明示的に指定する回転命令に応じて動作する請求項26に記載のシステム。
- 製品であって、
回転命令を提供する実体を有する有形の機械可読媒体を備え、
前記回転命令はソースオペランドおよび回転量を示し、機械により実行されると、前記機械に、
前記回転命令が示すデスティネーションオペランドに、前記回転量で回転させた前記ソースオペランドを有する結果を格納する段階と、
キャリーフラグの読み出しを伴わずに前記回転命令の実行を完了する段階と
を実行させる製品。 - 前記回転命令は前記機械に、前記回転命令が明示的に指定する前記ソースオペランドを決定させ、前記回転命令が明示的に指定するデスティネーションオペランドに前記結果を格納させる請求項28に記載の製品。
- 前記回転量は、前記回転命令の即値に示される請求項1に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/655,213 US8504807B2 (en) | 2009-12-26 | 2009-12-26 | Rotate instructions that complete execution without reading carry flag |
US12/655,213 | 2009-12-26 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014214502A Division JP6034352B2 (ja) | 2009-12-26 | 2014-10-21 | マルチコアプロセッサ、システムオンチップ、及び、携帯電話機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011138499A true JP2011138499A (ja) | 2011-07-14 |
JP5665221B2 JP5665221B2 (ja) | 2015-02-04 |
Family
ID=44174154
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010272961A Active JP5665221B2 (ja) | 2009-12-26 | 2010-12-07 | キャリーフラグの読み出しを伴わずに実行を完了する回転命令 |
JP2014214502A Active JP6034352B2 (ja) | 2009-12-26 | 2014-10-21 | マルチコアプロセッサ、システムオンチップ、及び、携帯電話機 |
JP2016210149A Active JP6509181B2 (ja) | 2009-12-26 | 2016-10-27 | 方法、プロセッサ、及び、システム |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014214502A Active JP6034352B2 (ja) | 2009-12-26 | 2014-10-21 | マルチコアプロセッサ、システムオンチップ、及び、携帯電話機 |
JP2016210149A Active JP6509181B2 (ja) | 2009-12-26 | 2016-10-27 | 方法、プロセッサ、及び、システム |
Country Status (6)
Country | Link |
---|---|
US (7) | US8504807B2 (ja) |
JP (3) | JP5665221B2 (ja) |
CN (3) | CN104484154B (ja) |
BR (1) | BRPI1005543B1 (ja) |
DE (2) | DE102010054267A1 (ja) |
TW (2) | TWI556166B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101539173B1 (ko) * | 2013-03-15 | 2015-07-27 | 인텔 코포레이션 | 단 정수 곱셈들의 수를 감소시키기 위한 시스템들, 장치들 및 방법들 |
JP2017016712A (ja) * | 2009-12-26 | 2017-01-19 | インテル・コーポレーション | マルチコアプロセッサ、システムオンチップ、及び、携帯電話機 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8464030B2 (en) * | 2010-04-09 | 2013-06-11 | International Business Machines Corporation | Instruction cracking and issue shortening based on instruction base fields, index fields, operand fields, and various other instruction text bits |
WO2013095554A1 (en) | 2011-12-22 | 2013-06-27 | Intel Corporation | Processors, methods, systems, and instructions to generate sequences of consecutive integers in numerical order |
WO2013095564A1 (en) | 2011-12-22 | 2013-06-27 | Intel Corporation | Processors, methods, systems, and instructions to generate sequences of integers in numerical order that differ by a constant stride |
US10223111B2 (en) | 2011-12-22 | 2019-03-05 | Intel Corporation | Processors, methods, systems, and instructions to generate sequences of integers in which integers in consecutive positions differ by a constant integer stride and where a smallest integer is offset from zero by an integer offset |
US9244687B2 (en) * | 2011-12-29 | 2016-01-26 | Intel Corporation | Packed data operation mask comparison processors, methods, systems, and instructions |
US9529591B2 (en) | 2011-12-30 | 2016-12-27 | Intel Corporation | SIMD variable shift and rotate using control manipulation |
US9128698B2 (en) * | 2012-09-28 | 2015-09-08 | Intel Corporation | Systems, apparatuses, and methods for performing rotate and XOR in response to a single instruction |
US20190196820A1 (en) * | 2017-12-21 | 2019-06-27 | Intel Corporation | Apparatus and method for right shifting packed quadwords and extracting packed doublewords |
US20190196821A1 (en) * | 2017-12-21 | 2019-06-27 | Intel Corporation | Apparatus and method for right-shifting packed quadwords and extracting packed words |
CN117555600B (zh) * | 2023-10-20 | 2024-08-23 | 海光信息技术(成都)有限公司 | 用于数据通路的操作方法、计算装置及存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6014336A (ja) * | 1983-06-30 | 1985-01-24 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 命令処理装置 |
JPH04278638A (ja) * | 1991-03-07 | 1992-10-05 | Seiko Epson Corp | 情報処理装置 |
JPH0588887A (ja) * | 1991-09-30 | 1993-04-09 | Toshiba Corp | データ処理装置 |
JPH07504282A (ja) * | 1991-11-12 | 1995-05-11 | マイクロチップ テクノロジー インコーポレイテッド | マイクロコントローラパワーアップ遅延装置 |
JP2009282744A (ja) * | 2008-05-22 | 2009-12-03 | Toshiba Corp | 演算器及び半導体集積回路装置 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3040326C1 (de) | 1980-10-25 | 1981-10-08 | Eurosil GmbH, 8000 München | Mikroprozessor mit Ruecksetz-Schaltanordnung |
US4433390A (en) | 1981-07-30 | 1984-02-21 | The Bendix Corporation | Power processing reset system for a microprocessor responding to sudden deregulation of a voltage |
EP0096531B1 (en) | 1982-06-09 | 1987-09-16 | Fujitsu Limited | One-chip semiconductor device incorporating a power-supply-potential detecting circuit with reset function |
JPS6019220A (ja) | 1983-07-13 | 1985-01-31 | Fujitsu Ltd | マイクロコンピユ−タ |
JPS60143360A (ja) | 1983-12-30 | 1985-07-29 | Casio Comput Co Ltd | 画像形成装置 |
JPS62106524A (ja) | 1985-11-01 | 1987-05-18 | Clarion Co Ltd | 車載用の機器のマイクロコンピユ−タリセツト回路 |
JPH0241353A (ja) | 1988-08-01 | 1990-02-09 | Mitsui Toatsu Chem Inc | 半導体封止用樹脂組成物 |
CN103092562B (zh) | 1995-08-31 | 2016-05-18 | 英特尔公司 | 控制移位分组数据的位校正的装置 |
US5906002A (en) * | 1997-02-10 | 1999-05-18 | International Business Machines Corporation | Method and apparatus for saving and restoring the context of registers using different instruction sets for different sized registers |
US5881274A (en) * | 1997-07-25 | 1999-03-09 | International Business Machines Corporation | Method and apparatus for performing add and rotate as a single instruction within a processor |
US6715063B1 (en) * | 2000-01-14 | 2004-03-30 | Advanced Micro Devices, Inc. | Call gate expansion for 64 bit addressing |
JP4454810B2 (ja) | 2000-08-04 | 2010-04-21 | Necエレクトロニクス株式会社 | デジタル位相制御方法及びデジタル位相制御回路 |
US7681018B2 (en) | 2000-08-31 | 2010-03-16 | Intel Corporation | Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set |
US7185180B2 (en) * | 2002-04-02 | 2007-02-27 | Ip-First, Llc | Apparatus and method for selective control of condition code write back |
TW583583B (en) * | 2002-05-09 | 2004-04-11 | Ip First Llc | Apparatus and method for selective control of condition code write back |
US6944744B2 (en) * | 2002-08-27 | 2005-09-13 | Advanced Micro Devices, Inc. | Apparatus and method for independently schedulable functional units with issue lock mechanism in a processor |
CN1438574A (zh) * | 2003-02-21 | 2003-08-27 | 中国航天科技集团公司第九研究院七七一研究所 | 一种16位微处理器指令集 |
US7107435B2 (en) | 2003-05-27 | 2006-09-12 | International Business Machines Corporation | System and method for using hardware assist functions to process multiple arbitrary sized data elements in a register |
US7373514B2 (en) * | 2003-07-23 | 2008-05-13 | Intel Corporation | High-performance hashing system |
JP5088014B2 (ja) | 2007-06-22 | 2012-12-05 | トヨタ自動車株式会社 | 車両用サスペンションシステム |
US7743232B2 (en) * | 2007-07-18 | 2010-06-22 | Advanced Micro Devices, Inc. | Multiple-core processor with hierarchical microcode store |
US7840783B1 (en) * | 2007-09-10 | 2010-11-23 | Netlogic Microsystems, Inc. | System and method for performing a register renaming operation utilizing hardware which is capable of operating in at least two modes utilizing registers of multiple widths |
US8914621B2 (en) * | 2009-04-02 | 2014-12-16 | Infineon Technologies Ag | Processing unit that detects manipulations thereof, device comprising two processing units, method for testing a processing unit and a device comprising two processing units |
US8504807B2 (en) | 2009-12-26 | 2013-08-06 | Intel Corporation | Rotate instructions that complete execution without reading carry flag |
-
2009
- 2009-12-26 US US12/655,213 patent/US8504807B2/en active Active
-
2010
- 2010-12-07 JP JP2010272961A patent/JP5665221B2/ja active Active
- 2010-12-08 TW TW104135844A patent/TWI556166B/zh active
- 2010-12-08 TW TW099142779A patent/TWI517034B/zh active
- 2010-12-13 DE DE102010054267A patent/DE102010054267A1/de not_active Ceased
- 2010-12-13 DE DE102010064599.0A patent/DE102010064599A1/de active Pending
- 2010-12-22 BR BRPI1005543-6A patent/BRPI1005543B1/pt active IP Right Grant
- 2010-12-24 CN CN201410680656.2A patent/CN104484154B/zh active Active
- 2010-12-24 CN CN201010623118.1A patent/CN102109976B/zh active Active
- 2010-12-24 CN CN201510116867.8A patent/CN104636116B/zh active Active
-
2013
- 2013-07-22 US US13/947,958 patent/US9164762B2/en active Active
-
2014
- 2014-10-21 JP JP2014214502A patent/JP6034352B2/ja active Active
- 2014-12-05 US US14/562,310 patent/US9940131B2/en active Active
- 2014-12-05 US US14/562,145 patent/US9916160B2/en active Active
- 2014-12-05 US US14/562,223 patent/US9940130B2/en active Active
-
2016
- 2016-10-27 JP JP2016210149A patent/JP6509181B2/ja active Active
-
2018
- 2018-03-29 US US15/939,693 patent/US11106461B2/en active Active
-
2021
- 2021-08-30 US US17/461,949 patent/US11900108B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6014336A (ja) * | 1983-06-30 | 1985-01-24 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 命令処理装置 |
JPH04278638A (ja) * | 1991-03-07 | 1992-10-05 | Seiko Epson Corp | 情報処理装置 |
JPH0588887A (ja) * | 1991-09-30 | 1993-04-09 | Toshiba Corp | データ処理装置 |
JPH07504282A (ja) * | 1991-11-12 | 1995-05-11 | マイクロチップ テクノロジー インコーポレイテッド | マイクロコントローラパワーアップ遅延装置 |
JP2009282744A (ja) * | 2008-05-22 | 2009-12-03 | Toshiba Corp | 演算器及び半導体集積回路装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017016712A (ja) * | 2009-12-26 | 2017-01-19 | インテル・コーポレーション | マルチコアプロセッサ、システムオンチップ、及び、携帯電話機 |
US11106461B2 (en) | 2009-12-26 | 2021-08-31 | Intel Corporation | Rotate instructions that complete execution either without writing or reading flags |
US11900108B2 (en) | 2009-12-26 | 2024-02-13 | Intel Corporation | Rotate instructions that complete execution either without writing or reading flags |
KR101539173B1 (ko) * | 2013-03-15 | 2015-07-27 | 인텔 코포레이션 | 단 정수 곱셈들의 수를 감소시키기 위한 시스템들, 장치들 및 방법들 |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6034352B2 (ja) | マルチコアプロセッサ、システムオンチップ、及び、携帯電話機 | |
JP5736028B2 (ja) | 3個のソースオペランドを加算する加算命令 | |
JP6569969B2 (ja) | プロセッサ、方法、プログラム、および機械可読記録媒体 | |
KR102451950B1 (ko) | 융합된 단일 사이클 증가-비교-점프를 수행하기 위한 명령어 및 로직 | |
US10649774B2 (en) | Multiplication instruction for which execution completes without writing a carry flag | |
JP6738579B2 (ja) | 命令フローを最適化するチェックを実行するための装置および方法 | |
JP2018503162A (ja) | スピンループジャンプを実行するための装置および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130129 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130201 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130226 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130806 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130906 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140508 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140722 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5665221 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |