JPH0427126A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH0427126A JPH0427126A JP13304990A JP13304990A JPH0427126A JP H0427126 A JPH0427126 A JP H0427126A JP 13304990 A JP13304990 A JP 13304990A JP 13304990 A JP13304990 A JP 13304990A JP H0427126 A JPH0427126 A JP H0427126A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- region
- crystal
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000013078 crystal Substances 0.000 claims abstract description 33
- 230000007547 defect Effects 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 238000005299 abrasion Methods 0.000 abstract 1
- 239000007792 gaseous phase Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 44
- 238000000034 method Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- -1 iron and copper Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路の製造方法に関し、特に結晶
欠陥に関するものである。
欠陥に関するものである。
近年、半導体集積回路の微細化が進み、半導体ウェハ（
以下単に「ウェハ」という）表面に形成される回路構造
が複雑になっている。さらに、ウェハの形状も集積回路
の生産効率を向上させるために大口径化が進んでいる。
以下単に「ウェハ」という）表面に形成される回路構造
が複雑になっている。さらに、ウェハの形状も集積回路
の生産効率を向上させるために大口径化が進んでいる。
回路構造の複雑化により、ウェハに対する熱処理回数が
増加し、ウェハに加わる熱歪が増加する。さらに、回路
構造の複雑化およびウェハの大口径化により１回の熱処
理により発生する熱歪自体も増大している。
増加し、ウェハに加わる熱歪が増加する。さらに、回路
構造の複雑化およびウェハの大口径化により１回の熱処
理により発生する熱歪自体も増大している。
以上のことから集積回路形成領域に結晶欠陥を発生し、
製品の取れ率の低下を招いている。
製品の取れ率の低下を招いている。
従来構造のウェハを第５図、第６図に示す。ウェハｌは
、半導体集積回路を形成するシリコン基板表面２、シリ
コン基板裏面３、シリコン基板側・面４から成り、ウェ
ハ裏面３はウェハ表面２と同じ鏡面仕上げする場合と、
結晶欠陥層５を形成する場合とがある。ウェハ側面４は
面とり、ランプで仕上げである。
、半導体集積回路を形成するシリコン基板表面２、シリ
コン基板裏面３、シリコン基板側・面４から成り、ウェ
ハ裏面３はウェハ表面２と同じ鏡面仕上げする場合と、
結晶欠陥層５を形成する場合とがある。ウェハ側面４は
面とり、ランプで仕上げである。
第７図は従来のウェハの製造方法を説明するための説明
図である。同図で、まず結晶インゴットからウェハ１を
スライスしく第７図（ａ））、次に面とり（第７図（ｂ
））を行なった後、ランプ、エツチングを行なう。エツ
チング後ミラー研磨して洗浄する（第７図（Ｃ））場合
と、エツチング後裏面処理して（第７図（ｄ））、ミラ
ー研磨（第７図（ｅ））、洗浄する場合がある。
図である。同図で、まず結晶インゴットからウェハ１を
スライスしく第７図（ａ））、次に面とり（第７図（ｂ
））を行なった後、ランプ、エツチングを行なう。エツ
チング後ミラー研磨して洗浄する（第７図（Ｃ））場合
と、エツチング後裏面処理して（第７図（ｄ））、ミラ
ー研磨（第７図（ｅ））、洗浄する場合がある。
従来構造のウェハを使い、微細化した半導体集積回路を
製造する場合、特にウェハが大口径化した集積回路を製
造する場合、ウェハ内部に発生する熱歪のため、第８図
、第９図に示すように、ウェハ表面２上（半導体集積回
路形成領域）に結晶欠陥が発生する。第８図で６はウェ
ハ表面の結晶欠陥発生領域、第９図で７はウェハ側面の
結晶欠陥発生領域である。
製造する場合、特にウェハが大口径化した集積回路を製
造する場合、ウェハ内部に発生する熱歪のため、第８図
、第９図に示すように、ウェハ表面２上（半導体集積回
路形成領域）に結晶欠陥が発生する。第８図で６はウェ
ハ表面の結晶欠陥発生領域、第９図で７はウェハ側面の
結晶欠陥発生領域である。
また、ウェハプロセス途中では、ウェハ周辺がウェハハ
ンドリング治具に接触するため、９１７１周辺が鉄・銅
等の金属により汚染されたり、有機物で汚染される。ま
た、ウェハハンドリング時にウェハ周辺部に傷が入った
りすると、前述の汚染物と共に結晶欠陥の種となる。
ンドリング治具に接触するため、９１７１周辺が鉄・銅
等の金属により汚染されたり、有機物で汚染される。ま
た、ウェハハンドリング時にウェハ周辺部に傷が入った
りすると、前述の汚染物と共に結晶欠陥の種となる。
結晶欠陥の発生する領域は、ウェハ周辺から一定の領域
にとどまるのではなく、一般には、プロセス中のウェハ
熱歪、ウェハ周辺の汚染や傷によっては、ウェハ表面上
の半導体集積回路形成領域にも容易に成長する。
にとどまるのではなく、一般には、プロセス中のウェハ
熱歪、ウェハ周辺の汚染や傷によっては、ウェハ表面上
の半導体集積回路形成領域にも容易に成長する。
〔発明が解決しようとする課題〕
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、ウェハ周辺より発生する結晶欠
陥がウェハ表面において半導体集積回路領域まで成長す
ることを防ぐことにある。
の目的とするところは、ウェハ周辺より発生する結晶欠
陥がウェハ表面において半導体集積回路領域まで成長す
ることを防ぐことにある。
このような目的を達成するために本発明は、シリコン基
板の表面又は表面、裏面および側面において、シリコン
基板周辺から一定の距離の領域に結晶欠陥発生領域又は
結晶歪発生領域を形成するようにしたものである。
板の表面又は表面、裏面および側面において、シリコン
基板周辺から一定の距離の領域に結晶欠陥発生領域又は
結晶歪発生領域を形成するようにしたものである。
本発明による半導体集積回路の製造方法においては、シ
リコン基板の表面又は表面、裏面および側面に結晶欠陥
発生領域又は結晶歪発生領域が作り込まれる。これによ
り、ウェハ表面における集積回路領域での結晶欠陥発生
が防止される。
リコン基板の表面又は表面、裏面および側面に結晶欠陥
発生領域又は結晶歪発生領域が作り込まれる。これによ
り、ウェハ表面における集積回路領域での結晶欠陥発生
が防止される。
第１図は本発明による半導体集積回路の製造方法の一実
施例の説明図である。まずシリコン結晶のインゴットを
直径２〜２０インチ、Ｈす１００〜１０００μｍに切り
出すく第１図（ａｌのウェハ１）次に、ウェハ１の周辺
を面とりし、形をととのえる（第１図（ｂ））。次に、
ウェハ表面２のうち周辺部分を内部に２〜ｌＱｍｍ入る
ように斜めに切りかく （第１図（Ｃ））。角度は１〜
２０度程度である。
施例の説明図である。まずシリコン結晶のインゴットを
直径２〜２０インチ、Ｈす１００〜１０００μｍに切り
出すく第１図（ａｌのウェハ１）次に、ウェハ１の周辺
を面とりし、形をととのえる（第１図（ｂ））。次に、
ウェハ表面２のうち周辺部分を内部に２〜ｌＱｍｍ入る
ように斜めに切りかく （第１図（Ｃ））。角度は１〜
２０度程度である。
第１図（Ｃ）で、３はウェハ１の裏面である。
次に、ウェハ１の表面、裏面、側面の全面に多結晶シリ
コンを結晶欠陥発生領域９として気相成長で形成させる
（第１図（ｄ））。そして、ミラー研磨によりウェハ１
の表面の多結晶シリコンを除去する（第１図（ｅ））。
コンを結晶欠陥発生領域９として気相成長で形成させる
（第１図（ｄ））。そして、ミラー研磨によりウェハ１
の表面の多結晶シリコンを除去する（第１図（ｅ））。
このとき、ウェハ表面の周辺から１〜５ｍｍ程度の領域
は多結晶シリコンを残した状態にする。
は多結晶シリコンを残した状態にする。
このウェハ表面の多結晶シリコン領域、ウェハ側面とウ
ェハ裏面の多結晶シリコン領域が結晶欠陥発生領域又は
結晶歪発生領域となる。
ェハ裏面の多結晶シリコン領域が結晶欠陥発生領域又は
結晶歪発生領域となる。
第２図はウェハ表面の平面図である。
上記以外の方法として、第３図又は第４図に示すように
、ウェハ表面の周辺から１〜５ｍｍ程度の領域に、イオ
ン注入等の方法により、酸素、リン、ひ素、ボロン等の
不純物を高濃度に導入するものがある。これも、結晶欠
陥発生領域スは結晶歪発生領域を形成する一つの方法で
ある。
、ウェハ表面の周辺から１〜５ｍｍ程度の領域に、イオ
ン注入等の方法により、酸素、リン、ひ素、ボロン等の
不純物を高濃度に導入するものがある。これも、結晶欠
陥発生領域スは結晶歪発生領域を形成する一つの方法で
ある。
以上説明したように本発明は、シリコン基板周辺から一
定の距離の領域に結晶欠陥発生領域又は結晶歪発生領域
を形成するようにしたことにより、ウェハ周辺より発生
する結晶欠陥がウェハ表面において半導体集積回路領域
まで成長することを防くことができる効果がある。
定の距離の領域に結晶欠陥発生領域又は結晶歪発生領域
を形成するようにしたことにより、ウェハ周辺より発生
する結晶欠陥がウェハ表面において半導体集積回路領域
まで成長することを防くことができる効果がある。
第１図は本発明による半導体集積回路の製造方法の一実
施例の説明図、第２図は第１図の方法が適用されたウェ
ハの平面図、第３図および第４図は本発明の他の実施例
を示す断面図、第５図および第６図は従来方法が適用さ
れたウェハの断面図、第７図は従来方法の説明図、第８
図および第９図は従来方法における結晶欠陥を示す平面
図および断面図である。
施例の説明図、第２図は第１図の方法が適用されたウェ
ハの平面図、第３図および第４図は本発明の他の実施例
を示す断面図、第５図および第６図は従来方法が適用さ
れたウェハの断面図、第７図は従来方法の説明図、第８
図および第９図は従来方法における結晶欠陥を示す平面
図および断面図である。
Claims (1)
- シリコン基板の表面又は表面、裏面および側面におい
て、シリコン基板周辺から一定の距離の領域に結晶欠陥
発生領域又は結晶歪発生領域を形成することを特徴とす
る半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13304990A JPH0427126A (ja) | 1990-05-22 | 1990-05-22 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13304990A JPH0427126A (ja) | 1990-05-22 | 1990-05-22 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0427126A true JPH0427126A (ja) | 1992-01-30 |
Family
ID=15095623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13304990A Pending JPH0427126A (ja) | 1990-05-22 | 1990-05-22 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0427126A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7327019B2 (en) | 2004-03-12 | 2008-02-05 | Nec Electronics Corporation | Semiconductor device of a charge storage type |
-
1990
- 1990-05-22 JP JP13304990A patent/JPH0427126A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7327019B2 (en) | 2004-03-12 | 2008-02-05 | Nec Electronics Corporation | Semiconductor device of a charge storage type |
| US7790579B2 (en) | 2004-03-12 | 2010-09-07 | Nec Electronics Corporation | Semiconductor storage device, semiconductor device, and manufacturing method therefor |
| US8039940B2 (en) | 2004-03-12 | 2011-10-18 | Renesas Electronics Corporation | Semiconductor storage device, semiconductor device, and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8287649B2 (en) | Vertical boat for heat treatment and method for heat treatment of silicon wafer using the same | |
| JPH08316180A (ja) | 半導体ウェーハの製造方法 | |
| JPH05275429A (ja) | 接合された基板中に真性ゲッタリング・サイトを作る方法およびシリコン半導体基板中の可動性イオンを捕捉する方法 | |
| JPH04162609A (ja) | ディスクリート素子用基板の製造方法 | |
| JPH0817163B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP2007214256A (ja) | Ｓｏｉウェーハ | |
| CN110060959B (zh) | 贴合晶片的制造方法 | |
| JPS583374B2 (ja) | シリコン単結晶の処理方法 | |
| JP2003197602A (ja) | ウェーハ製造方法 | |
| JPH02143532A (ja) | 半導体ウェーハの不純物除去方法 | |
| JPH0427126A (ja) | 半導体集積回路の製造方法 | |
| JPH1116844A (ja) | エピタキシャルシリコンウェーハの製造方法と素材用ウェーハ | |
| JP2006005271A (ja) | 熱処理用治具及び半導体ウエーハの熱処理方法 | |
| JPH01235242A (ja) | 半導体装置の製造方法 | |
| JPS63127531A (ja) | 半導体装置の製造方法 | |
| JP2003197547A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| KR0180622B1 (ko) | 저온에서의 실리콘 웨이퍼 접합에 의한 다층 구조의 soi 웨이퍼 제조 방법 및 이 방법에 의해 제조되는 soi 웨이퍼 | |
| CN116798853A (zh) | 一种硅外延片的生长方法 | |
| KR100423754B1 (ko) | 실리콘 웨이퍼의 고온 열처리 방법 | |
| JP2548357Y2 (ja) | ウエーハの熱処理用載置治具 | |
| JPH01196836A (ja) | 半導体素子の製造方法 | |
| JPS61193457A (ja) | シリコン半導体基板 | |
| JPS586140A (ja) | シリコンウエ−ハの製造方法 | |
| JPH05235004A (ja) | 半導体基板の製造方法 | |
| KR20030032701A (ko) | 반도체 웨이퍼 및 그의 제조방법 |