KR100423754B1 - 실리콘 웨이퍼의 고온 열처리 방법 - Google Patents

실리콘 웨이퍼의 고온 열처리 방법 Download PDF

Info

Publication number
KR100423754B1
KR100423754B1 KR10-2001-0075898A KR20010075898A KR100423754B1 KR 100423754 B1 KR100423754 B1 KR 100423754B1 KR 20010075898 A KR20010075898 A KR 20010075898A KR 100423754 B1 KR100423754 B1 KR 100423754B1
Authority
KR
South Korea
Prior art keywords
wafer
oxide film
heat treatment
silicon wafer
high temperature
Prior art date
Application number
KR10-2001-0075898A
Other languages
English (en)
Other versions
KR20030045967A (ko
Inventor
김건
문영희
윤성호
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR10-2001-0075898A priority Critical patent/KR100423754B1/ko
Publication of KR20030045967A publication Critical patent/KR20030045967A/ko
Application granted granted Critical
Publication of KR100423754B1 publication Critical patent/KR100423754B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 웨이퍼 제조공정 중 고온열처리 방법에 관한 것으로서, 실리콘 단결정 잉곳을 절단하여 제1면 및 제2면을 가진 실리콘 웨이퍼로 성형하는 공정과; 상기 실리콘 웨이퍼 제1면 및 제2면에 산화막을 형성하는 공정과; 상기 실리콘 웨이퍼 제1면의 산화막을 제거하는 공정과; 상기 실리콘 웨이퍼 제2면을 열처리용 웨이퍼보트의 로드부에 안착시킨 후 열처리하는 공정과; 상기 실리콘 웨이퍼 제2면의 산화막을 제거하는 공정을 포함한다.
따라서, 산화막이 완충막 역할을 하므로 웨이퍼의 표면에 슬립이 전파되는 것을 완화하며 웨이퍼 제2면에 발생되는 헤이즈, 팁막, 척막등도 방지할 수 있다.

Description

실리콘 웨이퍼의 고온 열처리 방법{A method for high temperature heating of silicon wafer}
본 발명은 실리콘 웨이퍼를 고온 열처리 하는 방법에 관한 것으로 특히 불활성 가스를 사용한 고온 열처리 전 실리콘 웨이퍼에 산화막을 형성하여 고온 열처리시 발생되는 슬립 및 척, 팁막 또는 헤이즈를 제거하는 고온 열처리 방법에 관한 것이다.
먼저 초크랄스키 방법으로 실리콘 단결정 잉곳 성장장치에서 단결정 잉곳을 성장시킨 후 성장된 잉곳을 웨이퍼 형상으로 절단한 후 성형(shapping) 공정을 진행하여 실리콘 웨이퍼(이하 웨이퍼라 칭함)를 형성한다.
성형 공정 이후 웨이퍼 내부에 형성되는 결함을 제거하기 위해 가열로에 웨이퍼를 넣은 후 아르곤등의 불활성 가스 분위기하에서 고온 열처리 공정을 진행한다
고온 열처리 공정은 웨이퍼를 탄화규소(SiC)로 제조된 열처리용 보트에 적재한 후 웨이퍼가 적재된 열처리용 보트를 로내부에 로딩(loading)시켜 일정시간 동안 가열한다.
이때, 사용되는 열처리용 보트는 다수개의 웨이퍼 로드(lod)부가 일정 간격으로 형성되어 있으며, 여기 웨이퍼 로드부에 웨이퍼를 안착시키게 되는데 이때 척막 또는 팁막이 형성된다. 그리고 로드부에 웨이퍼가 안착되어 웨이퍼와 웨이퍼 로드부의 접촉부위에서 슬립(Slip)현상이 발생된다.
또한, 웨이퍼를 고온 열처리하는 동안 가열로내부에 주입되는 수소 또는 불활성 가스인 질소, 아르곤, 이들의 혼합 가스와 석영등으로부터 발생되는 금속에 의해 웨이퍼 표면에 헤이즈(Haze)가 발생하게 된다.
헤이즈는 고온열처리시 불활성 가스에 의해 발생하기도 하지만 석영 또는 탄화규소 보트에 기인한 금속 오염물에 의해 웨이퍼 표면에 발생하며, 척막은 보트에 안착시키기 위해 로봇이 로딩을 할때 진공으로 웨이퍼를 잡게 되는데 그때 오염에 의해 발생하는 막을 척막이라 한다.
그리고 팁막은 사람이 웨이퍼를 한 장씩 로드에 집어 넣기 위해 진공으로 웨이퍼를 잡는 기구를 팁이라 하는데 이때 오염에 의해 발생하는 자국을 팁막이라 하는데, 일반적으로 헤이즈가 발생한 웨이퍼에는 척막 또는 팁막이 심하게 나타나는 현상이 생긴다.
도1은 종래 기술에 따른 고온 열처리 후 웨이퍼 표면의 XRT 사진으로, 슬립이 발생된 것을 확인 할 수 있다.
이러한 슬립 현상은 로드부와 웨이퍼 접촉면에서 접촉으로 인한 기계적 결함이 발생함과 동시에 슬립이 전파되어 반도체 소자 제조 공정시 반도체 소자의 수율을 떨어뜨리는 문제점이 있었다.
또한, 도2는 종래 기술에 따른 고온 열처리 후 웨이퍼의 표면 사진으로 열처리용 보트에 의한 보트자국을 확인 할 수 있다.
이러한 문제점을 근본적으로 제어하기 위해서는 열처리용 보트를 제작할 때부터 접촉부위를 고려하여 제작하거나 열처리시 슬립이 발생되지 않도록 열처리를 진행하여야 한다.
따라서 열처리용 보트를 제작할 때 열처리용 보트의 뼈대인 그라파이트(Graphite)위에 CVD(Chemical Mecahnical depisition)방법으로 탄화규소를 피복(coating)할 때 탄화규소 피복을 균일하게 형성한다. 만일 피복이 불균일하다면 웨이퍼의 접촉면에서 발생되는 슬립의 발생정도가 차이가 나므로 열처리용 보트내에 적재된 웨이퍼에 형성된 슬립의 발생 정도가 모두 다르게 형성된다.
이와 같은 현상에 의한 웨이퍼의 결함은 반도체 디바이스 공정시 누설전류를 발생시키거나 웨이퍼의 가용면적을 줄어들게 하는 등 많은 문제점이 있었다.
따라서, 본 발명은 이와 같은 문제점을 해결하기 위한 것으로 웨이퍼 제2면에 산화막을 형성하여열처리용 보트의 로드부와 웨이퍼가 직접 접촉하지 않게 하여 슬립을 최소화하고, 척막 또는 팁막등의 오염을 방지하는 것을 목적으로 한다.
도1은 종래 기술에 따른 고온 열처리 후 웨이퍼 표면의 XRT 사진.
도2은 종래 기술에 따른 고온 열처리 후 웨이퍼의 표면 사진
도3a 내지 도3e는 본 발명에 따른 실리콘 웨이퍼의 고온열처리 방법을 도시한 공정도.
도4는 본 발명의 일 실시예에 따른 고온 열처리 후 웨이퍼 제2면의 XRT 사진.
도5는 본 발명의 일 실시예에 따른 고온 열처리후 웨이퍼 제2면의 사진.
*도면의 주요부분에 대한 부호의 설명*
10. 실리콘 웨이퍼 16. 산화막
20. 로드부
상기 목적을 달성하기 위한 본 발명에 의한 실리콘 웨이퍼의 고온열처리 방법은,실리콘 단결정 잉곳을 절단하여 제1면 및 제2면을 가진 실리콘 웨이퍼로 성형하는 웨이퍼성형공정과; 상기 웨이퍼 성형공정에서 형성된 실리콘 웨이퍼의 제1면 및 제2면에 산화막을 형성하는 산화막 형성공정과; 상기 산화막 형성공정을 거친 실리콘 웨이퍼의 제1면 산화막을 제거하는 제 1 산화막 제거공정과; 상기 제 1 산화막 제거공정을 거친 실리콘 웨이퍼의 제2면을 열처리용 웨이퍼보트의 로드부에 안착시킨 후 열처리하는 열처리공정과; 상기 열처리 공정을 거친 실리콘 웨이퍼의 제2면의 산화막을 제거하는 제 2 산화막 제거공정을 포함하여 이루어지는 것을 특징으로 한다.상기 산화막 형성공정은 CVD방법으로 400~500℃에서 500~5000Å의 두께로 형성하는 것을 특징으로 한다.상기 열처리공정은 1100~1250℃의 확산로에서 이루어지는 것을 특징으로 한다.상기 제 2 산화막 제거공정에서 상기 실리콘 웨이퍼 제2면의 산화막은 불산에 담궈 제거하는 것을 특징으로 한다.본 발명을 도면과 함께 좀더 구체적으로 설명하면 아래와 같다.
먼저 도2a에서와 같이 초크랄스키방법으로 성장된 실리콘 단결정 잉곳을 절단한후래핑(lapping), 에칭(eching)등의 성형공정을 진행한 후 반도체 디바이스를 형성하는 면(이하에서 제1면이라 칭함) 및 반도체 디바이스가 형성되지 않는 면(이하에서 제2면이라 칭함)을 가진 실리콘 웨이퍼(10)(이하에서 웨이퍼라 칭함)를 형성한다.
다음으로 도2b 에서와 같이 웨이퍼 제1면 및 제2면에 CVD방법으로 산화막(12)을 증착한다.
이때 산화막 증착 온도는 400~450℃로 유지하며, 산화막은 500~5000Å의 두께로 형성한다.
여기서, 산화막(12)의 두께를 500Å이하로 형성하는 경우 헤이즈 및 척막 또는 팁막을 제거할 수는 있으나, 미세 슬립을 방지하는 효과는 없다.
그리고 도2c 에서와 같이 산화막이 형성된 웨이퍼에 기계적 화학적 연마(Chemical Mechanical Polising)등의 방법으로 폴리싱을 진행하여 웨이퍼의 제1면의 산화막을 제거한다.
이때 진행되는 폴리싱은 제1면(12)의 산화막(16)을 제거하여 반도체 소자가 형성될 영역을 만들고, 열처리 전 웨이퍼 표면의 이물질을 제거하여 표면을 경면화하기 위한 것이다.
이후 도2d 에서와 같이, 폴리싱된 웨이퍼(10)를 확산로(diffusion furnace) 에 넣은 후 고온 열처리를 진행한다.
이때, 확산로 내부에 아르곤, 질소와 같은 불활성 가스 또는 이들의 혼합 가스, 수소가스를 주입하고, 가열 온도를 1100 ~1250℃로 유지한다.
웨이퍼 제2면(14)에는 완충막(buffer layer)인 산화막이 형성되어 있어 웨이퍼 제2면이 로드부와 직접적으로 접촉되지 않은 상태에서 열처리가 진행된다.
따라서, 웨이퍼 장착시 보트 또는 팁에 의한 웨이퍼 표면이 오염되거나 열처리 과정에서 주입되는 각종 가스, 석영관(Quartz Tube), 열처리 보트의 유출가스(Out-gassing)에 포함된 금속으로 인한 헤이즈가 산화막에만 발생될 뿐 웨이퍼 제2면(14)에 발생되지 않게 된다.
다음으로 도2e 에서와 같이, 열처리된 웨이퍼를 불산(HF)용액에 10분 정도 담궈 웨이퍼 제2면의 산화막을 제거한다.
불산에 웨이퍼를 담구는 것은 웨이퍼 제2면의 산화막을 제거하는 것과 함께 열처리시 산화막 표면에 형성된 슬립을 제거하기 위한 것으로 불산 용액에 10분 정도 담궈 제거한다.
이하, 본 발명에 따른 반도체의 고온열처리 방법의 일 실시예를 설명한다.
초크랄스키방법으로 형성된 잉곳을 절단하여 웨이퍼 형상으로 형성한후 래핑 에칭등의 방법으로 성형공정을 진행하여 제1면 및 제2면을 포함하는 웨이퍼를 형성한다.
웨이퍼에 CVD공정을 진행하여 웨이퍼의 제1면 및 제2면에 4000Å의 산화막을 성장시킨다.
이후 웨이퍼 제1면의 산화막을 폴리싱으로 제거한다. 그리고 웨이퍼를 열처리하기 위해서 열처리용 보트에 적재한다. 이때 웨이퍼의 제2면은 열처리용 보트의 로드부와 접촉하게 된다.
웨이퍼가 적재된 열처리용 보트를 확산로 내부에 로딩하고 수소 분위기하에서 1200℃의 온도를 유지한 상태에서 1시간동안 열처리한다.
이후 열처리 된 웨이퍼를 불산에 10분간 담궈 제2면의 산화막을 제거한다.
상기 실시예에 따른 고온 열처리 후의 결과는 도4의 본 발명의 일 실시예에 따른 고온 열처리 후의 웨이퍼 제2면의 XRT사진과, 도5의 본 발명의 일 실시예에 따른 고온 열처리 후의 웨이퍼 제2면의 사진에서 확인 할 수 있다.
도4에서와 같이 웨이퍼 제2면에 발생된 슬립이 도1의 종래에 발생된 슬립보다 훨씬 감소했음을 확인 할 수 있다.
또한, 상기 산화막 제거전의 웨이퍼 제2면의 산화막상에는 도2에서와 같은 보트자국이 형성되었으나, 도5에서와 같이 산화막 제거후의 웨이퍼 제2면에는 보트자국이 제거된 것을 확인 할 수 있다.
종래에는 웨이퍼 제조시 산화막을 형성하지 않고 폴리싱으로 표면을 경면화한 후 바로 열처리함으로써 열처리시 발생되는 슬립을 방지할 수 없었다. 그러나 본 발명에 의해 웨이퍼의 표면에 산화막을 형성한 후 열처리함으로써 산화막이 완충막 역할을 하므로 웨이퍼의 표면에 슬립이 전파되는 것을 완화하며 웨이퍼 제2면에 발생되는 헤이즈, 팁막, 척등도 방지할 수 있다.

Claims (4)

  1. 실리콘 단결정 잉곳을 절단하여 제1면 및 제2면을 가진 실리콘 웨이퍼로 성형하는 웨이퍼성형공정과;
    상기 웨이퍼 성형공정에서 형성된 실리콘 웨이퍼의 제1면 및 제2면에 산화막을 형성하는 산화막 형성공정과;
    상기 산화막 형성공정을 거친 실리콘 웨이퍼의 제1면 산화막을 제거하는 제 1 산화막 제거공정과;
    상기 제 1 산화막 제거공정을 거친 실리콘 웨이퍼의 제2면을 열처리용 웨이퍼보트의 로드부에 닿도록 안착시킨 후 열처리하는 열처리공정과;
    상기 열처리 공정을 거친 실리콘 웨이퍼의 제2면의 산화막을 제거하는 제 2 산화막 제거공정을 포함하여 이루어지는 실리콘 웨이퍼의 고온열처리 방법.
  2. 청구항1에 있어서,
    상기 산화막 형성공정은 CVD방법으로 400~500℃에서 500~5000Å의 두께로 형성하는 것을 특징으로 하는 실리콘 웨이퍼의 고온열처리 방법.
  3. 청구항1에 있어서,
    상기 열처리공정은 1100~1250℃의 확산로에서 이루어지는 것을 특징으로 하는 실리콘 웨이퍼의 고온열처리 방법.
  4. 청구항 1에 있어서,
    상기 제 2 산화막 제거공정에서 상기 실리콘 웨이퍼 제2면의 산화막은 불산에 담궈 제거하는 것을 특징으로 하는 실리콘 웨이퍼의 고온열처리 방법.
KR10-2001-0075898A 2001-12-03 2001-12-03 실리콘 웨이퍼의 고온 열처리 방법 KR100423754B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0075898A KR100423754B1 (ko) 2001-12-03 2001-12-03 실리콘 웨이퍼의 고온 열처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0075898A KR100423754B1 (ko) 2001-12-03 2001-12-03 실리콘 웨이퍼의 고온 열처리 방법

Publications (2)

Publication Number Publication Date
KR20030045967A KR20030045967A (ko) 2003-06-12
KR100423754B1 true KR100423754B1 (ko) 2004-03-22

Family

ID=29572689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0075898A KR100423754B1 (ko) 2001-12-03 2001-12-03 실리콘 웨이퍼의 고온 열처리 방법

Country Status (1)

Country Link
KR (1) KR100423754B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101024322B1 (ko) 2009-10-30 2011-03-23 네오세미테크 주식회사 태양전지용 웨이퍼 제조 방법, 그 방법으로 제조된 태양전지용 웨이퍼 및 이를 이용한 태양전지 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256594A (en) * 1989-06-16 1993-10-26 Intel Corporation Masking technique for depositing gallium arsenide on silicon
KR960012288A (ko) * 1994-09-08 1996-04-20 김주용 반도체 소자 제조용 웨이퍼 및 그 제작방법
JPH09246234A (ja) * 1996-03-12 1997-09-19 Seiko Epson Corp シリコンウェハーの加工方法及びそのシリコンウェハーを用いた電子機器
EP0942461A2 (en) * 1998-03-11 1999-09-15 Siemens Aktiengesellschaft Reduction of black silicon in semiconductor fabrication
KR20000047991A (ko) * 1998-12-10 2000-07-25 칼 하인쯔 호르닝어 웨이퍼 에지상에 흑색 실리콘이 형성되는 것을 방지하기위한 방법 및 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256594A (en) * 1989-06-16 1993-10-26 Intel Corporation Masking technique for depositing gallium arsenide on silicon
KR960012288A (ko) * 1994-09-08 1996-04-20 김주용 반도체 소자 제조용 웨이퍼 및 그 제작방법
JPH09246234A (ja) * 1996-03-12 1997-09-19 Seiko Epson Corp シリコンウェハーの加工方法及びそのシリコンウェハーを用いた電子機器
EP0942461A2 (en) * 1998-03-11 1999-09-15 Siemens Aktiengesellschaft Reduction of black silicon in semiconductor fabrication
KR20000047991A (ko) * 1998-12-10 2000-07-25 칼 하인쯔 호르닝어 웨이퍼 에지상에 흑색 실리콘이 형성되는 것을 방지하기위한 방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101024322B1 (ko) 2009-10-30 2011-03-23 네오세미테크 주식회사 태양전지용 웨이퍼 제조 방법, 그 방법으로 제조된 태양전지용 웨이퍼 및 이를 이용한 태양전지 제조 방법

Also Published As

Publication number Publication date
KR20030045967A (ko) 2003-06-12

Similar Documents

Publication Publication Date Title
US6958092B2 (en) Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
US8287649B2 (en) Vertical boat for heat treatment and method for heat treatment of silicon wafer using the same
JP2002110949A (ja) Ｓｏｉの熱処理方法及び製造方法
JP4998246B2 (ja) 半導体基板支持治具及びその製造方法。
KR102017138B1 (ko) 탄화규소 제품의 재생 방법 및 재생된 탄화규소 제품
JP3285723B2 (ja) 半導体熱処理用治具及びその表面処理方法
JP4552415B2 (ja) シリコンウエーハの製造方法
KR100423754B1 (ko) 실리콘 웨이퍼의 고온 열처리 방법
JP4131105B2 (ja) シリコンボートの製造方法
JP2907095B2 (ja) 半導体装置の製造方法
KR100432496B1 (ko) 어닐 웨이퍼의 제조 방법
JP4619949B2 (ja) ウェハの表面粗さを改善する方法
JP2002289611A (ja) 半導体装置の製造方法及び製造装置
JP4259881B2 (ja) シリコンウエハの清浄化方法
US20060148249A1 (en) Method of eliminating boron contamination in annealed wafer
JP2008227060A (ja) アニールウエハの製造方法
JP2005197534A (ja) 熱処理用治具の表面保護膜形成方法及び熱処理用治具
JP2007527604A (ja) ウェハの表面粗さを改善する方法
JP4029378B2 (ja) アニールウェーハの製造方法
KR20230016383A (ko) 종형 열처리용 보트 및 이를 이용한 실리콘 웨이퍼의 열처리 방법
JP2002134521A (ja) シリコン半導体基板の熱処理方法
JPH09162146A (ja) 半導体用治工具の清浄化方法
CN116798853A (zh) 一种硅外延片的生长方法
KR100351453B1 (ko) 반도체장치의 ｓｅｇ 형성방법
JP2001223220A (ja) 半導体ウェーハの熱処理方法及び半導体ウェーハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee