JPH04271120A - Etching method - Google Patents

Etching method

Info

Publication number
JPH04271120A
JPH04271120A JP3031248A JP3124891A JPH04271120A JP H04271120 A JPH04271120 A JP H04271120A JP 3031248 A JP3031248 A JP 3031248A JP 3124891 A JP3124891 A JP 3124891A JP H04271120 A JPH04271120 A JP H04271120A
Authority
JP
Japan
Prior art keywords
gas
etching
plasma
composition
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3031248A
Other languages
Japanese (ja)
Inventor
Tomiya Sonoda
薗田 富也
Nobuki Ibaraki
伸樹 茨木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3031248A priority Critical patent/JPH04271120A/en
Publication of JPH04271120A publication Critical patent/JPH04271120A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a sufficient etching selection ration of a gate insulating film and a semiconductor protective film and a low resistance semiconductor film, a drain electrode and a source electrode, by applying etching using plasma of specified mixed gas to an array manufacturing process of TFT-LCD. CONSTITUTION:Plasma of mixed gas is used, which contains at least the following; gas which forms fluorine ions or fluorine radicals in plasma, gas which contains chlorine in composition, and gas which contains NxOy in composition. In another case, plasma of mixed gas is used, which contains at least the following; fluorocarbon shown by CxHyFz or CxFy, gas which contains chlorine in composition, and gas which contains oxygen in composition. Etching is performed by using plasma of the above mixed gas.

Description

【発明の詳細な説明】[Detailed description of the invention]

[発明の目的] [Purpose of the invention]

【0001】0001

【産業上の利用分野】この発明は、例えば薄膜トランジ
スタ(TFT)を用いたアクティブマトリクス型液晶表
示素子の製造に用いられるエッチング加工方法に関する
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an etching method used for manufacturing active matrix liquid crystal display elements using, for example, thin film transistors (TFTs).

【0002】0002

【従来の技術】アクティブマトリクス方式はマトリクス
状に配置した電極の交点に、画素に接続したスイッチン
グ素子を設ける方式である。アクティブマトリクス方式
のうち、TFT型は特に開発研究が活発に行なわれてい
る。TFTをガラス基板に配設したものを一方の基板と
する例は、例えばアイイ―イ―イ―・トランザクション
・オン・エレクトロン・デバイス(IEEE Tran
s. on Electron Devices )第
20巻第 995頁乃至第1001頁(1973年)に
詳細に記載されている。
2. Description of the Related Art The active matrix method is a method in which switching elements connected to pixels are provided at the intersections of electrodes arranged in a matrix. Among the active matrix methods, the TFT type is particularly actively being researched and developed. An example of one substrate having a TFT disposed on a glass substrate is, for example, the IEEE Transaction on Electron Device (IEEE Tran
s. on Electron Devices, Vol. 20, pp. 995-1001 (1973).

【0003】このようなTFTアレイ基板を製作する工
程は例えば次の通りである。まず、例えばガラスからな
る絶縁基板を前面ガラス基板とし、この基板上に走査電
極線とゲート電極を同時に形成し、その上にゲート絶縁
膜、半導体膜及び半導体保護膜を順次成膜する。次に、
半導体保護膜を成形した後、低抵抗半導体膜を成膜し、
半導体膜と低抵抗半導体膜を同時に成形する。その後、
画素電極の形成・電極パッド上のゲート絶縁膜の除去を
行い、信号電極、ソース電極及びドレイン電極を形成す
る。このままでは、ソース電極とドレイン電極は低抵抗
半導体膜により短絡しているので、半導体保護膜上の低
抵抗半導体膜をソース電極とドレイン電極をマスクにし
て除去する。最後に、TFTアレイ基板を保護するため
に、絶縁膜を形成する。
[0003] For example, the steps for manufacturing such a TFT array substrate are as follows. First, an insulating substrate made of, for example, glass is used as a front glass substrate, a scanning electrode line and a gate electrode are simultaneously formed on this substrate, and a gate insulating film, a semiconductor film, and a semiconductor protective film are sequentially formed thereon. next,
After forming the semiconductor protective film, a low resistance semiconductor film is formed,
Molding a semiconductor film and a low-resistance semiconductor film at the same time. after that,
A pixel electrode is formed and the gate insulating film on the electrode pad is removed, and a signal electrode, source electrode, and drain electrode are formed. In this state, the source electrode and the drain electrode are short-circuited by the low resistance semiconductor film, so the low resistance semiconductor film on the semiconductor protective film is removed using the source electrode and the drain electrode as a mask. Finally, an insulating film is formed to protect the TFT array substrate.

【0004】このようなTFTアレイ基板を前面ガラス
基板とし、表面に非画素電極部分からの透過光及びTF
Tへの入射光を遮蔽するためのブラックマトリクスと称
される遮光膜と、透明な対向電極として例えばインジウ
ム・錫酸化膜(ITO)を形成したガラス基板を後面ガ
ラス基板とする。そして、前面ガラス基板のTFT形成
側と後面ガラス基板の対向電極側にそれぞれ液晶配向膜
を塗布した後、例えばラビングにより配向処理を施し、
配向処理を施した表面をそれぞれ内側として、前面ガラ
ス基板と後面ガラス基板をほぼ10μm離してほぼ平行
に対向させて張り合わせ、その間隙に液晶を封入し液晶
セルを構成する。更に、このようにして製造した液晶セ
ルに外部回路を接続した後、ケースに収納する。
[0004] Such a TFT array substrate is made of a front glass substrate, and the surface is exposed to transmitted light from non-pixel electrode portions and TFs.
A rear glass substrate is a glass substrate on which a light shielding film called a black matrix for shielding light incident on T and a transparent counter electrode made of, for example, an indium tin oxide film (ITO) is formed. After applying a liquid crystal alignment film to the TFT formation side of the front glass substrate and the counter electrode side of the rear glass substrate, an alignment treatment is performed, for example, by rubbing,
A front glass substrate and a rear glass substrate are bonded together facing each other in parallel with a distance of approximately 10 μm, with the surfaces subjected to the alignment treatment being placed on the inside, and a liquid crystal is filled in the gap to form a liquid crystal cell. Furthermore, after connecting an external circuit to the liquid crystal cell manufactured in this manner, it is housed in a case.

【0005】[0005]

【発明が解決しようとする課題】この種のTFTを用い
たアクティブマトリクス型液晶表示装置(以下、TFT
−LCDと称す)のTFTアレイ製造工程において、半
導体保護膜上の低抵抗半導体を除去する工程はアレイの
特性に与える影響が大きい。半導体保護膜の性能を損な
うことなく、低抵抗半導体を選択的にエッチングできる
ことが必要である。低抵抗半導体膜には、P(リン)或
いはB(ボロン)等をドープしたn型半導体或いはp型
半導体が用いられる。ここで、半導体材料としては、S
iを母材としたpoly−Si或いはa−Siが用いら
れる。また、半導体保護膜には、窒化シリコン(SiN
x )或いは酸化シリコン(SiOx )が使用される
場合が多い。このエッチング加工方法としては、プラズ
マを用いたいわゆるプラズマエッチング技術が用いられ
る。
[Problems to be Solved by the Invention] Active matrix liquid crystal display devices (hereinafter referred to as TFTs) using this type of TFT
In the TFT array manufacturing process for a TFT array (referred to as -LCD), the process of removing a low-resistance semiconductor on a semiconductor protective film has a large effect on the characteristics of the array. It is necessary to be able to selectively etch a low resistance semiconductor without impairing the performance of the semiconductor protective film. For the low resistance semiconductor film, an n-type semiconductor or a p-type semiconductor doped with P (phosphorus), B (boron), or the like is used. Here, as the semiconductor material, S
Poly-Si or a-Si with i as the base material is used. In addition, silicon nitride (SiN
x ) or silicon oxide (SiOx) is often used. As this etching method, a so-called plasma etching technique using plasma is used.

【0006】例えば、低抵抗半導体としてn+ 型のa
−Siを用いたTFT−LCDの場合、n+ a−Si
と上記半導体保護膜との選択比が十分大きくないと、エ
ッチング速度むらや膜厚のむら等、薄膜形成或いはパタ
ーン成形工程で通常起こる変動を吸収する必要がある。 特に、TFT−LCDが大型の場合、使用する基板も大
型化するため、量産性を加味したプロセス・マージンを
得るうえでもこの要請は必須である。
For example, as a low resistance semiconductor, n+ type a
- In the case of TFT-LCD using Si, n+ a-Si
If the selectivity between the semiconductor protective film and the semiconductor protective film is not sufficiently large, it is necessary to absorb fluctuations that normally occur in the thin film forming or pattern forming process, such as uneven etching rate and uneven film thickness. In particular, when the TFT-LCD is large, the substrate used is also large, so this requirement is essential in order to obtain a process margin that takes into account mass production.

【0007】現在、エッチング方法としてフロン単独、
フロン+酸素及びSF6 +フロン等の組合わせが知ら
れているが、これらの組合わせで得られる選択比は文献
等により最大で3〜6と報告されている。TFT−LC
Dのうち特に大型の基板を使用する場合、この程度の選
択比では、工程のばらつきを吸収して、むらのない画質
・満足なTFT特性を得るには十分でなく、成膜工程・
エッチング工程の均一性の向上と装置改良に過大な負担
を強いている。量産工程では通常、選択比10以上が目
安である。
[0007]Currently, the etching method uses CFC alone,
Combinations such as fluorocarbon + oxygen and SF6 + fluorocarbon are known, and the selectivity ratio obtained with these combinations is reported to be 3 to 6 at maximum in literature. TFT-LC
When using a particularly large substrate of D, this degree of selectivity is not sufficient to absorb process variations and obtain uniform image quality and satisfactory TFT characteristics, and the film formation process and
This places an excessive burden on improving the uniformity of the etching process and improving equipment. In a mass production process, a selection ratio of 10 or more is usually the standard.

【0008】この他に、フロンを使用してプラズマエッ
チングを行うと、特性の変動が大きい。この変動の要因
の一つに、プラズマエッチングの際に生じるCn Fm
 で表される化合物残渣が考えられる。実際に、フロン
単独、フロン+酸素及びSF6 +フロンの組合わせで
は、エッチングした後、CF4 またはCHF3 等の
分解生成物で表されるポリマーの残渣が表面に存在する
ことが、X線光電子分光法やオージェ電子分光法等に分
析できる。また、残渣が顕著に存在する場合には、走査
型電子顕微鏡等の手法により表面観察できる。
[0008] In addition, when plasma etching is performed using Freon, the characteristics vary greatly. One of the causes of this variation is CnFm generated during plasma etching.
A compound residue represented by is considered. In fact, X-ray photoelectron spectroscopy shows that with fluorocarbons alone, fluorocarbons + oxygen, and combinations of SF6 + fluorocarbons, polymer residues represented by decomposition products such as CF4 or CHF3 are present on the surface after etching. It can be analyzed using methods such as or Auger electron spectroscopy. Furthermore, if a significant amount of residue is present, the surface can be observed using a technique such as a scanning electron microscope.

【0009】また、TFT−LCDのTFTアレイ製造
工程において、Ta,Mo,W或いはこれらの金属の合
金は、単独または他の金属とともに導体として使用され
、これらの成形にはプラズマエッチングやウェットエッ
チングが使用されている。
Furthermore, in the TFT array manufacturing process of TFT-LCD, Ta, Mo, W, or alloys of these metals are used alone or together with other metals as conductors, and plasma etching or wet etching is used to form them. It is used.

【0010】TFT−LCDでは、価格の低下と品質の
向上が必要であり、各工程での生産性の向上が望まれて
いる。上記金属よりなる導体の成形において、エッチン
グ速度の向上及び上記導体が積層されている絶縁体との
エッチング速度の選択性の拡大が生産性と品質の向上が
必要である。
[0010] In TFT-LCD, it is necessary to lower the price and improve the quality, and it is desired to improve the productivity in each process. In forming a conductor made of the metal, it is necessary to improve productivity and quality by increasing the etching rate and increasing the selectivity of the etching rate with respect to the insulator on which the conductor is laminated.

【0011】例えばゲ―ト電極及び走査電極線は、ガラ
スまたは、ガラス上にSiOx 等の絶縁膜を介して積
層されたMoとTaの合金よりなる金属導体が使用され
ている。そして、これらのエッチングには、例えばCF
4 とO2 の混合ガスを使用することが知られている
。しかし、この混合ガスではエッチング速度が遅いとい
う欠点がある。
For example, the gate electrode and the scanning electrode line are made of glass or a metal conductor made of an alloy of Mo and Ta laminated on glass with an insulating film such as SiOx interposed therebetween. For these etchings, for example, CF
It is known to use a gas mixture of 4 and O2. However, this mixed gas has the disadvantage that the etching rate is slow.

【0012】また、信号電極線を成形する場合、信号電
極線材料と、走査電極線上に形成された絶縁膜材料との
エッチングの選択比を考慮する必要がある。信号電極線
材料としてMo/Alの二層構造、上記絶縁膜材料とし
てSiNx 或いはSiOx が用いられ、信号電極線
材料のエッチングガスとしてCF4 とO2 の混合ガ
ス或いはCCl4 等を使用することが知られているが
、この場合はエッチング速度が遅いという欠点がある。 エッチング速度のみに注目すれば、CF4 +フロン1
2のように上記ガスより速い組合せの混合ガスがあるが
、選択比は0.5 〜2 程度で実用には適していない
。 [発明の構成]
Furthermore, when forming the signal electrode line, it is necessary to consider the etching selectivity between the signal electrode line material and the insulating film material formed on the scanning electrode line. It is known that a Mo/Al two-layer structure is used as the signal electrode wire material, SiNx or SiOx is used as the insulating film material, and a mixed gas of CF4 and O2 or CCl4 is used as the etching gas for the signal electrode wire material. However, this method has the disadvantage of slow etching speed. If we focus only on the etching speed, CF4 + Freon 1
There are mixed gases such as No. 2 that are faster than the above gases, but the selection ratio is about 0.5 to 2, which is not suitable for practical use. [Structure of the invention]

【0013】[0013]

【課題を解決するための手段】請求項1記載の発明は半
導体膜や金属膜のエッチング加工に、プラズマ中でフッ
素イオンまたはフッ素ラジカルを形成するガスと、組成
の中に塩素を含むガスと、組成の中にNx Oy を含
むガスとを少なくとも有する混合ガスのプラズマを用い
る。
Means for Solving the Problems The invention according to claim 1 is suitable for etching a semiconductor film or a metal film, using a gas that forms fluorine ions or fluorine radicals in plasma, and a gas containing chlorine in its composition. A plasma of a mixed gas having at least a gas containing Nx Oy in its composition is used.

【0014】また、請求項2記載の発明は半導体膜や金
属膜のエッチング加工に、プラズマ中でフッ素イオンま
たはフッ素ラジカルを形成するガスとしてのCx Hy
 Fz またはCx Fy で示されるフロロカ―ボン
と、組成の中に塩素を含むガスと、組成の中に酸素を含
むガスとを少なくとも有する混合ガスのプラズマを用い
る。
Further, the invention according to claim 2 uses Cx Hy as a gas that forms fluorine ions or fluorine radicals in plasma for etching processing of semiconductor films and metal films.
A plasma of a mixed gas containing at least a fluorocarbon represented by Fz or Cx Fy, a gas containing chlorine in its composition, and a gas containing oxygen in its composition is used.

【0015】[0015]

【作用】この発明において、プラズマ中でフッ素イオン
またはフッ素ラジカルを形成するガスとして例えばSF
6 を用いた場合、Siのエッチング速度はSF6 単
独、或いは二種混合(例えばSF6 +フロン)の場合
に近い1000〜2000オングストロ―ム/min 
で高速を維持する。 一方、SiNx のエッチング速度はSF6 単独、或
いは二種混合(例えばSF6 +フロン)の場合の10
00オングストロ―ム/min程度に対して、100 
オングストロ―ム/min 前後にまて著しく低下する
。この結果、Si/SiNx の選択比10以上が容易
に得られる。
[Operation] In the present invention, SF is used as a gas that forms fluorine ions or fluorine radicals in plasma.
When using SF6, the etching rate of Si is 1000 to 2000 angstroms/min, which is close to that of SF6 alone or a mixture of the two (for example, SF6 + CFC).
to maintain high speed. On the other hand, the etching rate of SiNx is 10
00 angstroms/min, 100 angstroms/min
It decreases significantly around angstroms/min. As a result, a Si/SiNx selectivity ratio of 10 or more can be easily obtained.

【0016】また、この発明において、プラズマ中でフ
ッ素イオンまたはフッ素ラジカルを形成するガスとして
例えばCF4 を用いた場合、Siのエッチング速度は
CF4単独の場合に比べて3〜4倍速くなり、1200
〜1500オングストロ―ム/min となる。一方、
SiNx のエッチング速度はCF4 単独、或いは二
種混合(例えばCF4 +酸素)の場合の1000オン
グストロ―ム/min 程度に対して、100 オング
ストロ―ム/min 前後にまで著しく低下する。この
結果、Si/SiNx の選択比10以上が容易に得ら
れる。また、エッチング後に、Cn Fm と考えられ
る残渣はなかった。
Furthermore, in the present invention, when CF4 is used as a gas that forms fluorine ions or fluorine radicals in plasma, the etching rate of Si is 3 to 4 times faster than when CF4 is used alone, and the etching rate is 1200 nm.
~1500 angstroms/min. on the other hand,
The etching rate of SiNx is significantly reduced to about 100 angstroms/min, compared to about 1000 angstroms/min in the case of CF4 alone or a combination of the two (for example, CF4 + oxygen). As a result, a Si/SiNx selectivity ratio of 10 or more can be easily obtained. Further, after etching, there was no residue considered to be Cn Fm.

【0017】更に、この発明を用いると、例えばMoの
エッチング速度はSF6 ,CF4 に塩素系のガスを
添加した場合の速度と同程度で500〜800 オング
ストロ―ム/min が得られる。この値は、同じ実験
装置で、従来よりMoのエッチング用ガスとして知られ
ているCF4 、またはCF4 にO2 を添加したガ
スを使用して、同じような条件で得られるエッチング速
度に対し5 〜10倍速い。一方、SiNxのエッチン
グ速度は、SF6 ,CF4 に塩素系のガスを添加し
た場合、Moと同じくらい速く、Mo/SiNx で示
される選択比は1 以下で実用にはならない。これに対
し、この発明では、SiNx のエッチング速度は10
0 オングストロ―ム/min 前後にまで著しく低下
する。この結果、Mo/SiNx の選択比7 〜10
が得られる。この発明における三種類のガスのうち、単
独或いは二種の組合せではMo/SiNx の選択比3
 を得るのは容易でない。
Furthermore, when the present invention is used, the etching rate of Mo, for example, can be obtained at 500 to 800 angstroms/min, which is comparable to the rate when chlorine-based gas is added to SF6 or CF4. This value is 5 to 10 times faster than the etching rate obtained under similar conditions using CF4, which is conventionally known as a Mo etching gas, or a gas in which O2 is added to CF4, using the same experimental equipment. twice as fast. On the other hand, when a chlorine-based gas is added to SF6 or CF4, the etching rate of SiNx is as fast as that of Mo, and the selectivity expressed by Mo/SiNx is less than 1, which is not practical. On the other hand, in this invention, the etching rate of SiNx is 10
It decreases significantly to around 0 angstroms/min. As a result, the selection ratio of Mo/SiNx was 7 to 10
is obtained. Among the three types of gases in this invention, the selection ratio of Mo/SiNx is 3 when used alone or in combination of two types.
is not easy to obtain.

【0018】[0018]

【実施例】以下、この発明の詳細を図面を参照して説明
する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the present invention will be explained below with reference to the drawings.

【0019】図1はこの発明の一実施例を用いて形成し
たTFTアレイ基板の一部を示す概略断面図であり、製
造工程に従って説明する。まず、ガラス基板1上に、例
えばモリブデン・タンタル合金薄膜をスパッタ法等によ
り、約0.2 μmの膜厚に堆積し、ホトリソグラフィ
法によりストライプ状の走査電極線(図示せず)と、こ
の走査電極線に電気的に接続しているゲート電極2のパ
ターンを形成する。次に、SF6 、CCl4 、N2
 O及びHeとを有する混合ガスにマイクロ波を照射し
てプラズマを発生させ、プラズマエッチングにより走査
電極線とゲート電極2を成形する。このとき使用するガ
スの割合は、SF6 に対してCCl4 を0.1 〜
0.5重量%、N2 Oを0.5 〜4 重量%であり
、Heはバランスガスとして添加している。
FIG. 1 is a schematic sectional view showing a part of a TFT array substrate formed using an embodiment of the present invention, and will be explained according to the manufacturing process. First, a molybdenum-tantalum alloy thin film, for example, is deposited on a glass substrate 1 to a thickness of approximately 0.2 μm by sputtering or the like, and striped scanning electrode lines (not shown) are formed by photolithography. A pattern of gate electrode 2 electrically connected to the scanning electrode line is formed. Next, SF6, CCl4, N2
A mixed gas containing O and He is irradiated with microwaves to generate plasma, and the scanning electrode line and gate electrode 2 are formed by plasma etching. The ratio of gas used at this time is 0.1 to 0.1 to CCl4 to SF6.
0.5% by weight, N2O from 0.5 to 4% by weight, and He was added as a balance gas.

【0020】次に、例えばプラズマCVD法等により、
ゲート絶縁膜3として例えば膜厚0.3 μmの窒化硅
素(SiNx )と、半導体膜4として例えば膜厚0.
1 μmの非晶質硅素(a−Si)及び半導体保護膜5
として例えば膜厚0.3 μmのSiNx を連続して
堆積し、ホトリソグラフィ法によりゲート電極2上に半
導体保護膜5を成形する。次に、例えばプラズマCVD
法により、例えばn+ a−Siからなる低抵抗半導体
膜6を堆積し、ホトリソグラフィ法により半導体膜4と
低抵抗半導体膜6を同時に成形する。
[0020] Next, for example, by plasma CVD method or the like,
The gate insulating film 3 is made of silicon nitride (SiNx) with a thickness of 0.3 μm, for example, and the semiconductor film 4 is made of silicon nitride (SiNx) with a thickness of 0.3 μm, for example.
1 μm amorphous silicon (a-Si) and semiconductor protective film 5
For example, SiNx with a film thickness of 0.3 μm is continuously deposited, and a semiconductor protective film 5 is formed on the gate electrode 2 by photolithography. Next, for example, plasma CVD
A low-resistance semiconductor film 6 made of, for example, n+ a-Si is deposited by a method, and the semiconductor film 4 and the low-resistance semiconductor film 6 are simultaneously formed by a photolithography method.

【0021】続いて、外部と電気的な接続が必要な部分
、例えば電極パッド上のゲート絶縁膜3をホトリソグラ
フィ法により除去する。次に、例えばITOをスパッタ
法で膜厚0.1 μmに堆積し、ホトリソグラフィー法
により画素電極7を成形する。
Subsequently, portions requiring electrical connection to the outside, such as the gate insulating film 3 on the electrode pads, are removed by photolithography. Next, for example, ITO is deposited to a thickness of 0.1 μm by sputtering, and the pixel electrode 7 is formed by photolithography.

【0022】続いて、例えば膜厚0.05μmのMo、
膜厚1.0 μmのAl及び膜厚0.05μmのMoを
スパッタ法等で順次堆積し、ホトリソグラフィー法によ
り信号電極線と、この信号電極線に電気的に接続してい
るドレイン電極8と、ソース電極9をプラズマエッチン
グ法で同時に成形する。ここでMo層のエッチングに使
用するガスは、プラズマ中でフッ素イオンまたはフッ素
ラジカルを形成するガス例えばSF6 に対して、塩素
系のガスとして組成の中に塩素を含むフロン11、フロ
ン12、フロン13、フロン113、フロン114、フ
ロン21、フロン123及びCCl4 等の中から選ば
れた例えばCCl4 を0.1 〜0.5 重量%、組
成の中にNxOy で示される成分を有するガスとして
NO及びN2 O等の中から選ばれたものを0.5 〜
4 重量%の割合で混合した。また、Al層のエッチン
グに使用するガスは、Mo層の場合とはガスの組成を変
更し、CCl4 単独で行った。このとき、ブラズマエ
ッチングは平行平板電極を備えた容量結合型の装置を用
い、カソード電極には13.56MHzの高周波を印加
した。また、被エッチング対象の基板は、カソード電極
側に保持している。Mo及びAlのエッチング速度はそ
れぞれ500 〜900 オングストロ―ム/min 
、1000〜2000オングストロ―ム/min が得
られた。また、モニターとして使用したSiNx 膜と
、Moのエッチング速度を測定した結果、Mo/SiN
x の選択比は7 が得られた。
[0022] Next, for example, Mo with a thickness of 0.05 μm,
Al with a thickness of 1.0 μm and Mo with a thickness of 0.05 μm are sequentially deposited by sputtering or the like, and a signal electrode line and a drain electrode 8 electrically connected to the signal electrode line are formed by photolithography. , the source electrode 9 is simultaneously formed by plasma etching. Here, the gas used for etching the Mo layer is a gas that forms fluorine ions or fluorine radicals in plasma, such as SF6, and a chlorine-based gas such as Freon 11, Freon 12, or Freon 13, which contains chlorine in its composition. , Freon 113, Freon 114, Freon 21, Freon 123, CCl4, etc., for example, in an amount of 0.1 to 0.5% by weight, and NO and N2 as gases having components represented by NxOy in the composition. 0.5 ~ selected from O etc.
4% by weight. Furthermore, the gas composition used for etching the Al layer was changed from that for the Mo layer, and CCl4 was used alone. At this time, a capacitively coupled device equipped with parallel plate electrodes was used for plasma etching, and a high frequency of 13.56 MHz was applied to the cathode electrode. Further, the substrate to be etched is held on the cathode electrode side. The etching rate for Mo and Al is 500 to 900 angstroms/min, respectively.
, 1000 to 2000 angstroms/min. In addition, as a result of measuring the etching rate of the SiNx film used as a monitor and Mo, the Mo/SiN
A selectivity ratio of 7 was obtained for x.

【0023】続いて、ドレイン電極8とソース電極9を
マスクとして、低抵抗半導体膜6のプラズマエッチング
を行う。ここで使用するガスは、上述したMo層のエッ
チングに使用するガスと同じである。このプラズマエッ
チングにおいて、n+ a−Siからなる低抵抗半導体
膜6のエッチング速度は1000〜2000オングスト
ロ―ム/min であった。また、モニターとして使用
したSiNx 膜のエッチング速度は、100 〜15
0 オングストロ―ム/min であった。次に、例え
ばSiNx からなる絶縁膜10をガラス基板1上に0
.1 〜1.0 μmの厚さに堆積し、ホトリソグラフ
ィー法により電気的に接続が必要な部分の絶縁膜10を
取り除く。
Next, plasma etching of the low resistance semiconductor film 6 is performed using the drain electrode 8 and source electrode 9 as masks. The gas used here is the same as the gas used for etching the Mo layer described above. In this plasma etching, the etching rate of the low resistance semiconductor film 6 made of n+a-Si was 1000 to 2000 angstroms/min. In addition, the etching rate of the SiNx film used as a monitor was 100 to 15
It was 0 angstrom/min. Next, an insulating film 10 made of, for example, SiNx is deposited on the glass substrate 1.
.. The insulating film 10 is deposited to a thickness of 1 to 1.0 μm, and the portions of the insulating film 10 that require electrical connection are removed by photolithography.

【0024】請求項1に対応するこの実施例では、ドレ
イン電極8とソース電極9の構成要素であるMo層と、
低抵抗半導体膜6のエッチングをプラズマ中でフッ素イ
オンまたはフッ素ラジカルを形成するガスと、組成の中
に塩素を含むガスと、組成の中にNx Oy を含むガ
スとを少なくとも有する混合ガスのプラズマを用いて行
うことにより、ゲート絶縁膜3及び半導体保護膜5と、
低抵抗半導体膜6、ドレイン電極8及びソース電極9と
の間のエッチング選択比が向上した。これに伴い、作成
したアレイのTFT特性を測定した結果は、良好なトラ
ンスファ特性(ドレイン電流対ゲ―ト電圧特性)が得ら
れ、更に、プラズマエッチング時のダメ―ジによる特性
劣化等もみられなかった。
In this embodiment corresponding to claim 1, a Mo layer which is a component of the drain electrode 8 and the source electrode 9;
The low-resistance semiconductor film 6 is etched using plasma of a mixed gas containing at least a gas that forms fluorine ions or fluorine radicals, a gas that contains chlorine in its composition, and a gas that contains Nx Oy in its composition. By using the gate insulating film 3 and the semiconductor protective film 5,
The etching selectivity between the low resistance semiconductor film 6, the drain electrode 8, and the source electrode 9 was improved. Along with this, the results of measuring the TFT characteristics of the fabricated array showed that good transfer characteristics (drain current vs. gate voltage characteristics) were obtained, and furthermore, no characteristic deterioration due to damage during plasma etching was observed. Ta.

【0025】次に、この発明の他の実施例について、同
じく図1を用いて説明する。この実施例は前の実施例と
比べ、ドレイン電極8とソース電極9をマスクとした半
導体薄膜6のプラズマエッチング方法が異なっている。 即ち、ここで使用するガスは、Cx Hy Fz また
はCx Fy で示されるフロロカ―ボンとしてCF4
 、CHF3 、CH2 F2 、CH3 F及びC2
 F6 等の中から例えばCF4 に対して、塩素系の
ガスとして組成の中に塩素を含むフロン11、フロン1
2、フロン13、フロン113、フロン114、フロン
21、フロン123及びCCl4 等の中から選ばれた
ものを0.05〜0.5 重量%、組成の中に酸素で示
される成分を有するガスとしてO2 、NO及びN2 
O等の中から選ばれたものを0.2 〜4 重量%の割
合で混合した。このプラズマエッチングにおいて、n+
 a−Siからなる半導体薄膜6のエッチング速度は1
000〜1200オングストロ―ム/min であり、
エッチング後に、Cn Fm と考えられる残渣はなか
った。モニターとして使用したSiNx 膜のエッチン
グ速度は100 〜150 オングストロ―ム/min
 であった。このとき、ブラズマエッチングは平行平板
電極を備えた容量結合型の装置を用い、カソード電極に
は13.56MHzの高周波を印加した。また、被エッ
チング対象の基板は、カソード電極側に保持している。
Next, another embodiment of the present invention will be explained using FIG. 1 as well. This embodiment differs from the previous embodiment in the plasma etching method of the semiconductor thin film 6 using the drain electrode 8 and source electrode 9 as masks. That is, the gas used here is CF4 as a fluorocarbon represented by Cx Hy Fz or Cx Fy.
, CHF3, CH2F2, CH3F and C2
Among F6, for example, for CF4, Freon 11, Freon 1, which contains chlorine in its composition as a chlorine-based gas,
2. 0.05 to 0.5% by weight of a material selected from Freon 13, Freon 113, Freon 114, Freon 21, Freon 123, CCl4, etc., as a gas having a component represented by oxygen in its composition. O2, NO and N2
A material selected from O, etc. was mixed in a proportion of 0.2 to 4% by weight. In this plasma etching, n+
The etching rate of the semiconductor thin film 6 made of a-Si is 1
000 to 1200 angstroms/min,
After etching, there was no residue believed to be Cn Fm. The etching rate of the SiNx film used as a monitor was 100 to 150 angstroms/min.
Met. At this time, a capacitively coupled device equipped with parallel plate electrodes was used for plasma etching, and a high frequency of 13.56 MHz was applied to the cathode electrode. Further, the substrate to be etched is held on the cathode electrode side.

【0026】請求項2に対応するこの実施例では、低抵
抗半導体膜6のエッチングをCx Hy Fz または
Cx Fy で示されるフロロカ―ボンと、組成の中に
塩素を含むガスと、組成の中に酸素を含むガスとを少な
くとも有する混合ガスのプラズマを用いて行うことによ
り、半導体保護膜5と低抵抗半導体膜6のエッチング選
択比が向上し、且つ、フロンを用いた場合に従来生じて
いたCn Fm で表される化合物残渣が発生しなかっ
た。これに伴い、この実施例においても、前の実施例と
同様に、作成したアレイのTFT特性を測定した結果は
、良好なトランスファ特性(ドレイン電流対ゲ―ト電圧
特性)が得られ、更に、プラズマエッチング時のダメ―
ジによる特性劣化等もみられなかった。
In this embodiment corresponding to claim 2, the low resistance semiconductor film 6 is etched using fluorocarbon represented by Cx Hy Fz or Cx Fy, a gas containing chlorine in its composition, and a gas containing chlorine in its composition. By using a plasma of a mixed gas containing at least a gas containing oxygen, the etching selectivity of the semiconductor protective film 5 and the low-resistance semiconductor film 6 is improved. No compound residue represented by Fm was generated. Accordingly, in this example, as in the previous example, the results of measuring the TFT characteristics of the prepared array showed that good transfer characteristics (drain current vs. gate voltage characteristics) were obtained, and furthermore, Damages during plasma etching
No deterioration of characteristics due to the damage was observed.

【0027】図2は図1に示したアレイを用いて作成し
た液晶表示素子を示す断面図である。図2において、ガ
ラス基板11上には、TFTアレイ基板のTFT12と
対向させる位置に、例えばAlからなる遮光膜12と例
えばITOからなる対向電極13を形成する。次に、ガ
ラス基板1のTFT形成側とガラス基板11の対向電極
13側にそれぞれ配向膜14を塗布した後、例えばラビ
ングにより配向処理を施す。続いて、配向処理を施した
表面を互いに内側として、2枚のガラス基板1,11を
ほぼ10μm離してほぼ平行に対向させて貼り合わせ、
その間隙に液晶15を封入する。
FIG. 2 is a sectional view showing a liquid crystal display element manufactured using the array shown in FIG. In FIG. 2, a light shielding film 12 made of, for example, Al and a counter electrode 13 made of, for example, ITO are formed on a glass substrate 11 at positions facing the TFTs 12 of the TFT array substrate. Next, after coating the alignment film 14 on the TFT formation side of the glass substrate 1 and the counter electrode 13 side of the glass substrate 11, an alignment treatment is performed, for example, by rubbing. Subsequently, the two glass substrates 1 and 11 are bonded together so that they face each other in parallel with a distance of approximately 10 μm, with the surfaces subjected to the orientation treatment placed inside each other.
A liquid crystal 15 is sealed in the gap.

【0028】この液晶表示素子について出画を評価した
ところ、成膜工程・エッチング装置に固有と考えられて
いた局部的な特性むらが解消され、画質が大幅に改良さ
れて良好な結果を得た。また、走査電極線と信号電極線
の交差部に起因する欠陥がほとんどなくなった。
[0028] When we evaluated the image output of this liquid crystal display element, we found that the local characteristic unevenness, which was thought to be unique to the film forming process and etching equipment, was eliminated, and the image quality was significantly improved, resulting in good results. . Furthermore, defects caused by intersections between scanning electrode lines and signal electrode lines are almost eliminated.

【0029】[0029]

【発明の効果】この発明は、所定の三種のガスを少なく
とも有する混合ガスのプラズマを用いてエッチングを行
うことにより、金属膜及び半導体膜と他の絶縁膜との十
分なエッチング選択比が得られる。このエッチング方法
をTFT−LCDのアレイ製造工程に適用することによ
り、成膜工程・エッチング装置に固有と考えられていた
局部的な特性むらが解消され、画質が大幅に改良できた
[Effects of the Invention] This invention makes it possible to obtain a sufficient etching selectivity between metal films and semiconductor films and other insulating films by performing etching using plasma of a mixed gas containing at least three predetermined gases. . By applying this etching method to the TFT-LCD array manufacturing process, local characteristic unevenness, which was thought to be unique to the film forming process and etching equipment, was eliminated, and the image quality was significantly improved.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】この発明の一実施例を用いて作成したTFTア
レイ基板の一例を示す断面図である。
FIG. 1 is a cross-sectional view showing an example of a TFT array substrate produced using an embodiment of the present invention.

【図2】この発明の一実施例を用いて作成した液晶表示
素子をの一例を示す断面図である。
FIG. 2 is a cross-sectional view showing an example of a liquid crystal display element manufactured using an embodiment of the present invention.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  プラズマ中でフッ素イオンまたはフッ
素ラジカルを形成するガスと、組成の中に塩素を含むガ
スと、組成の中にNx Oy を含むガスとを少なくと
も有する混合ガスのプラズマを用いてエッチングするこ
とを特徴とするエッチング加工方法。
1. Etching using a plasma of a mixed gas containing at least a gas that forms fluorine ions or fluorine radicals in the plasma, a gas containing chlorine in its composition, and a gas containing Nx Oy in its composition. An etching processing method characterized by:
【請求項2】  Cx Hy Fz またはCx Fy
 で示されるフロロカ―ボンと、組成の中に塩素を含む
ガスと、組成の中に酸素を含むガスとを少なくとも有す
る混合ガスのプラズマを用いてエッチングすることを特
徴とするエッチング加工方法。
[Claim 2] Cx Hy Fz or Cx Fy
An etching method characterized by etching using a plasma of a mixed gas containing at least a fluorocarbon represented by: a gas containing chlorine in its composition and a gas containing oxygen in its composition.
JP3031248A 1991-02-27 1991-02-27 Etching method Pending JPH04271120A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3031248A JPH04271120A (en) 1991-02-27 1991-02-27 Etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3031248A JPH04271120A (en) 1991-02-27 1991-02-27 Etching method

Publications (1)

Publication Number Publication Date
JPH04271120A true JPH04271120A (en) 1992-09-28

Family

ID=12326072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3031248A Pending JPH04271120A (en) 1991-02-27 1991-02-27 Etching method

Country Status (1)

Country Link
JP (1) JPH04271120A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990075407A (en) * 1998-03-20 1999-10-15 윤종용 Method of manufacturing thin film transistor substrate
US6344007B1 (en) 1996-02-02 2002-02-05 Spalding Sports Worldwide, Inc. Bat with high moment of inertia to weight ratio and method of fabrication

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344007B1 (en) 1996-02-02 2002-02-05 Spalding Sports Worldwide, Inc. Bat with high moment of inertia to weight ratio and method of fabrication
KR19990075407A (en) * 1998-03-20 1999-10-15 윤종용 Method of manufacturing thin film transistor substrate

Similar Documents

Publication Publication Date Title
US5060036A (en) Thin film transistor of active matrix liquid crystal display
US6165917A (en) Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD
JP3202362B2 (en) Method for manufacturing semiconductor device
US7405425B2 (en) Thin film transistor, method of manufacturing the same, display apparatus having the same and method of manufacturing the display apparatus
JP4272272B2 (en) Wiring composition, metal wiring using the composition and manufacturing method thereof, display device using the wiring and manufacturing method thereof
JPH11283934A (en) Manufacturing method of thin-film transistor and liquid crystal display device using the same
JPH09197435A (en) Liquid crystal display device and its production
JP2001274404A (en) Thin-film transistor and method of manufacturing the same
JPH05226654A (en) Etching processing method for tft array
JPH09512667A (en) Method of passivating side surface of thin film semiconductor component
JPH04271120A (en) Etching method
JP2001308339A (en) Thin film transistor
JPH05226653A (en) Etching processing method for tft array
US6713328B2 (en) Manufacturing method of thin film transistor panel
JPH09153618A (en) Manufacture of liquid crystal display
KR100289649B1 (en) Manufacturing Method of Thin Film Transistor Liquid Crystal Display Device
JPH06132257A (en) Manufacture of semiconductor element
JP2924425B2 (en) Manufacturing method of liquid crystal display device
JPH0235420A (en) Electrode construction not within same plane for liquid crystal display device addressed by amorphous silicon thin film transistor matrix
JPH10177968A (en) Thin film device, forming method thereof, and manufacturing method of this film transistor and liquid crystal display device
JPH06132533A (en) Manufacture of tft array substrate
KR20070102211A (en) Method for forming transparent conductive film on al-c based metal film and method for manufacturing array substrate of tft-lcd using thereof
KR20000045306A (en) Method for fabricating tft lcd device
KR100577777B1 (en) Method for forming transfer of TFT LCD
JP4435368B2 (en) Manufacturing method of liquid crystal display device