JPH09197435A - Liquid crystal display device and its production - Google Patents

Liquid crystal display device and its production

Info

Publication number
JPH09197435A
JPH09197435A JP533696A JP533696A JPH09197435A JP H09197435 A JPH09197435 A JP H09197435A JP 533696 A JP533696 A JP 533696A JP 533696 A JP533696 A JP 533696A JP H09197435 A JPH09197435 A JP H09197435A
Authority
JP
Japan
Prior art keywords
film
liquid crystal
display device
crystal display
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP533696A
Other languages
Japanese (ja)
Inventor
Takeshi Kashiro
雄 嘉代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP533696A priority Critical patent/JPH09197435A/en
Publication of JPH09197435A publication Critical patent/JPH09197435A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To easily control the shape of source, drain electrodes and gate electrodes and to obtain a liquid crystal display device having a good yield at a low cost by constituting a conductive film of a first layer and a second layer consisting of the same material as the material of this first layer and having a higher etching rate. SOLUTION: The conductive film forming the thin-film transistors of the liquid crystal display device and having a tapered shape at its ends includes the first layer and the second layer which consists of the same material as the material of the first layer, is arranged on a liquid crystal side and has the higher etching rate. For example, pixel electrodes 3 consisting of ITO are formed on the undercoating film 2 of an insulating substrate 1 and, further, source electrodes 4 and drain electrodes 5 consisting of Mo-W alloy films are formed. In such a case, the film of the MO-W alloy consisting of 0.28μm film thickness is formed in a sputtering device and the film of the Mo-W alloy of 0.02μm film thickness is formed by raising a discharge voltage. When these films are etched by using a photolithography method, the neat tapers of about 30 deg. are formed by the difference in the etching rate between the upper part and lower part of the Mo-W alloy films.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示装置の薄
膜トランジスタに係り、詳しくは薄膜トランジスタを構
成する導電膜に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor of a liquid crystal display device, and more particularly to a conductive film forming the thin film transistor.

【0002】[0002]

【従来の技術】従来からスパッタリング現象を利用して
基板上に導電膜を形成する方法が知られている。スパッ
タリングは、ターゲットとなる固体表面近傍の試料原子
が加速された粒子(主にイオン)の持つ運動エネルギー
の一部を得て真空中に放出され、対向しておかれている
基板上に堆積される方法である。この方法では、不活性
ガス、主にアルゴンガスをグロー放電により分解し、イ
オンを生成し、イオンを加速するために直流電圧や高周
波電圧を利用する。そしてこの工程を繰り返すことによ
り導電膜を形成する。
2. Description of the Related Art Conventionally, a method of forming a conductive film on a substrate by utilizing a sputtering phenomenon has been known. In sputtering, sample atoms near the surface of the target solid get part of the kinetic energy of accelerated particles (mainly ions), are released into a vacuum, and are deposited on the facing substrate. Method. In this method, an inert gas, mainly an argon gas, is decomposed by glow discharge to generate ions, and a DC voltage or a high frequency voltage is used to accelerate the ions. Then, the conductive film is formed by repeating this process.

【0003】この導電膜の形成方法を半導体デバイスの
製造方法に適用して薄膜トランジスタ(TFT:Thi
n Film Transistor)などの製造が実
用化されている。特にTFTを利用した液晶表示装置は
可搬性、薄型、軽量、省スペースなどの特徴を備えてい
るばかりでなく、高コントラスト、高画質、中間調表示
が可能で応答速度が速いという利点がある。
By applying this method of forming a conductive film to a method of manufacturing a semiconductor device, a thin film transistor (TFT: Thi) is formed.
n Film Transistor) has been put into practical use. In particular, a liquid crystal display device using a TFT has the advantages of portability, thinness, light weight, space saving, high contrast, high image quality, halftone display, and fast response speed.

【0004】この液晶表示装置は近年、大画面、高精細
画面の液晶表示装置を必要とするソフトウェアの普及や
ユーザーの要求により信号電極材料、ゲート電極材料の
低抵抗化や微細加工が要求されている。また、コスト低
減のため比較的安価な材料の利用が望まれている。特に
液晶表示装置の製造工程においては、歩留まり良く低コ
ストで製造が行われるように工程の簡略化や加工技術も
重要である。
In recent years, this liquid crystal display device has been required to have low resistance and fine processing of signal electrode materials and gate electrode materials due to the spread of software which requires liquid crystal display devices having large screens and high definition screens and the demands of users. There is. In addition, the use of relatively inexpensive materials is desired for cost reduction. Particularly in the manufacturing process of the liquid crystal display device, simplification of the process and processing technology are important so that the manufacturing can be performed with good yield and low cost.

【0005】[0005]

【発明が解決しようとする課題】上記のように、TFT
はソース、ドレイン電極やゲート電極の加工が歩留まり
上、非常に重要である。従来からこれらの加工はフォト
リソグラフィ法を用い、薄膜上にレジストパターンを形
成し、エッチングする方法が採られているが、歩留まり
向上のためテーパー角度を設ける工夫が行われている。
従来、導電膜においてはテーパー角度を設けることは難
しく、従来の方法では、例えばあらかじめレジスト形状
に角度を設けエッチングを行う。これにより導電膜に角
度をつける。あるいは、非常にゆっくりとエッチングを
行うと、レジストが徐々に削られて角度がつき、上記と
同じような効果が得られる。
As described above, the TFT
Is very important in terms of yield in processing the source and drain electrodes and the gate electrode. Conventionally, these processes use a photolithography method to form a resist pattern on a thin film and perform etching. However, a taper angle is devised to improve the yield.
Conventionally, it is difficult to form a taper angle in a conductive film, and in the conventional method, for example, etching is performed by previously forming an angle in the resist shape. Thereby, the conductive film is angled. Alternatively, if the etching is performed very slowly, the resist is gradually scraped and angled, and the same effect as described above can be obtained.

【0006】しかし、前記の方法は、レジストに角度を
設ける工程が増え、生産性が低下する。また、ゆっくり
とエッチングする場合も安定して加工することが難しい
上、生産性が低下する。従って、現在多く採用される方
法としては、エッチング速度の異なる2種類の導電膜を
積層する。この際、下層側にエッチング速度の遅い導電
膜を、上層にエッチング速度の速い導電膜を成膜する。
このように、エッチング速度の速さに変化をつけること
によりテーパー角をつける方法である。
However, in the above method, the number of steps for forming an angle on the resist is increased and the productivity is reduced. In addition, it is difficult to work stably even when etching slowly, and productivity is reduced. Therefore, as a method that is often adopted at present, two kinds of conductive films having different etching rates are laminated. At this time, a conductive film having a low etching rate is formed on the lower layer side and a conductive film having a high etching rate is formed on the upper layer side.
In this way, the taper angle is obtained by changing the etching rate.

【0007】しかし、この方法では、使用する材料が増
えるため、歩留まり低下、生産性の低下やコストの増加
につながる。本発明は上記問題点に鑑みなされたもの
で、ソース、ドレイン電極やゲート電極の形状を容易に
制御し、低コストでかつ歩留まりの良い液晶表示装置及
びその製造方法を提供することにある。
However, in this method, the number of materials used increases, so that the yield, the productivity, and the cost increase. The present invention has been made in view of the above problems, and it is an object of the present invention to provide a liquid crystal display device that can easily control the shapes of the source and drain electrodes and the gate electrode, can be manufactured at a low cost, and can provide a high yield.

【0008】[0008]

【課題を解決するための手段】本発明は、液晶表示装置
の薄膜トランジスタを形成し、端部にテーパー形状を有
する導電膜において、導電膜は第1層と、第1層と同一
材質で、前記第1層より液晶側に配置され、第1層より
エッチング速度が速い第2層とを含むことを特徴とする
液晶表示装置である。
According to the present invention, in a conductive film which forms a thin film transistor of a liquid crystal display device and has a tapered end portion, the conductive film is made of the same material as the first layer and the first layer. A liquid crystal display device, comprising: a second layer which is disposed closer to the liquid crystal than the first layer and has an etching rate faster than that of the first layer.

【0009】また、本発明は、薄膜トランジスタの導電
膜を形成する工程は、成膜速度を初期は相対的に遅く、
終期は相対的に速くして行うことを特徴とする液晶表示
装置の製造方法である。
Further, according to the present invention, in the step of forming the conductive film of the thin film transistor, the film forming rate is relatively slow at the beginning.
The final stage is a method of manufacturing a liquid crystal display device, which is performed relatively quickly.

【0010】[0010]

【発明の実施の形態】以下に、本発明を図面を用いて詳
細に説明する。まず、図3に本発明の一実施例である液
晶表示装置の断面図を示す。本実施例の液晶表示装置は
アレイ基板23と、このアレイ基板23と所定の間隔を
あけて対向する対向基板24と、これらアレイ基板23
と対向基板24との間に充填された液晶25とから構成
されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings. First, FIG. 3 shows a cross-sectional view of a liquid crystal display device which is an embodiment of the present invention. The liquid crystal display device of this embodiment includes an array substrate 23, a counter substrate 24 facing the array substrate 23 with a predetermined gap, and the array substrate 23.
And a liquid crystal 25 filled between the counter substrate 24 and the counter substrate 24.

【0011】そしてアレイ基板23は、ガラスから成る
絶縁基板1の対向基板24と対向する面上に、薄膜トラ
ンジスタ(TFT:Thin Film Transi
stor)、及び画素電極3が形成され、画素電極3上
に例えば低温キュア型のポリイミド樹脂から成る配向膜
26が設けられている。また、絶縁基板1の反対側の面
には偏光板27が被着されている。
The array substrate 23 is formed on the surface of the insulating substrate 1 made of glass, which faces the counter substrate 24, by a thin film transistor (TFT).
and the pixel electrode 3, and an alignment film 26 made of, for example, a low temperature cure type polyimide resin is provided on the pixel electrode 3. A polarizing plate 27 is attached to the opposite surface of the insulating substrate 1.

【0012】一方、対向基板24は、絶縁基板31上
の、アレイ基板23と対向する面上にインジウム錫酸化
物(ITO:Indium Tin Oxide)から
成る共通電極28が形成され、この共通電極28上にア
レイ基板23と同様にポリイミド樹脂から成る配向膜2
9が設けられている。さらにこの対向基板24の反対側
の面上に偏光板30が被着している。そして、アレイ基
板23、及び対向基板24の配向膜26、29はそれぞ
れ布などにより所定の方向にこすることにより、配向軸
が互いに約90度ねじれるようにラビング処理が施され
ている。
On the other hand, in the counter substrate 24, a common electrode 28 made of indium tin oxide (ITO) is formed on a surface of the insulating substrate 31 facing the array substrate 23, and a common electrode 28 is formed on the common electrode 28. Similarly to the array substrate 23, the alignment film 2 made of polyimide resin is used.
9 are provided. Further, a polarizing plate 30 is attached on the opposite surface of the counter substrate 24. The alignment films 26 and 29 of the array substrate 23 and the counter substrate 24 are rubbed with a cloth or the like in a predetermined direction so that the alignment axes are twisted by about 90 degrees.

【0013】なお、配向膜26、29のラビング方向は
良視野角方向が正面を向くように設定される。また、こ
の液晶表示装置はアレイ基板23、及び対向基板24の
いずれか一方の外側から照明が行われる。
The rubbing directions of the alignment films 26 and 29 are set so that the good viewing angle direction faces the front. Also, in this liquid crystal display device, illumination is performed from the outside of either the array substrate 23 or the counter substrate 24.

【0014】次に、図1(a)に液晶表示装置のアレイ
基板23上に形成される薄膜トランジスタ(TFT:T
hin Film Transistor)の断面図を
示す。同図(b)は同図(a)における導電膜(ソース
電極4またはドレイン電極5またはゲート電極10等)
部分の拡大図である。
Next, in FIG. 1A, a thin film transistor (TFT: T) formed on the array substrate 23 of the liquid crystal display device.
FIG. 3 shows a cross-sectional view of a thin film transistor). The figure (b) shows the conductive film (source electrode 4 or drain electrode 5 or gate electrode 10 etc.) in the figure (a).
It is an enlarged view of a part.

【0015】まず、本実施例におけるTFTは正スタガ
型と呼ばれるものであり、その構造を最初に示す。ガラ
ス等から成る絶縁基板1の上にシリコン酸化膜(SiO
X 膜)から成るアンダーコート膜2が成膜されている。
First, the TFT in this embodiment is called a positive stagger type, and its structure will be shown first. On the insulating substrate 1 made of glass or the like, a silicon oxide film (SiO 2
An undercoat film 2 made of ( X film) is formed.

【0016】そしてその上に、ITOから成る画素電極
3が所定の形状で形成されており、さらに、モリブデン
−タングステン(Mo−W)合金膜から成るソース電極
4、ドレイン電極5が形成されている。このときソース
電極4、ドレイン電極5のテーパー角度が基板面に対し
て約30度となっている。
A pixel electrode 3 made of ITO is formed thereon in a predetermined shape, and a source electrode 4 and a drain electrode 5 made of a molybdenum-tungsten (Mo-W) alloy film are further formed thereon. . At this time, the taper angles of the source electrode 4 and the drain electrode 5 are about 30 degrees with respect to the substrate surface.

【0017】さらに、アモルファスシリコン(a−S
i)から成る半導体層6が成膜され、その上層にシリコ
ン窒化膜(SiNX 膜)から成る第1のゲート絶縁膜7
と、シリコン酸窒化膜(SiON膜)から成る第2のゲ
ート絶縁膜8が形成されている。さらに、シリコン窒化
膜(SiNX 膜)から成る第3のゲート絶縁膜9が形成
されている。
Furthermore, amorphous silicon (a-S
A semiconductor layer 6 made of i) is formed, and a first gate insulating film 7 made of a silicon nitride film (SiN x film) is formed on the semiconductor layer 6.
And a second gate insulating film 8 made of a silicon oxynitride film (SiON film) is formed. Further, a third gate insulating film 9 made of a silicon nitride film (SiN x film) is formed.

【0018】そしてその上に、アルミ膜(Al膜)とモ
リブデン膜(Mo膜)2層から成るゲート電極10が形
成されている。このゲート電極10のテーパー角度は基
板面に対して約45度となっている。
A gate electrode 10 composed of two layers of an aluminum film (Al film) and a molybdenum film (Mo film) is formed thereon. The gate electrode 10 has a taper angle of about 45 degrees with respect to the substrate surface.

【0019】その上にさらにシリコン窒化膜(SiNX
膜)から成る保護膜11が形成されている。次にこのT
FTの製造工程を詳細に説明する。
A silicon nitride film (SiN x
A protective film 11 made of a film is formed. Then this T
The manufacturing process of the FT will be described in detail.

【0020】まず、ガラスから成る絶縁基板1を350
℃に加熱してシラン(SiH4 )、亜酸化窒素(N2
O)から成るガスを導入し、グロー放電によるプラズマ
CVD法により、SiOX から成るアンダーコート膜2
を0.5μmの厚さに成膜する。
First, the insulating substrate 1 made of glass is 350
By heating to ℃, silane (SiH 4 ) and nitrous oxide (N 2
Ox) gas is introduced, and an undercoat film 2 made of SiO x is formed by a plasma CVD method by glow discharge.
To a thickness of 0.5 μm.

【0021】続いて、ITOを0.1μmの厚さに成膜
する。次に、Mo−W合金膜を0.3μmの厚さにスパ
ッタ法により成膜し、フォトリソグラフィ法により前述
のITOと共に画素部と信号線、ソース電極4、ドレイ
ン電極5の形状を残すようにエッチングし、所定形状の
ソース電極4、ドレイン電極5を形成する。ここで、ソ
ース電極4、ドレイン電極5はテーパー角度が約30度
となるように形成されるが、この形成工程の詳細は後述
することにする。
Subsequently, ITO is deposited to a thickness of 0.1 μm. Next, a Mo—W alloy film is formed to a thickness of 0.3 μm by a sputtering method, and the shape of the pixel portion, the signal line, the source electrode 4, and the drain electrode 5 is left together with the above-mentioned ITO by the photolithography method. Etching is performed to form the source electrode 4 and the drain electrode 5 having a predetermined shape. Here, the source electrode 4 and the drain electrode 5 are formed so that the taper angle is about 30 degrees, and details of this forming process will be described later.

【0022】次に、この基板を350℃に加熱し、シラ
ン(SiH4 )、水素(H2 )から成る半導体層形成用
ガスを導入し、プラズマCVD法によりa−Siを0.
1μmの厚さに成膜する。
Next, this substrate is heated to 350 ° C., a gas for forming a semiconductor layer consisting of silane (SiH 4 ) and hydrogen (H 2 ) is introduced, and a-Si is converted to 0.2% by plasma CVD.
A film is formed to a thickness of 1 μm.

【0023】成膜後、a−Si成膜時のグロー放電を維
持しながらSiH4 ガスの導入を停止し、導入ガスをa
−Si成膜用ガスから水素(H2 )ガス、あるいはヘリ
ウム(He)ガス、あるいは窒素(N2 )ガスに切り替
えてグロー放電を継続させる。続いて、水素ガスからア
ンモニア(NH3 )、窒素(N2 )から成るゲート絶縁
膜形成ガスに切り替えて、放電を維持させ、再びSiH
4 を導入し、2μmのSiNX 膜を形成する。その後、
SiH4 を停止し、N2 ガスによる放電を持続させなが
ら、SiH4 、N2 Oガスを導入して膜厚0.02μm
から成るSiON膜を成膜する。そして、SiH4 、N
2 Oガスの導入を止め、N2 ガスのみによる放電を持続
させながらSiH4 、NH3 ガスを導入して膜厚0.4
μmのSiNX 膜を形成する。
After the film formation, the introduction of SiH 4 gas is stopped while maintaining the glow discharge during the a-Si film formation, and the introduction gas is a
The glow discharge is continued by switching from the Si film forming gas to hydrogen (H 2 ) gas, helium (He) gas, or nitrogen (N 2 ) gas. Subsequently, the hydrogen gas is switched to a gas for forming a gate insulating film composed of ammonia (NH 3 ) and nitrogen (N 2 ), discharge is maintained, and SiH is again supplied.
4 is introduced to form a 2 μm SiN x film. afterwards,
SiH 4 and N 2 O gas were introduced while stopping the discharge of SiH 4 and maintaining the discharge by N 2 gas to a film thickness of 0.02 μm.
A SiON film made of is formed. And SiH 4 , N
The introduction of 2 O gas was stopped and SiH 4 and NH 3 gases were introduced while maintaining the discharge only by N 2 gas to obtain a film thickness of 0.4.
A SiN x film of μm is formed.

【0024】次に、スパッタ法によりAl膜を0.3μ
mの厚さに形成し、さらに上にMo膜を堆積する。この
Al膜とそのすぐ下層のSiNX 膜をフォトリソグラフ
ィ法によりエッチングしてゲート線と共に所定形状のゲ
ート電極10と第3のゲート絶縁膜9を形成する。この
とき、フッ素系のガスを使用して第3のゲート絶縁膜9
となるSiNX 膜をエッチングし、SiON膜が露出す
るようにする。このように、a−Si、SiOX 、Si
ON構造を残すことにより後のレーザーアニールを容易
にすることができる。また、ここでゲート電極10のテ
ーパー角は、45度となっているが、この形成工程の詳
細も後述することにする。
Next, an Al film of 0.3 μm is formed by the sputtering method.
It is formed to a thickness of m, and a Mo film is further deposited thereon. This Al film and the SiN x film immediately below it are etched by photolithography to form a gate electrode 10 and a third gate insulating film 9 having a predetermined shape together with the gate line. At this time, the third gate insulating film 9 is formed using a fluorine-based gas.
The SiN x film to be the above is etched to expose the SiON film. Thus, a-Si, SiO X, Si
Leaving the ON structure can facilitate later laser annealing. Although the taper angle of the gate electrode 10 is 45 degrees here, details of this forming process will be described later.

【0025】さらに、このゲート電極10をマスクとし
て、a−Si膜にPイオンをドーピングする。このイオ
ンドーピングはH2 で5%に希釈したPH3 ガスをプラ
ズマ分解し、発生したイオン種を質量分離を行わずに一
括して電解で加速し、a−Si膜中に打ち込む。このと
き、ドーズ量は3×1015cm-2で加速電圧は60kV
とする。
Further, using the gate electrode 10 as a mask, the a-Si film is doped with P ions. In this ion doping, PH 3 gas diluted to 5% with H 2 is decomposed by plasma, and the generated ion species are collectively accelerated by electrolysis without mass separation and implanted into the a-Si film. At this time, the dose amount is 3 × 10 15 cm -2 and the acceleration voltage is 60 kV.
And

【0026】続いて、上記基板の上部から波長308n
mのXeClエキシマレーザーをエネルギー密度70m
Jcm-2で照射する。このレーザーにはArF、Kr
F、XeF等のエキシマレーザーの他、YAG(イット
リウム・アルミニウム・ガーネット)レーザー、Arレ
ーザー等を使用しても良い。このレーザーアニールでゲ
ート電極10がマスクとなり、Pイオンがドーピングさ
れた部分のa−Siのみが結晶化する。こうして、低抵
抗のN型多結晶シリコンが形成される。
Subsequently, a wavelength of 308n is applied from above the substrate.
XeCl excimer laser of 70 m energy density
Irradiate with Jcm -2 . ArF, Kr for this laser
In addition to excimer lasers such as F and XeF, YAG (yttrium-aluminum-garnet) lasers and Ar lasers may be used. By this laser annealing, the gate electrode 10 serves as a mask, and only a-Si in the portion doped with P ions is crystallized. Thus, low resistance N-type polycrystalline silicon is formed.

【0027】次にSiON膜、SiNX 膜、a−Si膜
を同時に島状にパターニングし、第2のゲート絶縁膜
8、第1のゲート絶縁膜7、半導体層6を形成し、半導
体層6にはソース領域12、ドレイン領域13が形成さ
れる。
Next, the SiON film, the SiN x film and the a-Si film are simultaneously patterned into an island shape to form the second gate insulating film 8, the first gate insulating film 7 and the semiconductor layer 6, and the semiconductor layer 6 A source region 12 and a drain region 13 are formed in the.

【0028】その後、上記基板上にプラズマCVD法に
よりSiNX 膜から成る保護膜11を成膜する。そし
て、周辺電極部上の保護膜11と、画素電極3上の保護
膜11とMo−W膜とをフォトリソグラフィ法でエッチ
ング除去する。このようにしてTFTが形成される。
After that, a protective film 11 made of a SiN x film is formed on the substrate by the plasma CVD method. Then, the protective film 11 on the peripheral electrode portion, the protective film 11 on the pixel electrode 3 and the Mo—W film are removed by etching by photolithography. In this way, the TFT is formed.

【0029】なお、本実施例では正スタガ型のTFTで
あるが、逆スタガ型やコプラナ型等、様々なバリエーシ
ョンがあることは言うまでもない。また、本実施例では
ソース電極4、ドレイン電極5はAl膜とMo膜であ
り、ゲート電極10はMo−W合金膜であるが、この導
電膜の材質は例えばAl、ITO等に入れ替わることも
あるし、その他の材質に変わることもある。
In this embodiment, the TFT is a normal stagger type, but it goes without saying that there are various variations such as an inverted stagger type and a coplanar type. Further, in the present embodiment, the source electrode 4 and the drain electrode 5 are the Al film and the Mo film, and the gate electrode 10 is the Mo—W alloy film, but the material of this conductive film may be replaced with Al, ITO, or the like. Yes, it may change to other materials.

【0030】次に、上述したソース電極4、ドレイン電
極5、ゲート電極10等の成膜について、図1(b)及
びスパッタ装置の構造を示す図2を参照して詳細に説明
する。
Next, the film formation of the source electrode 4, the drain electrode 5, the gate electrode 10 and the like described above will be described in detail with reference to FIG. 1B and FIG. 2 showing the structure of the sputtering apparatus.

【0031】図2に上記金属膜(ソース電極4、ドレイ
ン電極5、ゲート電極10等)を形成するためのDCマ
グネトロンスパッタ装置の要部構成を示す。このスパッ
タ装置は、基板固定型のスパッタ装置であり、その反応
室14内に縦横の長さが30×15cmの長方形の金属
ターゲット15が設置されている。そして、この金属タ
ーゲット15の下にはプレート16を介してマグネット
17が配置されている。さらに金属ターゲット15側に
高電圧電源18を接続し、金属ターゲット15側を接地
して陰極とする。この陰極に対向して絶縁基板1を固定
する対向電極20が配置されている。
FIG. 2 shows a main structure of a DC magnetron sputtering apparatus for forming the metal film (source electrode 4, drain electrode 5, gate electrode 10, etc.). This sputtering apparatus is a fixed substrate type sputtering apparatus, and a rectangular metal target 15 having a length and width of 30 × 15 cm is installed in the reaction chamber 14. A magnet 17 is arranged below the metal target 15 via a plate 16. Further, a high voltage power supply 18 is connected to the metal target 15 side, and the metal target 15 side is grounded to serve as a cathode. A counter electrode 20 for fixing the insulating substrate 1 is arranged facing the cathode.

【0032】また、反応室14には、真空排気装置19
により真空排気が可能となっている。さらに反応室14
外には、反応室14内にスパッタ用ガスを導入するため
のガス導入装置21が設けられている。
Further, the reaction chamber 14 has a vacuum exhaust device 19
This allows vacuum evacuation. Further reaction chamber 14
A gas introduction device 21 for introducing a sputtering gas into the reaction chamber 14 is provided outside.

【0033】そして、電極20には載置された絶縁基板
1を±10℃の精度で、加熱する抵抗加熱ヒーター22
が設けられている。ここで、Mo−W合金膜とAl膜の
2種類の成膜条件を、個々に説明することにする。
A resistance heater 22 for heating the insulating substrate 1 placed on the electrode 20 with an accuracy of ± 10 ° C.
Is provided. Here, two types of film forming conditions for the Mo—W alloy film and the Al film will be individually described.

【0034】先にMo−W合金膜の成膜条件を説明す
る。まず絶縁基板1を上記スパッタ装置の反応室14の
対向電極20上に固定し、反応室14内を排気する。そ
して、対向電極20上に設けられた抵抗加熱ヒーター2
2により絶縁基板1を150℃に加熱した後、反応室1
4内にスパッタ用ガスとしてArガスを78sccmの
流量で導入して圧力が0.51Paに調整する。そして
高圧電源18から2.7kWの電力を供給して反応室1
4中にグロー放電を発生させて膜厚0.28μmから成
る下層のMo−W合金を成膜する。続いて、一旦、放電
を停止し高圧電源18から3.7kWの電力を供給して
0.02μmの膜厚から成るMo−W合金を成膜する。
図4にMo−W合金の成膜時放電電力とエッチング速度
の関係を示す。なお、このときのエッチングの条件は、
CF4 を180sccm、O2 を360sccmの流量
とするケミカルドライエッチングであり、電力が500
wである。同図から、放電電圧を増すことでMo−W合
金のエッチング速度は上昇する。また放電電力を上げる
ことによりMo−W合金の密度は粗になる。
First, the conditions for forming the Mo-W alloy film will be described. First, the insulating substrate 1 is fixed on the counter electrode 20 of the reaction chamber 14 of the sputtering apparatus, and the reaction chamber 14 is evacuated. The resistance heater 2 provided on the counter electrode 20
After heating the insulating substrate 1 to 150 ° C. by the step 2, the reaction chamber 1
Ar gas as a gas for sputtering is introduced into the No. 4 at a flow rate of 78 sccm to adjust the pressure to 0.51 Pa. Then, 2.7 kW of electric power is supplied from the high voltage power supply 18 to the reaction chamber 1
Then, glow discharge is generated in 4 to form a lower layer Mo—W alloy having a film thickness of 0.28 μm. Then, the discharge is stopped once, and 3.7 kW of power is supplied from the high-voltage power supply 18 to form a Mo—W alloy having a film thickness of 0.02 μm.
FIG. 4 shows the relationship between the discharge power during the film formation of the Mo-W alloy and the etching rate. The etching conditions at this time are
This is a chemical dry etching in which the flow rate of CF 4 is 180 sccm and the flow rate of O 2 is 360 sccm.
w. From the figure, the etching rate of the Mo-W alloy increases as the discharge voltage increases. Moreover, the density of the Mo-W alloy becomes coarser by increasing the discharge power.

【0035】上記のようにして導電膜を形成することが
できる。また、単室で成膜できるため、各膜の界面が良
好に形成され、生産性も非常に優れている。上記方法に
よりMo−W合金をフォトリソグラフィ法を用いてエッ
チングするとMo−W合金膜の上部と下部とのエッチン
グ速度の違いから約30度前後のきれいなテーパーが形
成される。
The conductive film can be formed as described above. In addition, since the film can be formed in a single chamber, the interface between the films is well formed, and the productivity is very excellent. When the Mo-W alloy is etched by the photolithography method by the above method, a clean taper of about 30 degrees is formed due to the difference in etching rate between the upper and lower portions of the Mo-W alloy film.

【0036】次に、Al膜の成膜条件を説明する。ま
ず、前述と同様に絶縁基板1を上記スパッタ装置の反応
室14の対向電極20上に固定し、反応室14内を排気
する。そして、対向電極上に設けられた抵抗加熱ヒータ
ー22により絶縁基板1を150℃に加熱した後、反応
室14内にスパッタ用ガスとしてArガスを20scc
mの流量で導入して圧力が0.2Paに調整する。そし
て高圧電源18から4kWの電力を供給して反応室14
中にグロー放電を発生させて膜厚0.28μmから成る
下層のAl膜を成膜する。続いて、一旦、放電を停止
し、反応室14内にスパッタ用ガスとしてArガスを6
0sccmで導入して圧力が0.7Paに調整する。そ
して高圧電源18から4kWの電力を供給して反応室1
4中にグロー放電を発生させて膜厚0.02μmから成
る上層のAl膜を成膜する。図5にAl膜の成膜圧力と
エッチング速度の関係を示す。このときのエッチング条
件は、図4の場合の条件と同様である。図5から、成膜
圧力を増すことでAl膜のエッチング速度は上昇する。
また、Al合金の成膜圧力をあげることによりAl合金
の密度は粗になる。
Next, the conditions for forming the Al film will be described. First, similarly to the above, the insulating substrate 1 is fixed on the counter electrode 20 of the reaction chamber 14 of the sputtering apparatus, and the inside of the reaction chamber 14 is exhausted. Then, the insulating substrate 1 is heated to 150 ° C. by the resistance heater 22 provided on the counter electrode, and then 20 sccc of Ar gas is used as the sputtering gas in the reaction chamber 14.
It is introduced at a flow rate of m to adjust the pressure to 0.2 Pa. Then, the high voltage power supply 18 supplies 4 kW of power to the reaction chamber 14
A glow discharge is generated therein to form a lower Al film having a thickness of 0.28 μm. Then, the discharge was stopped once, and Ar gas as a sputtering gas was added to the inside of the reaction chamber 14 by 6%.
It is introduced at 0 sccm and the pressure is adjusted to 0.7 Pa. Then, the high voltage power supply 18 supplies 4 kW of power to the reaction chamber 1
Then, glow discharge is generated in 4 to form an upper Al film having a film thickness of 0.02 μm. FIG. 5 shows the relationship between the Al film forming pressure and the etching rate. The etching conditions at this time are the same as those in the case of FIG. From FIG. 5, the etching rate of the Al film is increased by increasing the film forming pressure.
Further, the density of the Al alloy becomes coarser by increasing the film forming pressure of the Al alloy.

【0037】上記方法により積層されたAl膜をフォト
リソグラフィー法を用いてエッチングすると、基板面に
対して約45度前後のきれいなテーパーを形成すること
ができる。
By etching the Al films laminated by the above method using the photolithography method, it is possible to form a clean taper of about 45 degrees with respect to the substrate surface.

【0038】また、本実施例によれば、スパッタ法によ
り金属膜を形成する際、スパッタ装置の反応室一室にて
複数の細層を形成できるため、各細層の界面を正常に保
ったまま形成することができ、スパッタ装置の有効利用
をすることもできる。また、導電膜形成に要する時間を
短縮し、歩留まりの良い製造方法を提供することができ
る。
Further, according to this embodiment, when the metal film is formed by the sputtering method, a plurality of thin layers can be formed in one reaction chamber of the sputtering apparatus, so that the interface of each thin layer is kept normal. It can be formed as it is, and the sputtering device can be effectively used. Further, it is possible to reduce the time required for forming the conductive film and provide a manufacturing method with a good yield.

【0039】[0039]

【発明の効果】本発明によれば、液晶表示装置の薄膜ト
ランジスタにおける導電膜をエッチングによりパターニ
ングしたときに、同材質の導電膜でありながらエッチン
グ速度が部分的に異なっているため、コストを上げるこ
となくパターンの端部をきれいなテーパー状にエッチン
グすることができる。このようにテーパー状にエッチン
グすることにより、その上層に形成される膜のカバレッ
ジが良くなり、歩留まりの向上が可能である。
According to the present invention, when a conductive film in a thin film transistor of a liquid crystal display device is patterned by etching, the conductive film is made of the same material but the etching rates are partially different, so that the cost is increased. Without it, the end of the pattern can be etched into a clean tapered shape. By thus taperly etching, the coverage of the film formed on the upper layer is improved, and the yield can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)は本発明の実施例における薄膜トランジ
スタの構成を示す断面図である。(b)は(a)におけ
る導電膜部分の拡大図である。
FIG. 1A is a sectional view showing a structure of a thin film transistor according to an embodiment of the present invention. (B) is an enlarged view of a conductive film portion in (a).

【図2】本発明の実施例における導電膜を形成するDC
マグネトロンスパッタ装置の構成を示す図である。
FIG. 2 is a DC forming a conductive film according to an embodiment of the present invention.
It is a figure which shows the structure of a magnetron sputtering device.

【図3】本発明の実施例における液晶表示装置の断面図
である。
FIG. 3 is a cross-sectional view of a liquid crystal display device according to an embodiment of the present invention.

【図4】放電電力とMo−W膜とのエッチング速度の関
係を示すグラフである。
FIG. 4 is a graph showing the relationship between the discharge power and the etching rate of a Mo—W film.

【図5】成膜圧力とAl膜とのエッチング速度の関係を
示すグラフである。
FIG. 5 is a graph showing the relationship between the film forming pressure and the etching rate of an Al film.

【符号の説明】[Explanation of symbols]

1…絶縁基板 3…画素電極 4…ソース電極 5…ドレイン電極 6…半導体層 7…第1のゲート絶縁膜 8…第2のゲート絶縁膜 9…第3のゲート絶縁膜 10…ゲート電極 11…保護膜 23…アレイ基板 24…対向基板 25…液晶 26、29…配向膜 27、30…偏光板 28…共通電極 DESCRIPTION OF SYMBOLS 1 ... Insulating substrate 3 ... Pixel electrode 4 ... Source electrode 5 ... Drain electrode 6 ... Semiconductor layer 7 ... 1st gate insulating film 8 ... 2nd gate insulating film 9 ... 3rd gate insulating film 10 ... Gate electrode 11 ... Protective film 23 ... Array substrate 24 ... Counter substrate 25 ... Liquid crystal 26, 29 ... Alignment film 27, 30 ... Polarizing plate 28 ... Common electrode

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 一対の基板に液晶が挟持され、 前記一対の基板の少なくとも一方の基板に形成され、端
部にテーパー形状を有する導電膜を含み、前記液晶に印
加される電圧のスイッチングを行う薄膜トランジスタを
備えた液晶表示装置において、 前記導電膜は、第1層と、 前記第1層と同一材質で、前記第1層より前記液晶側に
配置され、前記第1層よりエッチング速度が速い第2層
と、を含むことを特徴とする液晶表示装置。
1. A liquid crystal is sandwiched between a pair of substrates, and a conductive film formed on at least one of the pair of substrates and having a tapered end is provided to switch a voltage applied to the liquid crystal. In a liquid crystal display device including a thin film transistor, the conductive film is a first layer, is made of the same material as the first layer, is disposed closer to the liquid crystal than the first layer, and has a higher etching rate than the first layer. A liquid crystal display device comprising: two layers.
【請求項2】 一対の基板に液晶が挟持され、 前記一対の基板の少なくとも一方の基板に形成され、端
部にテーパー形状を有する導電膜を含み、前記液晶に印
加される電圧のスイッチングを行う薄膜トランジスタを
備えた液晶表示装置において、 前記導電膜は、前記薄膜トランジスタが形成された基板
側から前記液晶側に向かう方向に連続的にエッチング速
度が速くなっている膜であることを特徴とする液晶表示
装置。
2. A liquid crystal is sandwiched between a pair of substrates, and a conductive film formed on at least one of the pair of substrates and having a tapered end is provided to switch a voltage applied to the liquid crystal. In the liquid crystal display device including a thin film transistor, the conductive film is a film in which an etching rate is continuously increased in a direction from a substrate side on which the thin film transistor is formed to a liquid crystal side. apparatus.
【請求項3】 前記導電膜はモリブデンとタングステン
の合金を主成分とすることを特徴とする請求項1または
2いずれか記載の液晶表示装置。
3. The liquid crystal display device according to claim 1, wherein the conductive film contains an alloy of molybdenum and tungsten as a main component.
【請求項4】 前記導電膜はアルミニウムを主成分とす
ることを特徴とする請求項1または2記載の液晶表示装
置。
4. The liquid crystal display device according to claim 1, wherein the conductive film contains aluminum as a main component.
【請求項5】 前記導電膜は薄膜トランジスタのゲート
電極であることを特徴とする請求項1または2いずれか
記載の液晶表示装置。
5. The liquid crystal display device according to claim 1, wherein the conductive film is a gate electrode of a thin film transistor.
【請求項6】 前記導電膜は薄膜トランジスタのドレイ
ン電極であることを特徴とする請求項1または2いずれ
か記載の液晶表示装置。
6. The liquid crystal display device according to claim 1, wherein the conductive film is a drain electrode of a thin film transistor.
【請求項7】 前記導電膜は薄膜トランジスタのソース
電極であることを特徴とする請求項1または2いずれか
記載の液晶表示装置。
7. The liquid crystal display device according to claim 1, wherein the conductive film is a source electrode of a thin film transistor.
【請求項8】 一対の基板に液晶が挟持され、 前記一対の基板の少なくとも一方の基板に形成され、端
部にテーパー形状を有する導電膜を含み、前記液晶に印
加される電圧のスイッチングを行う薄膜トランジスタを
備えた液晶表示装置の製造方法であって、 前記薄膜トランジスタの前記導電膜を形成する工程は、
成膜速度を初期は相対的に遅く、終期は相対的に速くす
ることを特徴とする液晶表示装置の製造方法。
8. A liquid crystal is sandwiched between a pair of substrates, and a conductive film which is formed on at least one of the pair of substrates and has a tapered end is provided to switch a voltage applied to the liquid crystal. A method of manufacturing a liquid crystal display device including a thin film transistor, the step of forming the conductive film of the thin film transistor,
A method for manufacturing a liquid crystal display device, characterized in that the film forming rate is relatively slow in the initial stage and relatively fast in the final stage.
【請求項9】 前記導電膜を形成する工程は、成膜開始
時に比べ成膜終了時の放電電力を大きくして成膜を行う
ことを特徴とする請求項8記載の液晶表示装置の製造方
法。
9. The method of manufacturing a liquid crystal display device according to claim 8, wherein in the step of forming the conductive film, the discharge power at the end of film formation is larger than that at the start of film formation. .
【請求項10】 前記導電膜を形成する工程は、成膜終
了時の放電電力は、成膜開始時の放電電力の1.2倍か
ら1.5倍の大きさであることを特徴とする請求項8ま
たは9いずれか記載の液晶表示装置の製造方法。
10. The step of forming the conductive film is characterized in that discharge power at the end of film formation is 1.2 to 1.5 times as large as discharge power at the start of film formation. A method for manufacturing a liquid crystal display device according to claim 8.
【請求項11】 前記導電膜を形成する工程は、成膜開
始時に比べ成膜終了時の成膜圧力を大きくして成膜を行
うことを特徴とする請求項8記載の液晶表示装置の製造
方法。
11. The method of manufacturing a liquid crystal display device according to claim 8, wherein in the step of forming the conductive film, the film forming pressure at the end of the film formation is larger than that at the start of the film formation. Method.
【請求項12】 前記導電膜を形成する工程は、成膜終
了時の成膜圧力は成膜開始時の成膜圧力の3倍から4倍
の大きさであることを特徴とする請求項8または11い
ずれか記載の液晶表示装置の製造方法。
12. The step of forming the conductive film, wherein the film forming pressure at the end of film forming is three to four times as large as the film forming pressure at the start of film forming. Or the method for manufacturing a liquid crystal display device according to any one of 11).
【請求項13】 前記導電膜を形成する工程は、放電電
力または成膜圧力を複数段階に変化させて行うことを特
徴とする請求項8、9または10いずれか記載の液晶表
示装置の製造方法。
13. The method of manufacturing a liquid crystal display device according to claim 8, wherein the step of forming the conductive film is performed by changing discharge power or film forming pressure in a plurality of steps. .
【請求項14】 前記導電膜を形成する工程は、放電電
力または成膜圧力を連続的に変化させて行うことを特徴
とする請求項8、9または10いずれか記載の液晶表示
装置の製造方法。
14. The method of manufacturing a liquid crystal display device according to claim 8, wherein the step of forming the conductive film is performed by continuously changing discharge power or film forming pressure. .
JP533696A 1996-01-17 1996-01-17 Liquid crystal display device and its production Pending JPH09197435A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP533696A JPH09197435A (en) 1996-01-17 1996-01-17 Liquid crystal display device and its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP533696A JPH09197435A (en) 1996-01-17 1996-01-17 Liquid crystal display device and its production

Publications (1)

Publication Number Publication Date
JPH09197435A true JPH09197435A (en) 1997-07-31

Family

ID=11608398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP533696A Pending JPH09197435A (en) 1996-01-17 1996-01-17 Liquid crystal display device and its production

Country Status (1)

Country Link
JP (1) JPH09197435A (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH112843A (en) * 1997-06-12 1999-01-06 Hitachi Ltd Liquid crystal display device and its manufacture
US6392721B1 (en) 1998-10-02 2002-05-21 Hitachi, Ltd. Liquid crystal display device having wiring line including first and second layers with second layer having a thickness not greater than 1/2 of a thickness of first layer
KR100336891B1 (en) * 1998-12-16 2003-06-12 주식회사 현대 디스플레이 테크놀로지 Protective Film Formation Method of Thin Film Transistor Liquid Crystal Display Device
KR100471773B1 (en) * 1997-09-19 2005-07-07 삼성전자주식회사 Manufacturing method of wiring using molybdenum or molybdenum alloy and manufacturing method of thin film transistor using the same
KR100476622B1 (en) * 1997-10-13 2005-08-23 삼성전자주식회사 Liquid crystal display device using wiring with molybdenum-tungsten alloy and its manufacturing method
JP2006146284A (en) * 2000-01-26 2006-06-08 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
KR100646792B1 (en) * 2000-07-27 2006-11-17 삼성전자주식회사 Thin film transistor array panel and method manufacturing the same
JP2012015357A (en) * 2010-07-01 2012-01-19 Fujifilm Corp Thin film transistor and method of manufacturing the same
CN102379042A (en) * 2009-04-10 2012-03-14 三菱化学株式会社 Field effect transistor, method for manufacturing same, and electronic device using same
JP2016177556A (en) * 2015-03-20 2016-10-06 富士フイルム株式会社 Touch panel member, touch panel, and touch panel display device
WO2019194145A1 (en) * 2018-04-05 2019-10-10 ミネベアミツミ株式会社 Strain gauge and method for manufacturing same
JP2020031221A (en) * 2009-12-04 2020-02-27 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
US11454488B2 (en) 2017-09-29 2022-09-27 Minebea Mitsumi Inc. Strain gauge with improved stability
US11543308B2 (en) 2017-09-29 2023-01-03 Minebea Mitsumi Inc. Strain gauge
US11543309B2 (en) 2017-12-22 2023-01-03 Minebea Mitsumi Inc. Strain gauge and sensor module
US11542590B2 (en) 2017-09-29 2023-01-03 Minebea Mitsumi Inc. Strain gauge
US11692806B2 (en) 2017-09-29 2023-07-04 Minebea Mitsumi Inc. Strain gauge with improved stability
US11774303B2 (en) 2018-10-23 2023-10-03 Minebea Mitsumi Inc. Accelerator, steering wheel, six-axis sensor, engine, bumper and the like

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH112843A (en) * 1997-06-12 1999-01-06 Hitachi Ltd Liquid crystal display device and its manufacture
KR100471773B1 (en) * 1997-09-19 2005-07-07 삼성전자주식회사 Manufacturing method of wiring using molybdenum or molybdenum alloy and manufacturing method of thin film transistor using the same
KR100476622B1 (en) * 1997-10-13 2005-08-23 삼성전자주식회사 Liquid crystal display device using wiring with molybdenum-tungsten alloy and its manufacturing method
US6392721B1 (en) 1998-10-02 2002-05-21 Hitachi, Ltd. Liquid crystal display device having wiring line including first and second layers with second layer having a thickness not greater than 1/2 of a thickness of first layer
KR100336891B1 (en) * 1998-12-16 2003-06-12 주식회사 현대 디스플레이 테크놀로지 Protective Film Formation Method of Thin Film Transistor Liquid Crystal Display Device
JP2006146284A (en) * 2000-01-26 2006-06-08 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
JP4485481B2 (en) * 2000-01-26 2010-06-23 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
KR100646792B1 (en) * 2000-07-27 2006-11-17 삼성전자주식회사 Thin film transistor array panel and method manufacturing the same
CN102379042A (en) * 2009-04-10 2012-03-14 三菱化学株式会社 Field effect transistor, method for manufacturing same, and electronic device using same
US8969871B2 (en) 2009-04-10 2015-03-03 Mitsubishi Chemical Corporation Field-effect transistor, processes for producing the same, and electronic device using the same
JP2020031221A (en) * 2009-12-04 2020-02-27 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2012015357A (en) * 2010-07-01 2012-01-19 Fujifilm Corp Thin film transistor and method of manufacturing the same
US9971433B2 (en) 2015-03-20 2018-05-15 Fujifilm Corporation Touch panel member, touch panel, and touch panel display device
JP2016177556A (en) * 2015-03-20 2016-10-06 富士フイルム株式会社 Touch panel member, touch panel, and touch panel display device
US11454488B2 (en) 2017-09-29 2022-09-27 Minebea Mitsumi Inc. Strain gauge with improved stability
US11543308B2 (en) 2017-09-29 2023-01-03 Minebea Mitsumi Inc. Strain gauge
US11542590B2 (en) 2017-09-29 2023-01-03 Minebea Mitsumi Inc. Strain gauge
US11692806B2 (en) 2017-09-29 2023-07-04 Minebea Mitsumi Inc. Strain gauge with improved stability
US11702730B2 (en) 2017-09-29 2023-07-18 Minebea Mitsumi Inc. Strain gauge
US11543309B2 (en) 2017-12-22 2023-01-03 Minebea Mitsumi Inc. Strain gauge and sensor module
WO2019194145A1 (en) * 2018-04-05 2019-10-10 ミネベアミツミ株式会社 Strain gauge and method for manufacturing same
JP2019184344A (en) * 2018-04-05 2019-10-24 ミネベアミツミ株式会社 Strain gauge and manufacturing method therefor
US11747225B2 (en) 2018-04-05 2023-09-05 Minebea Mitsumi Inc. Strain gauge with improved stability and stress reduction
US11774303B2 (en) 2018-10-23 2023-10-03 Minebea Mitsumi Inc. Accelerator, steering wheel, six-axis sensor, engine, bumper and the like

Similar Documents

Publication Publication Date Title
US6037017A (en) Method for formation of multilayer film
JPH09197435A (en) Liquid crystal display device and its production
US7754294B2 (en) Method of improving the uniformity of PECVD-deposited thin films
JP3064241B2 (en) Etching of tapered dielectric layers in semiconductor devices
JPH05235034A (en) Manufacture of thin-film transistor
JPH08228011A (en) Semiconductor device and manufacture thereof
US6372083B1 (en) Method of manufacturing semiconductor device and apparatus for manufacturing the same
JPH0640550B2 (en) Method of manufacturing thin film transistor
US6858512B2 (en) Semiconductor device and method of producing the same
JPH09129895A (en) Manufacture of thin film transistor
JP2001274404A (en) Thin-film transistor and method of manufacturing the same
KR100459219B1 (en) Method For Forming Insulating Layer And Method For Forming The Polysilicon Thin Film Transistor
JPH06163401A (en) Formation of polycrystalline silicon layer and polycrystalline silicon thin film transistor using same
JPH0547791A (en) Fabrication of thin film transistor
JP3901460B2 (en) Thin film transistor manufacturing method
JP3452679B2 (en) Method of manufacturing thin film transistor, thin film transistor and liquid crystal display
JPH04261017A (en) Fabrication of thin film transistor array substrate
JPH09139381A (en) Plasma cvd method
JP3055782B2 (en) How to manufacture thin film transistors
JPH0282579A (en) Thin film transistor
US20070202636A1 (en) Method of controlling the film thickness uniformity of PECVD-deposited silicon-comprising thin films
JPH06132257A (en) Manufacture of semiconductor element
JPH0732255B2 (en) Method of manufacturing thin film transistor
JP2002268085A (en) Method and apparatus for manufacturing liquid crystal display device
JP2719690B2 (en) Doping equipment

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050909

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060127