JPH04268741A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体集積回路のヒュー
ズに関し、その構造及び適用方法に関する。

【０００２】

【従来の技術】ウェハ完成後では性質が変わってしまう
ため、プローブ検査が不能なデバイスを有する半導体集
積回路の場合、ウェハ工程途中にプローブ検査を実施す
る必要がある。

【０００３】従来ウェハ製造工程においてプローブ検査
を図４の如く２回以上実施する必要がある場合、プロー
ブ検査１実施後は再びウェハ工程に投入するため、イン
ク付けが出来ないので良否判定結果は紙に記録する必要
があった。本方法によれば、作業者が記録紙を基に良否
識別のインク付けを行なうため作業ミスをする可能性が
あり、かつ多大な作業量，作業時間を要した。

【０００４】尚、この種の半導体集積回路として関連す
るものには、例えば、特願平１−１７１８０３号が挙げ
られる。

【０００５】

【発明が解決しようとする課題】上記従来技術は紙の消
費量，作業ミス及び作業量，作業時間等の点について配
慮がされておらず、紙の浪費，良品，不良品の混入及び
作業量，作業時間の増大等の問題があった。

【０００６】本発明の目的は、作業ミスを無くし良否判
定を確実に行なうことにある。

【０００７】本発明の他の目的は、作業量を低減し、か
つ作業時間の短縮さらには紙を不要とすることにある。

【０００８】さらに本発明の他の目的は、ヒューズをい
とも簡単に形成することにある。

【０００９】さらに本発明の他の目的は、ヒューズ切断
時本体回路へ悪影響を与えないことにある。

【００１０】さらに本発明の他の目的は、ヒューズ形成
によるペレット面積増大を極力抑えることにある。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、ＩＣペレット内に所望の回路特性とは直接関係無い
良否判定ヒューズを形成したものである。

【００１２】上記他の目的を達成するために、プローブ
検査１の不良品には不良の情報をヒューズに記録し、プ
ローブ検査２において前記ヒューズの情報を読み取り不
良品にはインクを付け、良品は電気的特性検査を実施し
その結果、不良品にはインクを付ける。本作業をテスタ
にて自動的に行なうものである。

【００１３】さらに上記他の目的を達成するために、ヒ
ューズの材料は半導体として汎用性のあるポリシリコン
を用いたものである。

【００１４】さらに上記他の目的を達成するために、ヒ
ューズ切断部のポリシリコン幅を細くしたものである。

【００１５】さらに上記他の目的を達成するために、ヒ
ューズの接続は一方を本体回路電源配線と共通にしたも
のである。

【００１６】

【作用】ヒューズはプローブ検査工程の不良情報を記録
し、その記録情報によりテスタは良否判定を行ない不良
識別用インク付けを自動的に行なう。それによって作業
ミスを無くすため、良品，不良品の混入を防止すると共
に、作業量の低減，作業時間の短縮ともなるので、作業
向上を実現出来る。

【００１７】またヒューズは、配線，抵抗等に使用して
いる汎用性のあるポリシリコンを材料としている。それ
によってヒューズは、通常の半導体プロセス工程にて形
成出来るので、新規プロセスを設ける必要が無い。

【００１８】またヒューズの構造は、切断部を細くして
いる。それによってヒューズの切断は小電流で行なえる
ため、本体デバイスへの悪影響が無い。

【００１９】またヒューズは、一方を本体回路の電源配
線へ、他方をパッドへ接続している。それによって、パ
ッドは１つで済むので極端にペレット面積が増大するよ
うなことが無い。

【００２０】また本発明は、異なる工程で実施する少な
くとも２回以上のプローブ検査工程を有するＩＣウェハ
製造全般に、いとも簡単に適用出来る可能性がある。

【００２１】

【実施例】以下、本発明の一実施例を図１及び図２によ
り説明する。

【００２２】図１は、本発明のヒューズである。本ヒュ
ーズは、ポリシリ抵抗１，切断部２，プローブ検査時に
針当てをするパッド３，アルミ配線４，本体回路電源ア
ルミ配線５，アルミ配線とポリシリ抵抗を接続するコン
タクト６より成る。ポリシリ抵抗は切断部を３ミクロン
幅、抵抗値は１００オーム程度で形成している。

【００２３】図２は、プローブ検査を２回行なう場合の
半導体集積回路の製造方法である。ウェハ工程途中に、
完成後では測定不能となるデバイスの電気的特性検査１
を行ない、その結果不良品はヒューズを切り、良品はヒ
ューズを切らないものとし、次ウェハ工程投入する。ウ
ェハ完成の後、プローブ検査２において前記ヒューズの
断線チェックを行なう。その結果、断線有ペレットは不
良と判断しインクを付け断線無ペレットは電気的特性検
査２を実施し、不良品にはインクを付ける。本作業をプ
ログラミングし、テスタにて自動的に行なうものである
。

【００２４】図３は、本ヒューズを適用した半導体集積
回路である。ヒューズの一方を本体回路の電源配線へ接
続している。

【００２５】本実施例によれば、ウェハ完成後では測定
不能となるデバイスの不良品をより確実に判別し、良品
，不良品の混入を防止すると共に、作業ミス，作業量の
低減，作業時間の短縮の効果がある。また、ヒューズ切
断時本体回路に悪影響を及ぼさない効果もある。さらに
は、ペレット面積増大を極力抑える効果がある。

【００２６】図４は、異なる工程で実施する少なくとも
２回以上のプローブ検査工程を有する半導体集積回路の
製造方法である。このように本発明は、不良の情報をヒ
ューズに記録することによりｎ回のプローブ検査工程を
有する半導体集積回路の製造に適用可能となる。

【００２７】

【発明の効果】本発明によれば、ｎ回のプローブ検査の
不良品をテスタで自動的に判別，識別出来るので作業向
上の効果がある。

【００２８】また、不良品を確実に検出し、良品，不良
品の混入を防止することが出来るので、高度の信頼性を
有する半導体製品を提供できる。

【００２９】また、ヒューズの材料は、汎用性のあるポ
リシリコンを用いているので、通常の半導体プロセス工
程を変えること無く形成出来る効果もある。

【００３０】また、本ヒューズは小電流で切断出来るた
め、本体デバイスへの悪影響を及ぼさない効果もある。

【００３１】また、ヒューズ接続のパッドは１つで済む
ので、ペレット面積増大を極力抑える効果がある。

【００３２】また本発明は、異なる工程で実施する少な
くとも２回以上のプローブ検査工程を有するＩＣウェハ
製造全般に、いとも簡単に適用出来る効果がある。

【図面の簡単な説明】

【図１】本発明のヒューズを示す図である。

【図２】プローブ検査を２回行なう場合の半導体集積回
路の製造方法を示す図である。

【図３】本ヒューズを適用した半導体集積回路図である
。

【図４】異なる工程で実施する少なくとも２回以上のプ
ローブ検査工程を有する半導体集積回路の製造方法を示
す図である。

【符号の説明】

１…ポリシリ抵抗、２…切断部、３…パット、４…アル
ミ配線、５…本体回路電源アルミ配線、６…コンタクト
。

Claims (6)

【特許請求の範囲】
1. 【請求項１】ＩＣペレットにおいて、所望の回路特性と
   は直接関係ないヒューズを設けたことを特徴とする半導
   体集積回路。
2. 【請求項２】ヒューズはポリシリ抵抗であることを特徴
   とする請求項１記載の半導体集積回路。
3. 【請求項３】切断部のポリシリコン幅を細くすることを
   特徴とする請求項１又は２記載の半導体集積回路。
4. 【請求項４】ヒューズの接続は一方をパッド、他方を本
   体回路の電源配線へ接続することを特徴とする請求項１
   ，２又は３記載の半導体集積回路。
5. 【請求項５】異なる工程で実施する少なくとも２回以上
   のプローブ検査工程を有するＩＣウェハ製造工程にて、
   先のプローブ検査工程の不良を請求項１，２，３又は４
   のヒューズに記録し、後のプローブ検査工程にて前記ヒ
   ューズに記録された不良の情報を読み取り不良の判定を
   行なう半導体集積回路の製造方法。
6. 【請求項６】前記ヒューズに記録された不良情報に従い
   、ＩＣペレットに不良識別用マークを付す請求項６記載
   の半導体集積回路の製造方法。