JPH04267376A - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法

Info

Publication number
JPH04267376A
JPH04267376A JP3028354A JP2835491A JPH04267376A JP H04267376 A JPH04267376 A JP H04267376A JP 3028354 A JP3028354 A JP 3028354A JP 2835491 A JP2835491 A JP 2835491A JP H04267376 A JPH04267376 A JP H04267376A
Authority
JP
Japan
Prior art keywords
substrate
gaaln
lattice
layer
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3028354A
Other languages
English (en)
Other versions
JP3100644B2 (ja
Inventor
Gokou Hatano
波多野 吾紅
Toshihide Izumitani
敏英 泉谷
Yasuo Oba
康夫 大場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2835491A priority Critical patent/JP3100644B2/ja
Publication of JPH04267376A publication Critical patent/JPH04267376A/ja
Application granted granted Critical
Publication of JP3100644B2 publication Critical patent/JP3100644B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
[発明の目的]
【0001】
【産業上の利用分野】本発明は、短波長の半導体発光素
子及びその製造方法に関する。
【0002】
【従来の技術】窒素を含むIII −V族化合物半導体
であるGaN、AlNは、バンドギャップがそれぞれ3
.4eV 、6eVで、また直接遷移型であり、短波長
発光素子用材料として期待されている。
【0003】従来、Gax Al1−x N(0≦x≦
1)(以下GaAlNと記す)層を形成する際、これら
と格子整合する良質な基板が無いため、便宜上、格子定
数が15%程度大きいサファイア基板上に結晶成長する
ことが多いが、転位、歪により格子欠陥が多く生じ、良
質な結晶が得られなかった。さらに、得られた結晶にp
型ド−プを行う際、p型ド−パントが欠陥の周りに集中
し、有効に働かない等の理由によりp型結晶が得られな
かった。そこで、サファイア基板上に結晶成長する際に
は、一旦アモルファス状のAlNによりAlNバッファ
層を形成してからGaAlN層を成長させたり、予め基
板表面をNH3 により窒化してからGaAlN層の成
長を行うといった方法が採られた。これによりアンド−
プ時のキャリア濃度が1019cm−3以上であったの
を1017cm−3程度まで低下させることができたが
、実用的な素子の実現のためには未だ不十分な値であり
、ド−ピングにより良好なp型結晶を得ることはできな
かった。
【0004】
【発明が解決しようとする課題】このように、GaAl
N層の成長には、格子整合をする基板がないために格子
欠陥が生じ、伝導型の制御が十分に行われないといった
問題があった。
【0005】本発明は、上記事情を考慮したもので、格
子欠陥が少なく、伝導型の制御を十分に行うことができ
る半導体発光素子と、その製造方法を提供することを目
的とする。[発明の構成]
【0006】
【課題を解決するための手段】GaAlN層と基板を完
全に格子整合させるためには、格子定数を合わせるだけ
ではなく格子型が等しいことが重要である。GaAlN
と同じ六方晶で格子定数が最も近い基板としてはSiC
が考えられる。特に2H−SiCはGaAlNと同じウ
ルツ鉱型である。SiCは発光波長に対して透明であり
、短波長発光素子用の基板として最適であるが、GaA
lNより3%程度格子が短い。一方、同じIII −V
族結合であるBNの格子定数はGaAlNに比べ、20
%程度も小さい。そこで、Bを少量、GaAlN中に添
加することができれば、SiCと格子整合させることが
可能となる。通常格子定数に大きな違いのある物質同士
を混合させることは非常に困難で、単にGaAlN中に
Bを添加した場合には、Bが析出したり、多結晶化した
りしてGaAlN結晶中にBを取り込ませることはでき
なかった。しかし、SiCのような、格子定数が比較的
近い基板上においてGaAlNを成長させながらBを添
加していくと、SiC基板付近で急激にBの取り込まれ
が増大し、格子整合させることができる。このような方
法によれば、SiC基板上にBを添加して格子整合した
GaAlN層を成長することが可能となる。
【0007】
【作用】SiC基板上に、Bを添加したGaAlNを成
長することにより、格子不整合により発生する転位や、
歪みが飛躍的に減少し低欠陥のGaAlN結晶の成長が
可能となる。低欠陥結晶の成長が可能になると欠陥まわ
りに集中し有効に働かなかったド−パントの活性化率を
高め、ド−ピングをすることにより低抵抗のp型結晶を
得ることが可能となる。図5に格子不整合とp型ド−ピ
ング後のキャリア濃度の関係について1例を示す。成長
温度において±0.5%の以内の格子不整合であれば、
構成材料等により異なるが、キャリア濃度は1016か
ら1018程度が得られる。格子不整合が大きくなると
キャリア濃度は急激に減少する。これらより、格子不整
合を緩和することが低抵抗のp型結晶を得るために重要
であることがわかる。
【0008】また、青色域だけではなく紫外域において
も発光波長に対して透明であるSiC基板を用いること
により光取り出しが効率よく行われ、高効率の青色光お
よび紫外光発光素子の実現が可能となる。本発明により
、高品質で伝導型の制御も行なえるGaAlN層の作成
が可能となり、高輝度短波長発光素子が実現できる。
【0009】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図1は、本発明の第1の実施例であるLEDの概
略構成図である。n−6H−SiC基板11上にn−G
a0.85B0.15N層12(Siド−プ、1×10
17cm−3)が3μm形成され、その上にp−Ga0
.85B0.15層13(Mgド−プ、1×1017c
m−3)が2μm形成されている。図中14、15は金
属電極である。以下に、このLEDにおける結晶成長方
法について説明する。
【0010】図2は、本発明の実施例に用いた成長装置
を示す概略構成図である。図中21は石英製の反応管(
反応炉)であり、この反応管21内にはガス導入口22
から原料混合ガスが導入される。そして、反応管21内
のガスはガス排気口23から排気されるものとなってい
る。反応管21内には、カ−ボン製のサセプタ24が配
置されており、試料基板25はこのサセプタ24上に載
置される。またサセプタ24は高周波コイル26により
誘導加熱されるものとなっている。
【0011】まず、SiC基板25を前記サセプタ24
上に載置する。ガス導入管22から高純度水素を毎分2
.5 l導入し、反応管21内の大気を置換する。次い
で、ガス排気口23をロ−タリ−ポンプに接続し、反応
管21内を減圧し、内部の圧力を20〜300torr
の範囲に設定する。その後ガス導入口22からH2 ガ
スを導入し、高周波コイル26によりサセプタ及び基板
25を加熱し基板温度1150〜1850℃で30分間
保持して基板の清浄化を行う。
【0012】次いで、基板温度を1150〜1350℃
に低下させた後、H2 ガスをN供給ガス(例えばNH
3 ガス)に切り替えると共に、Ga供給ガス(例えば
Ga(CH3 )3、Ga(C2 H5 )3 )、A
l供給ガス(例えばAl(CH3 )3 、Al(C2
H5 )3 を導入して成長を行う。同時にB供給ガス
(例えばB2 H6 、B(CH3 )3 、B(C2
 H5)3 )を導入してBの添加を行う。
【0013】具体的には、図1のLED製造には、原料
としてNH3 を1×10−3mol /min、Ga
(C2 H5 )3 を1×10−5mol /min
 、B2 H6 を1×10−7mol /min 導
入して成長を行った。基板温度は1150℃、圧力22
0torr 、原料ガスの総流量は1l/min とす
る。ここでアンド−プではキャリア濃度1016cm−
3の良好なGa0.85B0.15N結晶が得られる。 これに、シラン(SiH4 )を原料ガスに混入するこ
とによりSiをド−プし、キャリア濃度1×1017/
cm−3のn型Ga0.85B0.15N結晶を、シク
ロペンタジエニルマグネシウム(Cp2 Mg)を原料
ガスに導入することによりMgをド−プし、キャリア濃
度1×1017/cm−3p型Ga0.85B0.15
N結晶が得られた。図3はこの実施例によるLEDチッ
プ31をレンズを兼ねた樹脂ケ−ス32に埋めこんだ状
態を示す。33は内部リ−ド、34は外部リ−ドである
。この実施例によるLEDは、基板面を光取りだし面と
して樹脂ケ−スに埋め込んで約50mcd の青色発光
が確認された。
【0014】図4は、本発明の第2の実施例であるLE
Dの概略構成図である。n−6H−SiC基板41上に
n−Ga0.8 Al0.1 B0.1 N層42(S
iド−プ、1×1017cm−3)が3μm形成され、
その上にp−Ga0.8 Al0.1 B0.1 N層
43(Mgド−プ、1×1017cm−3)が2μm形
成されている。図中44、45は金属電極である。第1
の実施例と異なるのは、Alを添加しているという点で
あり,このことにより、GaBNより広いバンドギャッ
プが得られる。すなわち、Alを添加することによって
発光波長を青色から紫外の領域とすることができる。
【0015】第2の実施例のLEDも第1の実施例と同
様にして作成される。原料としてNH3 を1×10−
3mol /min 、Ga(C2 H5 )3 を8
×10−6mol /min 、Al(CH3 )3 
を1×10−6mol /min 、B2 H6 を1
×10−7mol /min 導入して成長を行った。 基板温度は1150℃、圧力220torr 、原料ガ
スの総流量は1l/minとする。ここでアンド−プで
はキャリア濃度1016cm−3の良好なGa0.8 
Al0.1 B0.1 N結晶が得られる。これに、シ
ラン(SiH4 )を原料ガスに混入することによりS
iをド−プし、キャリア濃度1×1017/cm−3の
n型Ga0.8 Al0.1B0.1 N結晶を、シク
ロペンタジエニルマグネシウム(Cp2 Mg)を原料
ガスに導入することによりMgをド−プし、キャリア濃
度1×1017/cm−3p型Ga0.8 Al0.1
 B0.1 N結晶が得られた。第1の実施例と同様に
樹脂ケ−スに埋め込んで、約50mcd の第1の実施
例より短波長の青色発光が得られた。
【0016】なお、本発明は上述した実施例に限定され
るものではない。例えば、実施例において、n型基板を
用いた例について示したが、p型基板を用いても同様に
実施できる。また、BをGaAlN中に平均的に添加し
ているが、例えばGaAlN,BNの薄膜を交互に堆積
するなど層状に添加しても良い。さらに、Ga,Alの
供給源として、Ga若しくはAlとCとの結合が2つ以
下であるものを用いたり、Nの供給源として、NがH以
外の元素と結合を持っているものを用いることも有効で
ある。またBの添加量としては、基板と略格子を整合す
る範囲であればよく、特にSiC基板上においては、G
ax Al1−x−y By N(0<y≦0.2 )
で添加するのがよい。その他、本発明はその趣旨を逸脱
しない範囲で種々変形して実施することができる。
【0017】
【発明の効果】基板上に、Bを添加したGaAlNを成
長することにより、格子不整合により発生する転位や歪
みが飛躍的に減少し,低欠陥のGax Al1−x−y
 By N(0<x<1、0<y<1)層の成長が可能
となり、高輝度で短波長の半導体発光素子が実現できる
【図面の簡単な説明】
【図1】  本発明の第1の実施例において作成したL
EDの概略構成図。
【図2】  本発明の実施例において用いた成長装置の
概略構成図。
【図3】  本発明の実施例のLEDを樹脂ケ−スに埋
め込んだ図。
【図4】  本発明の第2の実施例において作成したL
EDの概略構成図。
【図5】  本発明の作用を説明するための図。
【符号の説明】
11…n−SiC基板 12…n−GaBN 13…p−GaBN 14,15…電極 21…反応管 22…ガス導入口 23…ガス排気口 24…サセプタ 25…基板 26…高周波コイル 27…熱電対 31…LEDチップ 32…レンズを兼ねた樹脂ケ−ス 33…内部リ−ド 34…外部リ−ド 41…n−SiC基板 42…n−GaAlBN 43…p−GaAlBN 44,45…電極

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】  Gax Al1−x−y By N(
    0<x<1、0<y<1)層を用いたことを特徴とする
    半導体発光素子。
  2. 【請求項2】  前記Gax Al1−x−y By 
    N(0<x<1、0<y<1)層が基板と略格子整合し
    ていることを特徴とする請求項1記載の半導体発光素子
  3. 【請求項3】  前記Gax Al1−x−y By 
    N(0<x<1、0<y<1)層が基板と±0.5%以
    内の格子不整合であることを特徴とする請求項1記載の
    半導体発光素子。
  4. 【請求項4】  前記基板がSiCから成ることを特徴
    とする請求項1乃至請求項3記載の半導体発光素子。
  5. 【請求項5】  基板と格子整合させながらGax A
    l1−x−yBy N(0<x<1、0<y<1)層を
    成長させることを特徴とする半導体発光素子の製造方法
JP2835491A 1991-02-22 1991-02-22 半導体発光素子及びその製造方法 Expired - Lifetime JP3100644B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2835491A JP3100644B2 (ja) 1991-02-22 1991-02-22 半導体発光素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2835491A JP3100644B2 (ja) 1991-02-22 1991-02-22 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPH04267376A true JPH04267376A (ja) 1992-09-22
JP3100644B2 JP3100644B2 (ja) 2000-10-16

Family

ID=12246273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2835491A Expired - Lifetime JP3100644B2 (ja) 1991-02-22 1991-02-22 半導体発光素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP3100644B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652437A (en) * 1996-01-19 1997-07-29 Abb Research Ltd. Semiconductor device with a low resistance ohmic contact between a metal layer and a sic-layer
US5847414A (en) * 1995-10-30 1998-12-08 Abb Research Limited Semiconductor device having a hetero-junction between SiC and a Group 3B-nitride
GB2343294A (en) * 1998-10-31 2000-05-03 Sharp Kk Lattice-matched semiconductor devices
US8395165B2 (en) 2011-07-08 2013-03-12 Bridelux, Inc. Laterally contacted blue LED with superlattice current spreading layer
US8564010B2 (en) 2011-08-04 2013-10-22 Toshiba Techno Center Inc. Distributed current blocking structures for light emitting diodes
US8686430B2 (en) 2011-09-07 2014-04-01 Toshiba Techno Center Inc. Buffer layer for GaN-on-Si LED
US8865565B2 (en) 2011-08-02 2014-10-21 Kabushiki Kaisha Toshiba LED having a low defect N-type layer that has grown on a silicon substrate
US8916906B2 (en) 2011-07-29 2014-12-23 Kabushiki Kaisha Toshiba Boron-containing buffer layer for growing gallium nitride on silicon
US9012939B2 (en) 2011-08-02 2015-04-21 Kabushiki Kaisha Toshiba N-type gallium-nitride layer having multiple conductive intervening layers
US9142743B2 (en) 2011-08-02 2015-09-22 Kabushiki Kaisha Toshiba High temperature gold-free wafer bonding for light emitting diodes
US9159869B2 (en) 2011-08-03 2015-10-13 Kabushiki Kaisha Toshiba LED on silicon substrate using zinc-sulfide as buffer layer
US9343641B2 (en) 2011-08-02 2016-05-17 Manutius Ip, Inc. Non-reactive barrier metal for eutectic bonding process
US9617656B2 (en) 2011-07-25 2017-04-11 Toshiba Corporation Nucleation of aluminum nitride on a silicon substrate using an ammonia preflow

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130082274A1 (en) 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847414A (en) * 1995-10-30 1998-12-08 Abb Research Limited Semiconductor device having a hetero-junction between SiC and a Group 3B-nitride
US5652437A (en) * 1996-01-19 1997-07-29 Abb Research Ltd. Semiconductor device with a low resistance ohmic contact between a metal layer and a sic-layer
GB2343294A (en) * 1998-10-31 2000-05-03 Sharp Kk Lattice-matched semiconductor devices
US8395165B2 (en) 2011-07-08 2013-03-12 Bridelux, Inc. Laterally contacted blue LED with superlattice current spreading layer
US9617656B2 (en) 2011-07-25 2017-04-11 Toshiba Corporation Nucleation of aluminum nitride on a silicon substrate using an ammonia preflow
US8916906B2 (en) 2011-07-29 2014-12-23 Kabushiki Kaisha Toshiba Boron-containing buffer layer for growing gallium nitride on silicon
US8865565B2 (en) 2011-08-02 2014-10-21 Kabushiki Kaisha Toshiba LED having a low defect N-type layer that has grown on a silicon substrate
US9012939B2 (en) 2011-08-02 2015-04-21 Kabushiki Kaisha Toshiba N-type gallium-nitride layer having multiple conductive intervening layers
US9142743B2 (en) 2011-08-02 2015-09-22 Kabushiki Kaisha Toshiba High temperature gold-free wafer bonding for light emitting diodes
US9343641B2 (en) 2011-08-02 2016-05-17 Manutius Ip, Inc. Non-reactive barrier metal for eutectic bonding process
US9159869B2 (en) 2011-08-03 2015-10-13 Kabushiki Kaisha Toshiba LED on silicon substrate using zinc-sulfide as buffer layer
US9070833B2 (en) 2011-08-04 2015-06-30 Kabushiki Kaisha Toshiba Distributed current blocking structures for light emitting diodes
US8564010B2 (en) 2011-08-04 2013-10-22 Toshiba Techno Center Inc. Distributed current blocking structures for light emitting diodes
US8686430B2 (en) 2011-09-07 2014-04-01 Toshiba Techno Center Inc. Buffer layer for GaN-on-Si LED

Also Published As

Publication number Publication date
JP3100644B2 (ja) 2000-10-16

Similar Documents

Publication Publication Date Title
JP2593960B2 (ja) 化合物半導体発光素子とその製造方法
CN103887381B (zh) 一种提升紫外led外延材料结晶质量的生长方法
JP2564024B2 (ja) 化合物半導体発光素子
US5923950A (en) Method of manufacturing a semiconductor light-emitting device
JPH07249795A (ja) 半導体素子
JPH1140893A (ja) 半導体発光素子及びその製造方法
CN103215648A (zh) 基于氮化镓生长半导体异质结构的方法
JPH03203388A (ja) 半導体発光素子およびその製造方法
US20060175681A1 (en) Method to grow III-nitride materials using no buffer layer
JPH04267376A (ja) 半導体発光素子及びその製造方法
JPH1084132A (ja) 半導体発光素子
JPH03252175A (ja) 窒化ガリウム系化合物半導体発光素子
JPH05283744A (ja) 半導体素子
JP2002170776A (ja) 低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子
JP2965709B2 (ja) 半導体発光素子の作製方法
US20230343890A1 (en) Epitaxial wafer for ultraviolet light emitting device, method for producing metal bonded substrate for ultraviolet light emitting device, method for producing ultraviolet light emitting device, and method for producing ultraviolet light emitting device array
CN105679898B (zh) 具有翘曲调节结构层的led外延结构及其生长方法
EP1474824A2 (en) Group iii nitride semiconductor crystal, production method thereof and group iii nitride semiconductor epitaxial wafer
JPH03211888A (ja) 半導体発光素子及びその製造方法
JP2008214132A (ja) Iii族窒化物半導体薄膜、iii族窒化物半導体発光素子およびiii族窒化物半導体薄膜の製造方法
JPH05243613A (ja) 発光素子およびその製造方法
JPH05109636A (ja) 薄膜の製造方法
JP3251600B2 (ja) 有機金属成長法
JP4539105B2 (ja) 窒化物半導体デバイスの製造方法
JPH0529653A (ja) 半導体素子

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070818

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080818

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 11