JPH04260145A - 緩衝記憶装置 - Google Patents

緩衝記憶装置

Info

Publication number
JPH04260145A
JPH04260145A JP3022024A JP2202491A JPH04260145A JP H04260145 A JPH04260145 A JP H04260145A JP 3022024 A JP3022024 A JP 3022024A JP 2202491 A JP2202491 A JP 2202491A JP H04260145 A JPH04260145 A JP H04260145A
Authority
JP
Japan
Prior art keywords
instruction word
instruction
operand data
read
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3022024A
Other languages
English (en)
Inventor
Tokuo Watanabe
渡邊　▲徳▼男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3022024A priority Critical patent/JPH04260145A/ja
Publication of JPH04260145A publication Critical patent/JPH04260145A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)
  • Advance Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は情報処理装置の緩衝記憶
装置に関し、特に命令語およびオペランドデータを格納
している情報処理装置の緩衝記憶装置に関する。
【０００２】
【従来の技術】命令語およびオペランドデータを格納し
ている従来の情報処理装置の緩衝記憶装置は、命令語の
解析および処理を行う命令処理部から命令語またはオペ
ランドデータの読出し要求があった場合、その要求のあ
った命令語またはオペランドデータが緩衝記憶装置内に
記憶されているか否かを調べ、記憶されていないときは
その命令語またはオペランドデータを含んでいるブロッ
クの読出し要求のみを主記憶部に対して発行している。
【０００３】
【発明が解決しようとする課題】上述したように、従来
の緩衝記憶装置は、命令処理部から命令語またはオペラ
ンドデータの読出し要求があった場合、その要求のあっ
た命令語またはオペランドデータが緩衝記憶装置内に記
憶されていないとき、その命令語またはオペランドデー
タを含んでいるブロックの読出し要求のみを主記憶部に
対して発行するようになっているため、有効な命令語お
よびオペランドデータが緩衝記憶装置内に全く存在しな
いときから相当数の有効な命令語およびオペランドデー
タが蓄積されるまでの間は、命令処理部から読出し要求
があった命令語またはオペランドデータが緩衝記憶装置
内に存在する確率が低く、このため、命令語またはオペ
ランドデータの供給が遅くなるという欠点を有している
。
【０００４】
【課題を解決するための手段】本発明の緩衝記憶装置は
、命令語の解析および処理を行う命令処理部と前記命令
語およびオペランドデータを格納する主記憶部とを有す
る情報処理装置の緩衝記憶装置であって、前記命令処理
部と前記主記憶部との間にあって前記主記憶部に格納さ
れている前記命令語および前記オペランドデータの一部
をブロック単位で記憶し、前記命令処理部から前記命令
語または前記オペランドデータの読出し要求があったと
きにそれが記憶されているか否かを調べ、記憶されてい
ないときは前記命令語または前記オペランドデータを含
んでいるブロックの読出し要求を前記主記憶部に対して
発行すると共に、前記ブロックに連続する複数個のブロ
ックの読出し要求を前記主記憶部に対して発行する制御
回路を備えている。
【０００５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【０００６】図１は本発明の一実施例を示すブロック図
である。
【０００７】図１において、命令処理部（図示省略）か
ら読出し要求があった命令語またはオペランドデータの
アドレス情報はアドレスレジスタ１に格納され、アドレ
ス線８を介してアドレス記憶部２および命令語・オペラ
ンド記憶部３を索引する。アドレス記憶部２の出力は、
比較器４においてアドレス線９を介して送られてくるア
ドレスレジスタ１の内容と比較され、その結果を一致信
号線１０を介して制御回路５に送られる。制御回路５は
、アドレス記憶部２の出力とアドレスレジスタ１の内容
とが一致しているときは、制御線１３を介してバッファ
７にある命令語・オペランド記憶部３の索引結果を転送
線１１を介して命令処理部に送る。アドレス記憶部２の
出力とアドレスレジスタ１の内容とが一致していないと
きは、制御線１４を介して加算器６の一方の入力を“０
”とし、制御線１５を介して加算器６の他方の入力とし
てアドレスレジスタ１の出力を選択させる。これによっ
て加算器６の出力は、命令処理部から読出し要求があっ
た命令語またはオペランドデータを含むブロックのアド
レス情報としてアドレス線１２を介して主記憶部（図示
省略）に送られる。これと同時に、制御回路５は、要求
線１６を介して主記憶部に出力を要求する。更に、この
緩衝記憶装置内に有効な命令語およびオペランドデータ
が充分に蓄積されていないときは、制御線１４を介して
加算器６の一方の入力を固定値（ブロックの大きさ）と
し、制御線１５を介して加算器６の他方の入力を加算器
６の前回の出力として次のアドレス情報を作ることによ
って連続した複数個のブロックの読出しを主記憶部に対
して要求する。
【０００８】
【発明の効果】以上説明したように、本発明の緩衝記憶
装置は、その内部に有効な命令語およびオペランドデー
タが充分に蓄積されるまでの間にブロックの読出しを主
記憶部に対して要求するとき、連続した複数個のブロッ
クの読出し要求を行うことにより、命令処理部から読出
し要求がある前に有効な命令語およびオペランドデータ
の蓄積作業を行うことができるため、命令処理部から読
出し要求があった命令語またはオペランドデータが緩衝
記憶装置内に存在する確率を高くして命令語またはオペ
ランドデータの供給を高速に行うことができるという効
果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図である。
【符号の説明】
１　　　　アドレスレジスタ ２　　　　アドレス記憶部 ３　　　　命令語・オペランド記憶部 ４　　　　比較器 ５　　　　制御回路 ６　　　　加算器 ７　　　　バッファ ８　　　　アドレス線 ９　　　　アドレス線 １０　　　　一致信号線 １１　　　　転送線 １２　　　　アドレス線 １３　　　　制御線 １４　　　　制御線 １５　　　　制御線 １６　　　　要求線

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　命令語の解析および処理を行う命令処
    理部と前記命令語およびオペランドデータを格納する主
    記憶部とを有する情報処理装置の緩衝記憶装置であって
    、前記命令処理部と前記主記憶部との間にあって前記主
    記憶部に格納されている前記命令語および前記オペラン
    ドデータの一部をブロック単位で記憶し、前記命令処理
    部から前記命令語または前記オペランドデータの読出し
    要求があったときにそれが記憶されているか否かを調べ
    、記憶されていないときは前記命令語または前記オペラ
    ンドデータを含んでいるブロックの読出し要求を前記主
    記憶部に対して発行すると共に、前記ブロックに連続す
    る複数個のブロックの読出し要求を前記主記憶部に対し
    て発行する制御回路を備えることを特徴とする緩衝記憶
    装置。
JP3022024A 1991-02-15 1991-02-15 緩衝記憶装置 Pending JPH04260145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3022024A JPH04260145A (ja) 1991-02-15 1991-02-15 緩衝記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3022024A JPH04260145A (ja) 1991-02-15 1991-02-15 緩衝記憶装置

Publications (1)

Publication Number Publication Date
JPH04260145A true JPH04260145A (ja) 1992-09-16

Family

ID=12071421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3022024A Pending JPH04260145A (ja) 1991-02-15 1991-02-15 緩衝記憶装置

Country Status (1)

Country Link
JP (1) JPH04260145A (ja)

Similar Documents

Publication Publication Date Title
JPH1196072A (ja) メモリアクセス制御回路
US4800490A (en) Buffer storage control system having a priority circuit
JPH04260145A (ja) 緩衝記憶装置
JPH0212350A (ja) 情報処理装置
JPH02280246A (ja) 情報処理装置
JPH02280247A (ja) 情報処理装置
JPH0736806A (ja) Ｄｍａ方式
JP2552025B2 (ja) データ転送方式
JPH04264640A (ja) 緩衝記憶装置
JPS63217460A (ja) バツフア制御回路
JPS6468868A (en) Buffer control system for bus adapter
JPS635432A (ja) マイクロプロセツサ
JPH02257342A (ja) 情報処理装置
JPH0769863B2 (ja) データ処理装置
KR960042391A (ko) 고속중형 컴퓨터시스템에 있어서 디엠에이제어기
JPS63124161A (ja) デ−タ転送制御方式
JPH04333950A (ja) 情報処理システム
JPH0240717A (ja) 情報処理装置
JPH0236011B2 (ja)
JPH03263143A (ja) 緩衝記憶装置
JPS592283A (ja) バツフアメモリ制御装置
JPS6273344A (ja) デ−タ処理装置
JPS5920030A (ja) 入出力命令制御方式
JPH05120195A (ja) 入出力処理装置
JPH06161945A (ja) メモリデータ転送装置