JPH04258155A - 半導体パッケージ端子切断・成形用装置 - Google Patents
半導体パッケージ端子切断・成形用装置Info
- Publication number
- JPH04258155A JPH04258155A JP1909091A JP1909091A JPH04258155A JP H04258155 A JPH04258155 A JP H04258155A JP 1909091 A JP1909091 A JP 1909091A JP 1909091 A JP1909091 A JP 1909091A JP H04258155 A JPH04258155 A JP H04258155A
- Authority
- JP
- Japan
- Prior art keywords
- cutting
- terminal
- semiconductor package
- molding
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005520 cutting process Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000000465 moulding Methods 0.000 title claims abstract description 9
- 238000012545 processing Methods 0.000 claims abstract description 17
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 238000007789 sealing Methods 0.000 abstract description 11
- 239000000463 material Substances 0.000 abstract description 8
- 239000011347 resin Substances 0.000 abstract description 8
- 229920005989 resin Polymers 0.000 abstract description 8
- 238000005452 bending Methods 0.000 abstract description 5
- 238000003860 storage Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、樹脂封止された半導体
パッケージの端子切断・成形用装置に関し、特に、端子
数が多くかつ端子ピッチの小さな面実装型半導体パッケ
ージ用の端子切断・成形用装置に関するものである。
パッケージの端子切断・成形用装置に関し、特に、端子
数が多くかつ端子ピッチの小さな面実装型半導体パッケ
ージ用の端子切断・成形用装置に関するものである。
【０００２】
【従来の技術】ＩＣの高集積化に伴って、パッケージは
端子数が増大しており、かつ端子ピッチは縮小に向かっ
ている為、半導体パッケージの端子切断・成形用金型（
以下「Ｔ／Ｆ金型」という）の加工精度の向上が求めら
れている。従来、Ｔ／Ｆ金型と加工前の半導体パッケー
ジは、作業環境の温度と同等の温度で特に温度の制御は
行っていない。
端子数が増大しており、かつ端子ピッチは縮小に向かっ
ている為、半導体パッケージの端子切断・成形用金型（
以下「Ｔ／Ｆ金型」という）の加工精度の向上が求めら
れている。従来、Ｔ／Ｆ金型と加工前の半導体パッケー
ジは、作業環境の温度と同等の温度で特に温度の制御は
行っていない。
【０００３】
【発明が解決しようとする課題】従来の樹脂封止した半
導体パッケージは、■使用材料間の熱膨張係数の差、■
樹脂封止を１７０℃前後で行った後に、半導体パッケー
ジを室温に戻し、端子切断・成形（以下「Ｔ／Ｆ」とい
う）を行う為に、パッケージのそりとＴ／Ｆ前のリード
フレーム変形が発生する。主な材料の熱膨張係数例とし
てリードフレーム（４２アロイ：３〜４×１０−６／℃
、銅合金：１７×１０−６／℃）、封止樹脂（１３〜２
０×１０−６／℃）、Ｓｉチップ（３．６×１０−６／
℃）がある。
導体パッケージは、■使用材料間の熱膨張係数の差、■
樹脂封止を１７０℃前後で行った後に、半導体パッケー
ジを室温に戻し、端子切断・成形（以下「Ｔ／Ｆ」とい
う）を行う為に、パッケージのそりとＴ／Ｆ前のリード
フレーム変形が発生する。主な材料の熱膨張係数例とし
てリードフレーム（４２アロイ：３〜４×１０−６／℃
、銅合金：１７×１０−６／℃）、封止樹脂（１３〜２
０×１０−６／℃）、Ｓｉチップ（３．６×１０−６／
℃）がある。
【０００４】端子切断・成型用装置（以下「Ｔ／Ｆ装置
」という）およびＴ／Ｆ金型を用いて、半導体パッケー
ジの外部端子を加工する際における加工精度の向上を図
るには、単にＴ／Ｆ金型及びＴ／Ｆ装置そのものの精度
を向上するだけでは限界があった。つまり、Ｔ／Ｆ加工
前の仕掛かり品の寸法精度も同時に向上させておく必要
があるが、熱膨張係数の差に基づく半導体パッケージの
そりや端子切断・成形前のリードフレーム変形（以下「
そり及び変形」という）の発生が仕掛かり品の寸法精度
向上にとって最大の障害となっていた。また、そり及び
変形は、同一材料・同一設計寸法のパッケージでも個体
間の差が発生する為、前もって、そり及び変形による寸
法差をＴ／Ｆ金型の狙い寸法に含ませることも困難とな
っていた。
」という）およびＴ／Ｆ金型を用いて、半導体パッケー
ジの外部端子を加工する際における加工精度の向上を図
るには、単にＴ／Ｆ金型及びＴ／Ｆ装置そのものの精度
を向上するだけでは限界があった。つまり、Ｔ／Ｆ加工
前の仕掛かり品の寸法精度も同時に向上させておく必要
があるが、熱膨張係数の差に基づく半導体パッケージの
そりや端子切断・成形前のリードフレーム変形（以下「
そり及び変形」という）の発生が仕掛かり品の寸法精度
向上にとって最大の障害となっていた。また、そり及び
変形は、同一材料・同一設計寸法のパッケージでも個体
間の差が発生する為、前もって、そり及び変形による寸
法差をＴ／Ｆ金型の狙い寸法に含ませることも困難とな
っていた。
【０００５】図２に半導体パッケージのＴ／Ｆ加工前の
平面図を示す。１０は半導体パッケージ樹脂封止部、１
１はダムバー、１２は端子、１３は端子幅、１４はダム
バー切断幅、１５は切断の切り残し量を示す。例えば、
パッケージの端子１２のピッチ０．３ｍｍの場合、端子
幅１３が０．１１ｍｍで、切断幅１４が０．１５ｍｍと
すると、残り余裕幅は片側０．０２ｍｍとなり、安定し
た切断を実施する上で必要な切り残し１５を確保するに
は、切断位置ずれは、最大で±１０ミクロンとしなけれ
ばならないが、従来の技術では、そり及び変形がある為
、切断位置ずれは最大で±２０ミクロン程度発生する。
平面図を示す。１０は半導体パッケージ樹脂封止部、１
１はダムバー、１２は端子、１３は端子幅、１４はダム
バー切断幅、１５は切断の切り残し量を示す。例えば、
パッケージの端子１２のピッチ０．３ｍｍの場合、端子
幅１３が０．１１ｍｍで、切断幅１４が０．１５ｍｍと
すると、残り余裕幅は片側０．０２ｍｍとなり、安定し
た切断を実施する上で必要な切り残し１５を確保するに
は、切断位置ずれは、最大で±１０ミクロンとしなけれ
ばならないが、従来の技術では、そり及び変形がある為
、切断位置ずれは最大で±２０ミクロン程度発生する。
【０００６】そり及び変形の原因が、■使用材料間の熱
膨張係数差及び■樹脂封止時とＴ／Ｆ時との温度差の２
つの原因に起因している為、使用材料間の熱膨張係数差
を縮めることも考えられるが封止樹脂の熱膨張係数を１
０×−６／℃以下にすることは、今後の材料開発を待た
なければならない。
膨張係数差及び■樹脂封止時とＴ／Ｆ時との温度差の２
つの原因に起因している為、使用材料間の熱膨張係数差
を縮めることも考えられるが封止樹脂の熱膨張係数を１
０×−６／℃以下にすることは、今後の材料開発を待た
なければならない。
【０００７】本発明は、樹脂封止時とＴ／Ｆ時との温度
差を縮める装置を提供することを目的とする。
差を縮める装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明である半導体パッ
ケージ端子切断・成形用装置は、切断・成形用金型及び
加工前の半導体パッケージを加熱・保温する手段を有す
ることを特徴とする。
ケージ端子切断・成形用装置は、切断・成形用金型及び
加工前の半導体パッケージを加熱・保温する手段を有す
ることを特徴とする。
【０００９】
【作用】上記本発明を用いることによって、パッケージ
のそりとリードフレーム変形のない（Ｔ／Ｆ加工前の仕
掛かり品の寸法精度を確保した）状態でＴ／Ｆできる為
、Ｔ／Ｆの寸法精度を向上することができる。
のそりとリードフレーム変形のない（Ｔ／Ｆ加工前の仕
掛かり品の寸法精度を確保した）状態でＴ／Ｆできる為
、Ｔ／Ｆの寸法精度を向上することができる。
【００１０】
【実施例】以下、一実施例に基づいて本発明について詳
細に説明する。
細に説明する。
【００１１】図１は、本発明の構成図を示している。Ｔ
／Ｆ装置中の昇温温度調節区域１は、仕掛かり品供給部
２におけるストッカー部（図示せず）及びローダー部（
図示せず）、加工部におけるダムバー切断部３、端子曲
げ部４、端子切断部５の各部からなる。ダムバー切断部
３、端子曲げ部４、端子切断部５それぞれの金型の加熱
・保温は、金型支持部にヒーターを設け、該金型支持部
を通して行う。また、半導体パッケージの加熱保温は、
該半導体パッケージの移動部を密封し、ヒーター等を用
いて行われる。
／Ｆ装置中の昇温温度調節区域１は、仕掛かり品供給部
２におけるストッカー部（図示せず）及びローダー部（
図示せず）、加工部におけるダムバー切断部３、端子曲
げ部４、端子切断部５の各部からなる。ダムバー切断部
３、端子曲げ部４、端子切断部５それぞれの金型の加熱
・保温は、金型支持部にヒーターを設け、該金型支持部
を通して行う。また、半導体パッケージの加熱保温は、
該半導体パッケージの移動部を密封し、ヒーター等を用
いて行われる。
【００１２】仕掛かり品と金型が樹脂封止時の温度又は
、それに近い温度、例えば樹脂封止を１７０℃前後で行
った場合、１００℃〜１５０℃になった後に加工を開始
する必要がある為、Ｔ／Ｆ装置には、金型及び仕掛かり
品供給部２の雰囲気の温度調節機６ならびに加工実施の
可否について装置駆動制御部７への信号出しが必要とな
る。図２において、８はヒーター電源を、９はアンロー
ダー収納部を示す。また、収納側には、昇温必要はない
。
、それに近い温度、例えば樹脂封止を１７０℃前後で行
った場合、１００℃〜１５０℃になった後に加工を開始
する必要がある為、Ｔ／Ｆ装置には、金型及び仕掛かり
品供給部２の雰囲気の温度調節機６ならびに加工実施の
可否について装置駆動制御部７への信号出しが必要とな
る。図２において、８はヒーター電源を、９はアンロー
ダー収納部を示す。また、収納側には、昇温必要はない
。
【００１３】
【発明の効果】上記本発明を用いることにより、従来手
法を用いてダムバーを切断した場合の切断位置ずれは±
１５ミクロンであったが、±８ミクロンの位置ずれに低
減できた。
法を用いてダムバーを切断した場合の切断位置ずれは±
１５ミクロンであったが、±８ミクロンの位置ずれに低
減できた。
【００１４】パッケージ材料選択の制約（熱膨張係数の
合わせ込み）なしに、Ｔ／Ｆの加工精度を向上できる為
、特に、今後増加する多端子で端子ピッチの小さいパッ
ケージの製造に寄与することができる。
合わせ込み）なしに、Ｔ／Ｆの加工精度を向上できる為
、特に、今後増加する多端子で端子ピッチの小さいパッ
ケージの製造に寄与することができる。
【図１】本発明の実施例の構成図である。
【図２】半導体パッケージＴ／Ｆ加工前の平面図である
。
。
１ 昇温温度調節区域
２ 供給部
３ ダムバー切断部
４ 端子曲げ部
５ 端子切断部
６ 温度調節機
７ 装置駆動制御部
８ ヒーター電源
９ アンローダー収納部
１０ 半導体パッケージ樹脂封止部
１１ ダムバー
１２ 端子
１３ 端子幅
１４ ダムバー切断幅
１５ 切断の切残し量
Claims (1)
- 【請求項１】 樹脂封止された半導体パッケージの端
子切断・成形に用いる装置に於いて、切断・成形用金型
及び加工前の半導体パッケージを加熱・保温する手段を
有することを特徴とする半導体パッケージ端子切断・成
形用装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1909091A JPH04258155A (ja) | 1991-02-13 | 1991-02-13 | 半導体パッケージ端子切断・成形用装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1909091A JPH04258155A (ja) | 1991-02-13 | 1991-02-13 | 半導体パッケージ端子切断・成形用装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04258155A true JPH04258155A (ja) | 1992-09-14 |
Family
ID=11989763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1909091A Pending JPH04258155A (ja) | 1991-02-13 | 1991-02-13 | 半導体パッケージ端子切断・成形用装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04258155A (ja) |
-
1991
- 1991-02-13 JP JP1909091A patent/JPH04258155A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04111388A (ja) | 半導体装置の製造方法および加熱炉 | |
| JP2006500788A (ja) | 半導体チップを基板に付与するための装置及びその方法 | |
| US20030221853A1 (en) | Apparatus for manufacturing electronic device, method of manufacturing electronic device, and program for manufacturing electronic device | |
| JPH04258155A (ja) | 半導体パッケージ端子切断・成形用装置 | |
| JP2889399B2 (ja) | テープ自動化ボンディング法 | |
| TWI248672B (en) | Method of manufacturing semiconductor integrated circuit device | |
| US5920113A (en) | Leadframe structure having moveable sub-frame | |
| JP2000164783A (ja) | ヒ―トスラグを有するリ―ドフレ―ム | |
| US5939777A (en) | High aspect ratio integrated circuit chip and method for producing the same | |
| US5337467A (en) | Method of producing wire-bonded substrate assembly | |
| EP0292059B1 (en) | Modular resin-encapsulated multi-chip circuit package and its manufacturing method | |
| JPH03222464A (ja) | 半導体装置及びその製造方法 | |
| US7103959B2 (en) | Conduit for preventing oxidation of a electronic device | |
| JP2007109900A (ja) | 半導体装置の製造方法および半導体装置の製造設備 | |
| JPH0697343A (ja) | 樹脂封止型半導体装置の製造方法及びその製造装置 | |
| JPS61101041A (ja) | 半導体製造装置 | |
| JPH0621312A (ja) | パッケージの製造方法 | |
| US20240098957A1 (en) | Cooling stage for cooling down a heated carrier | |
| JPH0720915Y2 (ja) | 銀ペーストキュア炉 | |
| JP2008182060A (ja) | 半導体装置の製造方法 | |
| JPS60138949A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH04168759A (ja) | 半導体装置及びリードフレームとその製造方法 | |
| JPH091583A (ja) | フープ状フレームを用いた電子部品の製造装置および樹脂モールド工程におけるフープ状フレームの位置決め方法 | |
| JPH05226397A (ja) | 半導体用熱硬化型自動モールド装置 | |
| JP2005072369A (ja) | 半導体装置の製造方法 |