JP2000164783A - ヒ―トスラグを有するリ―ドフレ―ム - Google Patents
ヒ―トスラグを有するリ―ドフレ―ムInfo
- Publication number
- JP2000164783A JP2000164783A JP11057452A JP5745299A JP2000164783A JP 2000164783 A JP2000164783 A JP 2000164783A JP 11057452 A JP11057452 A JP 11057452A JP 5745299 A JP5745299 A JP 5745299A JP 2000164783 A JP2000164783 A JP 2000164783A
- Authority
- JP
- Japan
- Prior art keywords
- heat slug
- lead frame
- lead
- heat
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 238000004806 packaging method and process Methods 0.000 claims abstract description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 239000002893 slag Substances 0.000 claims description 18
- 238000013461 design Methods 0.000 abstract description 4
- 241000237858 Gastropoda Species 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 6
- 238000007689 inspection Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000005022 packaging material Substances 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229920006336 epoxy molding compound Polymers 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 238000010137 moulding (plastic) Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002470 thermal conductor Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体パッケージの外部のバリを減じ、か
つ、より良好に熱を放散させることができるリードフレ
ームのデザインを提供する。 【解決手段】 パッケージング領域１５０を有するリー
ドフレームであって、パッケージング領域１５０内のダ
イパッド１１０と、各リードの一部がパッケージング領
域１５０内に配置されるように、ダイパッド１１０の周
りを取り囲む複数のリードと、パッケージング領域１５
０の外側のヒートスラグ２００と、少なくとも１つのタ
イバー１２０が、ダイパッド１１０をヒートスラグ２０
０に結合するようにダイパッド１１０に取り付けられる
複数のタイバー１２０とを具備するリードフレームを提
供する。
つ、より良好に熱を放散させることができるリードフレ
ームのデザインを提供する。 【解決手段】 パッケージング領域１５０を有するリー
ドフレームであって、パッケージング領域１５０内のダ
イパッド１１０と、各リードの一部がパッケージング領
域１５０内に配置されるように、ダイパッド１１０の周
りを取り囲む複数のリードと、パッケージング領域１５
０の外側のヒートスラグ２００と、少なくとも１つのタ
イバー１２０が、ダイパッド１１０をヒートスラグ２０
０に結合するようにダイパッド１１０に取り付けられる
複数のタイバー１２０とを具備するリードフレームを提
供する。
Description
【０００１】
【発明の属する技術分野】この発明は、ＩＣチップのパ
ッケージングに使用される一種のリードフレームに関す
るものである。さらに詳細には、この発明は、ＩＣパッ
ケージの外部の放熱面として機能し得る追加のヒートス
ラグ(heat slug)を有するリードフレームに関するもの
である。加えて、ヒートスラグは、パッケージの輸送に
おいて問題を生じないように、パッケージの外部のバリ
を隠すことができる。
ッケージングに使用される一種のリードフレームに関す
るものである。さらに詳細には、この発明は、ＩＣパッ
ケージの外部の放熱面として機能し得る追加のヒートス
ラグ(heat slug)を有するリードフレームに関するもの
である。加えて、ヒートスラグは、パッケージの輸送に
おいて問題を生じないように、パッケージの外部のバリ
を隠すことができる。
【０００２】
【従来の技術】半導体ＩＣの製造において、パッケージ
ングは、最終的な、しかも、信頼性の高い製品を製造す
るために非常に重要な工程の１つである。ＩＣパッケー
ジングにおいて、完全に機能的なＩＣチップは、ＩＣリ
ードフレーム上に搭載される。その後、ＩＣチップは、
リードフレームの内部リード部に電気的に接続される。
内部リードへの接続後に、チップと内部配線は密封さ
れ、完成したＩＣパッケージの外部リードが、プリント
回路基板（ＰＣＢ）上の適当な端子に電気的に接続され
る。その後、ＩＣパッケージおよびＰＣＢは、１つの大
きなオペレーティング回路内に結合される。
ングは、最終的な、しかも、信頼性の高い製品を製造す
るために非常に重要な工程の１つである。ＩＣパッケー
ジングにおいて、完全に機能的なＩＣチップは、ＩＣリ
ードフレーム上に搭載される。その後、ＩＣチップは、
リードフレームの内部リード部に電気的に接続される。
内部リードへの接続後に、チップと内部配線は密封さ
れ、完成したＩＣパッケージの外部リードが、プリント
回路基板（ＰＣＢ）上の適当な端子に電気的に接続され
る。その後、ＩＣパッケージおよびＰＣＢは、１つの大
きなオペレーティング回路内に結合される。
【０００３】図１は、従来のリードフレームを使用する
ＩＣパッケージを概略的に示す斜視図である。図２は、
従来のリードフレームの内部レイアウトを示す概略的な
平面図である。図１および図２に示されるように、リー
ドフレームはシート状の構造を有しており、平面領域と
リード領域とに、大まかに分けられる。平面領域は、通
常、バーパッドまたはダイパッド１０として言及され
る。該ダイパッド１０は、シリコンチップを搭載するた
めに使用される。リード領域は、しばしば、さらに内部
リード部１５と外部リード部２５とに細分される。これ
に代えて、リードフレームは、パッケージング領域５０
（破線により囲まれた領域）と外部領域とに分けること
もできる。実際に、パッケージング領域５０は、シリコ
ンチップ、配線およびリードフレームが結局密封される
場所である。自動化の程度を高めるために、種々のリー
ドフレームが２つのサイドレール３０に補助されて、並
んで配置されている。
ＩＣパッケージを概略的に示す斜視図である。図２は、
従来のリードフレームの内部レイアウトを示す概略的な
平面図である。図１および図２に示されるように、リー
ドフレームはシート状の構造を有しており、平面領域と
リード領域とに、大まかに分けられる。平面領域は、通
常、バーパッドまたはダイパッド１０として言及され
る。該ダイパッド１０は、シリコンチップを搭載するた
めに使用される。リード領域は、しばしば、さらに内部
リード部１５と外部リード部２５とに細分される。これ
に代えて、リードフレームは、パッケージング領域５０
（破線により囲まれた領域）と外部領域とに分けること
もできる。実際に、パッケージング領域５０は、シリコ
ンチップ、配線およびリードフレームが結局密封される
場所である。自動化の程度を高めるために、種々のリー
ドフレームが２つのサイドレール３０に補助されて、並
んで配置されている。
【０００４】ＩＣチップをパッケージングする従来の方
法は、シリコンチップをダイパッド１０上に配置し、そ
の後該チップをダイ取付材料によって適所に取り付ける
ことを含んでいる。次に、シリコンチップ上のボンディ
ングパッドが、ワイヤボンディング作業を通して、金属
製ワイヤにより、それぞれのリードに接続される。金ま
たはアルミニウムワイヤが最もよく使用される。その
後、リードフレームは、一組の型の内部に配置され、前
記パッケージング領域５０がエポキシ成形コンパウンド
を使用して封入される。最後に、リードの外側部分が、
切断され、その後、所望の形状に形成され、それによっ
て、完成したＩＣパッケージを製造する。
法は、シリコンチップをダイパッド１０上に配置し、そ
の後該チップをダイ取付材料によって適所に取り付ける
ことを含んでいる。次に、シリコンチップ上のボンディ
ングパッドが、ワイヤボンディング作業を通して、金属
製ワイヤにより、それぞれのリードに接続される。金ま
たはアルミニウムワイヤが最もよく使用される。その
後、リードフレームは、一組の型の内部に配置され、前
記パッケージング領域５０がエポキシ成形コンパウンド
を使用して封入される。最後に、リードの外側部分が、
切断され、その後、所望の形状に形成され、それによっ
て、完成したＩＣパッケージを製造する。
【０００５】
【発明が解決しようとする課題】図２に示されるよう
に、パッケージング領域５０の境界におけるリード間に
端部の鋳バリが表れる。サイドレール３０が切り取られ
た後においてさえも、これらの鋳バリの跡はなおも見ら
れ得る。これらの端部の鋳バリは、バリ（図１）として
しばしば言及される。リードフレームのパッケージング
領域５０が型のキャビティ内への成形材料の射出により
封入される限り、射出された材料のいくらかが、型とリ
ードフレームとの間の接合部から漏れ出るはずである。
したがって、これらのバリは、避けることができないも
のである。これらのバリのいくつかは、その後の作業に
より除去することができるものであるけれども、この除
去処理は製造コストに加えられることになる。
に、パッケージング領域５０の境界におけるリード間に
端部の鋳バリが表れる。サイドレール３０が切り取られ
た後においてさえも、これらの鋳バリの跡はなおも見ら
れ得る。これらの端部の鋳バリは、バリ（図１）として
しばしば言及される。リードフレームのパッケージング
領域５０が型のキャビティ内への成形材料の射出により
封入される限り、射出された材料のいくらかが、型とリ
ードフレームとの間の接合部から漏れ出るはずである。
したがって、これらのバリは、避けることができないも
のである。これらのバリのいくつかは、その後の作業に
より除去することができるものであるけれども、この除
去処理は製造コストに加えられることになる。
【０００６】さらに、高精度のバリ除去工具の使用にか
かわらず、パッケージ上に残される。ＩＣパッケージが
相互に分離された後に、各ＩＣユニットは、個別に、振
動機による自動検査に搬送され、その後パッケージング
ステーションへの軌道に沿って進行される。一般には、
ＩＣパッケージは、相互に近接して、軌道に沿って一列
に並ぶ。しかしながら、パッケージ外部のバリ８０が摩
擦を増大させ、その結果、相互に、そして、軌道に対し
て擦られるときに、パッケージの内のいくつかが変位さ
れ、それによって、軌道が詰まってしまう。したがっ
て、詰まった軌道を片づけるだけで多くの製造時間が浪
費されることになる。
かわらず、パッケージ上に残される。ＩＣパッケージが
相互に分離された後に、各ＩＣユニットは、個別に、振
動機による自動検査に搬送され、その後パッケージング
ステーションへの軌道に沿って進行される。一般には、
ＩＣパッケージは、相互に近接して、軌道に沿って一列
に並ぶ。しかしながら、パッケージ外部のバリ８０が摩
擦を増大させ、その結果、相互に、そして、軌道に対し
て擦られるときに、パッケージの内のいくつかが変位さ
れ、それによって、軌道が詰まってしまう。したがっ
て、詰まった軌道を片づけるだけで多くの製造時間が浪
費されることになる。
【０００７】ＩＣパッケージの他の本質的な問題は、パ
ッケージ内のシリコンチップが最大能力で作動するとき
に発生される膨大な量の熱である。この熱の問題は、特
に、半導体基板上の集積レベルが増大し続けかつシリコ
ンチップの処理能力が増加し続けるときには、より重大
になってくる。
ッケージ内のシリコンチップが最大能力で作動するとき
に発生される膨大な量の熱である。この熱の問題は、特
に、半導体基板上の集積レベルが増大し続けかつシリコ
ンチップの処理能力が増加し続けるときには、より重大
になってくる。
【０００８】図２に示されるように、パッケージング領
域５０全体が囲まれている。したがって、内部において
発生した熱は、パッケージング材料を通した熱伝導によ
って出て行く。多くのパッケージング材料は、概して、
良好な絶縁体または貧弱な熱伝導体であるので、熱伝導
は特に困難である。ＩＣパッケージを通した放熱量を増
加させるために、ときには、放熱金属板が、密封前にリ
ードフレームに取り付けられる。したがって、シリコン
チップにより発生した熱は、金属シートの放熱面を通し
て運び去られることになる。しかしながら、放熱器を追
加することは、パッケージング作業の複雑さを増すこと
になるのみならず、材料費および製造コストの両方とも
増加してしまうことになる。
域５０全体が囲まれている。したがって、内部において
発生した熱は、パッケージング材料を通した熱伝導によ
って出て行く。多くのパッケージング材料は、概して、
良好な絶縁体または貧弱な熱伝導体であるので、熱伝導
は特に困難である。ＩＣパッケージを通した放熱量を増
加させるために、ときには、放熱金属板が、密封前にリ
ードフレームに取り付けられる。したがって、シリコン
チップにより発生した熱は、金属シートの放熱面を通し
て運び去られることになる。しかしながら、放熱器を追
加することは、パッケージング作業の複雑さを増すこと
になるのみならず、材料費および製造コストの両方とも
増加してしまうことになる。
【０００９】上記事情に鑑みて、より良好に熱を除去す
ることができ、かつ、結果として生ずる半導体パッケー
ジが軌道に詰まってしまうことを防止する良好なリード
フレームのデザインを提供する必要がある。
ることができ、かつ、結果として生ずる半導体パッケー
ジが軌道に詰まってしまうことを防止する良好なリード
フレームのデザインを提供する必要がある。
【００１０】
【課題を解決するための手段】したがって、この発明の
目的は、半導体パッケージ内に高度に集積されたシリコ
ンチップから、より良好に熱を放散させることができる
リードフレームのデザインを提供することである。
目的は、半導体パッケージ内に高度に集積されたシリコ
ンチップから、より良好に熱を放散させることができる
リードフレームのデザインを提供することである。
【００１１】他の側面においては、この発明の目的は、
パッケージが、検査、パッケージングまたは他の作業ス
テーションへの軌道に沿って容易に輸送され得るよう
に、半導体パッケージの外部のバリを減じることができ
るリードフレームのデザインを提供することである。
パッケージが、検査、パッケージングまたは他の作業ス
テーションへの軌道に沿って容易に輸送され得るよう
に、半導体パッケージの外部のバリを減じることができ
るリードフレームのデザインを提供することである。
【００１２】これらの利点および他の利点を達成するた
めに、そして、この発明の目的にしたがって、この明細
書に組み込まれかつ広く説明されているように、この発
明は、そのパッケージング領域に取り付けられる追加の
ヒートスラグを有するリードフレームを提供する。該ヒ
ートスラグは、シリコンチップから発生した熱がヒート
スラグに運ばれ、その後、大気中に放散され得るよう
に、ダイパッドまたはブスバーを介してシリコンチップ
に接続されている。ヒートスラグを装備するために余分
な作業が全く必要ではないので、追加の製造設備は全く
必要ではない。したがって、リードフレームには、追加
の製造コストがかからない。
めに、そして、この発明の目的にしたがって、この明細
書に組み込まれかつ広く説明されているように、この発
明は、そのパッケージング領域に取り付けられる追加の
ヒートスラグを有するリードフレームを提供する。該ヒ
ートスラグは、シリコンチップから発生した熱がヒート
スラグに運ばれ、その後、大気中に放散され得るよう
に、ダイパッドまたはブスバーを介してシリコンチップ
に接続されている。ヒートスラグを装備するために余分
な作業が全く必要ではないので、追加の製造設備は全く
必要ではない。したがって、リードフレームには、追加
の製造コストがかからない。
【００１３】加えて、リードフレームのヒートスラグ
は、プラスチックパッケージの外部に露出する。ヒート
スラグがパッケージ本体の周りに曲げられた後に、半導
体パッケージの外部にパッケージング作業中に形成され
たバリが隠されることになる。したがって、パッケージ
におけるバリの存在によって生じていた輸送上の問題が
回避されることになる。上述した概略の説明および以下
の詳細な説明は両方とも例示であり、特許請求の範囲の
ような発明のさらなる説明を提供しようとするものであ
る。
は、プラスチックパッケージの外部に露出する。ヒート
スラグがパッケージ本体の周りに曲げられた後に、半導
体パッケージの外部にパッケージング作業中に形成され
たバリが隠されることになる。したがって、パッケージ
におけるバリの存在によって生じていた輸送上の問題が
回避されることになる。上述した概略の説明および以下
の詳細な説明は両方とも例示であり、特許請求の範囲の
ような発明のさらなる説明を提供しようとするものであ
る。
【００１４】
【発明の実施の形態】添付図面が、この発明のさらなる
理解を提供するために含められており、この明細書に組
み込まれかつその一部を構成している。図面はこの発明
の実施形態を示しており、詳細な説明とともに、この発
明の原理を説明する機能を果たしている。
理解を提供するために含められており、この明細書に組
み込まれかつその一部を構成している。図面はこの発明
の実施形態を示しており、詳細な説明とともに、この発
明の原理を説明する機能を果たしている。
【００１５】図１は、従来のリードフレームを使用した
ＩＣパッケージを概略的に示す斜視図である。図２は、
従来のリードフレームの内部レイアウトを示す概略的な
平面図である。図３は、この発明の第１の好ましい実施
形態に係るヒートスラグを有するリードフレームの内部
レイアウトを示す概略的な平面図である。図４は、図３
に示されたようなリードフレームの一部を示す拡大図で
ある。図５は、図３に示されたようなリードフレームを
組み込んだ半導体パッケージを概略的に示す斜視図であ
る。図６の（ａ）は、図５の線５Ａ−５Ａに沿って切断
した半導体パッケージの概略的な縦断面図である。図６
の（ｂ）は、図５の線５Ｂ−５Ｂに沿って切断した半導
体パッケージの概略的な縦断面図である。図７は、この
発明の第２の好ましい実施形態に係るヒートスラグを有
するリードフレームの内部レイアウトを示す概略的な平
面図である。図８は、図７に示されたようなリードフレ
ームを組み込んだ半導体パッケージの概略の縦断面図で
ある。
ＩＣパッケージを概略的に示す斜視図である。図２は、
従来のリードフレームの内部レイアウトを示す概略的な
平面図である。図３は、この発明の第１の好ましい実施
形態に係るヒートスラグを有するリードフレームの内部
レイアウトを示す概略的な平面図である。図４は、図３
に示されたようなリードフレームの一部を示す拡大図で
ある。図５は、図３に示されたようなリードフレームを
組み込んだ半導体パッケージを概略的に示す斜視図であ
る。図６の（ａ）は、図５の線５Ａ−５Ａに沿って切断
した半導体パッケージの概略的な縦断面図である。図６
の（ｂ）は、図５の線５Ｂ−５Ｂに沿って切断した半導
体パッケージの概略的な縦断面図である。図７は、この
発明の第２の好ましい実施形態に係るヒートスラグを有
するリードフレームの内部レイアウトを示す概略的な平
面図である。図８は、図７に示されたようなリードフレ
ームを組み込んだ半導体パッケージの概略の縦断面図で
ある。
【００１６】ここで、この発明の現在の好ましい実施形
態に対して詳細に参照すると、その例が、添付図面に示
されている。可能であればいつでも、同じ参照番号が図
面および詳細な説明において、同一または同様の部材に
言及するために使用される。
態に対して詳細に参照すると、その例が、添付図面に示
されている。可能であればいつでも、同じ参照番号が図
面および詳細な説明において、同一または同様の部材に
言及するために使用される。
【００１７】図３は、この発明の第１の好ましい実施形
態に係るヒートスラグを有するリードフレームの内部レ
イアウトを示す平面図である。図３に示されるように、
リードフレームの上端および下端は、サイドレール１３
０に結合されている。したがって、多数のリードフレー
ムが、相互に隣り合って一列に並んでおり、生産は完全
に自動化され得る。ダイパッド１１０は、シリコンチッ
プを搭載するために使用される。該ダイパッド１１０
は、２つのタイバー１２０を介してサイドレール１３０
に対して固定されている。加えて、リードの位置を認識
しかつリードフレームを駆動するために、サイドレール
１３０に割り出し穴１４０と案内穴１４５とが設けられ
ている。プラスチック成形作業中に密封されるべき矩形
のパッケージング領域１５０は、図３において破線によ
り囲まれた領域である。
態に係るヒートスラグを有するリードフレームの内部レ
イアウトを示す平面図である。図３に示されるように、
リードフレームの上端および下端は、サイドレール１３
０に結合されている。したがって、多数のリードフレー
ムが、相互に隣り合って一列に並んでおり、生産は完全
に自動化され得る。ダイパッド１１０は、シリコンチッ
プを搭載するために使用される。該ダイパッド１１０
は、２つのタイバー１２０を介してサイドレール１３０
に対して固定されている。加えて、リードの位置を認識
しかつリードフレームを駆動するために、サイドレール
１３０に割り出し穴１４０と案内穴１４５とが設けられ
ている。プラスチック成形作業中に密封されるべき矩形
のパッケージング領域１５０は、図３において破線によ
り囲まれた領域である。
【００１８】図４は、図３に示されたようなリードフレ
ームの一部の拡大図である。図４に示されるように、タ
イバー１２０とサイドレール１３０との間にヒートスラ
グ２００が存在する。密封後に、ヒートスラグ２００
は、閉じこめられたシリコンチップにより発生された熱
を放散するように機能する。サイドレール１３０上の割
り出し穴１４０または案内穴１４５の存在によって、ヒ
ートスラグ２００の一部が図４に符号１６０で示した領
域のように切り取られる。しかしながら、ヒートスラグ
２００の最終的な形状がどのようなものであっても、ヒ
ートスラグ２００の放熱面は、大気中へ運び去る熱量を
増加させることができる。さらに、ヒートスラグ２００
の影響領域１６０は、熱放散の必要に合わせて仕立てら
れ得る。さらに、追加のヒートスラグ２００がリードフ
レームの種々の地点において取り付けられ得る。
ームの一部の拡大図である。図４に示されるように、タ
イバー１２０とサイドレール１３０との間にヒートスラ
グ２００が存在する。密封後に、ヒートスラグ２００
は、閉じこめられたシリコンチップにより発生された熱
を放散するように機能する。サイドレール１３０上の割
り出し穴１４０または案内穴１４５の存在によって、ヒ
ートスラグ２００の一部が図４に符号１６０で示した領
域のように切り取られる。しかしながら、ヒートスラグ
２００の最終的な形状がどのようなものであっても、ヒ
ートスラグ２００の放熱面は、大気中へ運び去る熱量を
増加させることができる。さらに、ヒートスラグ２００
の影響領域１６０は、熱放散の必要に合わせて仕立てら
れ得る。さらに、追加のヒートスラグ２００がリードフ
レームの種々の地点において取り付けられ得る。
【００１９】加えて、ヒートスラグ２００とタイバー１
２０とを接続する部分が単一片の場合には、ヒートスラ
グ２００が曲げられた後に大きな曲げ応力が生成され
る。したがって、ヒートスラグ２００が曲げの後に取る
最終形態を調節することはより一層困難である。さら
に、接続点が一点である場合には、ヒートスラグ２００
はその位置を外れて容易にずれるか、または、リードフ
レームから取り外されてしまうことになる。
２０とを接続する部分が単一片の場合には、ヒートスラ
グ２００が曲げられた後に大きな曲げ応力が生成され
る。したがって、ヒートスラグ２００が曲げの後に取る
最終形態を調節することはより一層困難である。さら
に、接続点が一点である場合には、ヒートスラグ２００
はその位置を外れて容易にずれるか、または、リードフ
レームから取り外されてしまうことになる。
【００２０】したがって、２つの点１７０において、ヒ
ートスラグ２００とタイバー１２０とが接続されてい
る。それにもかかわらず、ＩＣパッケージングに詳しい
者は、形状、スロット、穴およびヒートスラグ２００と
パッケージング領域１５０との間の接続点遷移領域の種
々の組合せが可能であるということを理解するだろう。
したがって、ヒートスラグ２００はパッケージが行われ
た後にはほとんどあらゆる形状に形成され得る。
ートスラグ２００とタイバー１２０とが接続されてい
る。それにもかかわらず、ＩＣパッケージングに詳しい
者は、形状、スロット、穴およびヒートスラグ２００と
パッケージング領域１５０との間の接続点遷移領域の種
々の組合せが可能であるということを理解するだろう。
したがって、ヒートスラグ２００はパッケージが行われ
た後にはほとんどあらゆる形状に形成され得る。
【００２１】図５は、図３に示されたようなリードフレ
ームを組み込んだ半導体パッケージの概略的な斜視図で
ある。図６の（ａ）は、図５の線５Ａ−５Ａに沿って切
断した半導体パッケージの概略の縦断面図である。図６
の（ｂ）は、図５の線５Ｂ−５Ｂに沿って切断した半導
体パッケージの概略の縦断面図である。半導体パッケー
ジの形成方法は、シリコンチップ１００をダイパッド１
１０の表面に取り付ける工程を含んでいる。その後、ワ
イヤボンディング作業が行われる。金またはアルミニウ
ム製ワイヤのような導電性ワイヤ１３２が、シリコンチ
ップ１００上のボンディングパッド（図示略）からリー
ド１２８の内部リード部１１５までの距離に掛け渡され
る。
ームを組み込んだ半導体パッケージの概略的な斜視図で
ある。図６の（ａ）は、図５の線５Ａ−５Ａに沿って切
断した半導体パッケージの概略の縦断面図である。図６
の（ｂ）は、図５の線５Ｂ−５Ｂに沿って切断した半導
体パッケージの概略の縦断面図である。半導体パッケー
ジの形成方法は、シリコンチップ１００をダイパッド１
１０の表面に取り付ける工程を含んでいる。その後、ワ
イヤボンディング作業が行われる。金またはアルミニウ
ム製ワイヤのような導電性ワイヤ１３２が、シリコンチ
ップ１００上のボンディングパッド（図示略）からリー
ド１２８の内部リード部１１５までの距離に掛け渡され
る。
【００２２】その後、エポキシ成形コンパウンドのよう
なパッケージング材料が、リードフレームの内部リード
部１１５，ダイパッド１１０およびシリコンチップ１０
０を封入するために使用され、それによって、長方形の
パッケージ本体１３４を形成する。ヒートスラグ２００
はパッケージの側面から露出する。露出したヒートスラ
グは、タイバー１２０を介してダイパッド１１０に接続
されている。ヒートスラグ２００は、その後、型の接合
部の間に押し出されたパッケージング材料から生ずるバ
リ１８０が覆われるように、上方または下方のいずれか
に曲げられる。その結果、半導体パッケージは、あま
り、検査またはパッケージングステーションへの軌道内
で詰まったり変位させられたりしなくなる。
なパッケージング材料が、リードフレームの内部リード
部１１５，ダイパッド１１０およびシリコンチップ１０
０を封入するために使用され、それによって、長方形の
パッケージ本体１３４を形成する。ヒートスラグ２００
はパッケージの側面から露出する。露出したヒートスラ
グは、タイバー１２０を介してダイパッド１１０に接続
されている。ヒートスラグ２００は、その後、型の接合
部の間に押し出されたパッケージング材料から生ずるバ
リ１８０が覆われるように、上方または下方のいずれか
に曲げられる。その結果、半導体パッケージは、あま
り、検査またはパッケージングステーションへの軌道内
で詰まったり変位させられたりしなくなる。
【００２３】ヒートスラグ２００は、ｈｄの幅（図４）
と、ｈｃの長さ（図４）とを有し、ヒートスラグ２００
の長さｈｃは、パッケージ１３４の幅ｃ（図５）よりも
小さい。さらに、リードフレームは、パッケージ１３４
の一側部から露出する１つのヒートスラグ２００を有す
ることができるのみならず、他側からも露出する追加の
ヒートスラグ２１０を有することもできる。
と、ｈｃの長さ（図４）とを有し、ヒートスラグ２００
の長さｈｃは、パッケージ１３４の幅ｃ（図５）よりも
小さい。さらに、リードフレームは、パッケージ１３４
の一側部から露出する１つのヒートスラグ２００を有す
ることができるのみならず、他側からも露出する追加の
ヒートスラグ２１０を有することもできる。
【００２４】加えて、パッケージ本体１３４から露出す
る各ヒートスラグは、パッケージ本体１３４の上面１３
５の方向に向けた上方または下面１３６の方向に向けた
下方のいずれかに、別々に曲げることを独立して選択す
ることができる。ヒートスラグがパッケージ１３４の下
面１３６の方向に向けて下方に曲げられる場合には、該
ヒートスラグをプリント回路基板（ＰＣＢ）に接触させ
ることが可能であり、それによって、放熱速度を向上す
ることができる。
る各ヒートスラグは、パッケージ本体１３４の上面１３
５の方向に向けた上方または下面１３６の方向に向けた
下方のいずれかに、別々に曲げることを独立して選択す
ることができる。ヒートスラグがパッケージ１３４の下
面１３６の方向に向けて下方に曲げられる場合には、該
ヒートスラグをプリント回路基板（ＰＣＢ）に接触させ
ることが可能であり、それによって、放熱速度を向上す
ることができる。
【００２５】ヒートスラグ２００，２１０が接触するた
めの領域が、ＰＣＢ上に十分にない場合には、該ヒート
スラグは上面１３５または下面１３６まで広げることも
できる。いずれの場合も、総合的な放熱面積は、なおも
増加することになる。
めの領域が、ＰＣＢ上に十分にない場合には、該ヒート
スラグは上面１３５または下面１３６まで広げることも
できる。いずれの場合も、総合的な放熱面積は、なおも
増加することになる。
【００２６】図７は、この発明の第２の好ましい実施形
態によるヒートスラグを有するリードフレームの内部レ
イアウトを示す概略的な平面図である。図７には、チッ
プスケールパッケージ(chip scale package)において使
用されるリードフレームが示されている。チップスケー
ルパッケージのパッケージング領域３１０は、シリコン
チップの面積のたったの約１．１〜１．２倍である。さ
らに、ダイパッドが存在せず、したがって、ダイパッド
と接続するためのタイバーも存在しない。シリコンチッ
プは、リードフレーム３００の上または下のいずれかに
配置され、内部リード３２５および支持フレーム３２０
によって支持される。支持フレーム３２０およびヒート
スラグ３４０は一緒に接続される。したがって、シリコ
ンチップによって発生された熱は、ヒートスラグ３４０
に伝導され、その後、大気中に放散される。
態によるヒートスラグを有するリードフレームの内部レ
イアウトを示す概略的な平面図である。図７には、チッ
プスケールパッケージ(chip scale package)において使
用されるリードフレームが示されている。チップスケー
ルパッケージのパッケージング領域３１０は、シリコン
チップの面積のたったの約１．１〜１．２倍である。さ
らに、ダイパッドが存在せず、したがって、ダイパッド
と接続するためのタイバーも存在しない。シリコンチッ
プは、リードフレーム３００の上または下のいずれかに
配置され、内部リード３２５および支持フレーム３２０
によって支持される。支持フレーム３２０およびヒート
スラグ３４０は一緒に接続される。したがって、シリコ
ンチップによって発生された熱は、ヒートスラグ３４０
に伝導され、その後、大気中に放散される。
【００２７】図８は、図７に示されたようなリードフレ
ームを組み込んだ半導体パッケージの概略的な縦断面図
である。図９においては、曲げを容易にするために、ス
ロット３４２がヒートスラグ３４０に形成されている。
スロット３４２の深さは、穴を形成するためにさらに深
くすることができる。加えて、ヒートスラグ３４０の幅
を増加させることにより、ヒートスラグ３４０は、パッ
ケージが配置されるプリント回路基板にさえ接触される
位置まで曲げられ得る。したがって、他の熱伝導経路が
確立される。ヒートスラグ３４０は上面３３５または下
面３３６が覆われるように上方または下方に曲げられ得
る。
ームを組み込んだ半導体パッケージの概略的な縦断面図
である。図９においては、曲げを容易にするために、ス
ロット３４２がヒートスラグ３４０に形成されている。
スロット３４２の深さは、穴を形成するためにさらに深
くすることができる。加えて、ヒートスラグ３４０の幅
を増加させることにより、ヒートスラグ３４０は、パッ
ケージが配置されるプリント回路基板にさえ接触される
位置まで曲げられ得る。したがって、他の熱伝導経路が
確立される。ヒートスラグ３４０は上面３３５または下
面３３６が覆われるように上方または下方に曲げられ得
る。
【００２８】いずれの場合においても、パッケージから
放散される熱量は増加する。パッケージされたＩＣが、
例えば、検査またはパッケージングステーションへ続く
軌道内において詰まることを防止するために、追加のス
ロット３４２’がヒートスラグ３４０に付加され得る。
したがって、ヒートスラグは、最終的なパッケージが山
積みになることなしに、全ての種類の軌道に沿って自由
に輸送され得るように、種々の形状に曲げられ得る。さ
らに、ヒートスラグ３４０の数およびヒートスラグ３４
０の面積は、発生される熱量に応じて変化され得る。
放散される熱量は増加する。パッケージされたＩＣが、
例えば、検査またはパッケージングステーションへ続く
軌道内において詰まることを防止するために、追加のス
ロット３４２’がヒートスラグ３４０に付加され得る。
したがって、ヒートスラグは、最終的なパッケージが山
積みになることなしに、全ての種類の軌道に沿って自由
に輸送され得るように、種々の形状に曲げられ得る。さ
らに、ヒートスラグ３４０の数およびヒートスラグ３４
０の面積は、発生される熱量に応じて変化され得る。
【００２９】要約すると、この発明の利点は以下の通り
である。 １．リードフレーム上の追加のヒートスラグが、パッケ
ージの外部のバリを隠すような方法で周囲に曲げられ得
る。したがって、ＩＣパッケージは、追加の機械を使用
した追加の作業を行うことによってバリを除去する必要
なしに、詰まりなく軌道に沿って移動することができ
る。 ２．放熱速度を増加させるための複雑な処理作業を通し
てパッケージに複雑な放熱器を追加する必要がない。１
または２以上のヒートスラグをリードフレームに組み込
むことによるだけで、パッケージ内部で生成された熱が
ヒートスラグまで運ばれかつ放散され得る。したがっ
て、この方法はコストを低減しかつ生産性を向上するこ
とができる。
である。 １．リードフレーム上の追加のヒートスラグが、パッケ
ージの外部のバリを隠すような方法で周囲に曲げられ得
る。したがって、ＩＣパッケージは、追加の機械を使用
した追加の作業を行うことによってバリを除去する必要
なしに、詰まりなく軌道に沿って移動することができ
る。 ２．放熱速度を増加させるための複雑な処理作業を通し
てパッケージに複雑な放熱器を追加する必要がない。１
または２以上のヒートスラグをリードフレームに組み込
むことによるだけで、パッケージ内部で生成された熱が
ヒートスラグまで運ばれかつ放散され得る。したがっ
て、この方法はコストを低減しかつ生産性を向上するこ
とができる。
【００３０】この発明の範囲および精神を逸脱すること
なく、この発明の構造に対して種々の変更および変形を
加えることは、当業者であれば容易なことである。上述
した観点から、この発明が、特許請求の範囲およびその
均等の範囲内に配されることを条件として、この発明の
変更および変形を包含することを意図している。
なく、この発明の構造に対して種々の変更および変形を
加えることは、当業者であれば容易なことである。上述
した観点から、この発明が、特許請求の範囲およびその
均等の範囲内に配されることを条件として、この発明の
変更および変形を包含することを意図している。
【図１】 従来のリードフレームを使用したＩＣパッケ
ージを概略的に示す斜視図である。
ージを概略的に示す斜視図である。
【図２】 従来のリードフレームの内部レイアウトを示
す概略的な平面図である。
す概略的な平面図である。
【図３】 この発明の第１の好ましい実施形態に係るヒ
ートスラグを有するリードフレームの内部レイアウトを
示す概略的な平面図である。
ートスラグを有するリードフレームの内部レイアウトを
示す概略的な平面図である。
【図４】 図３に示されたようなリードフレームの一部
を示す拡大図である。
を示す拡大図である。
【図５】 図３に示されたようなリードフレームを組み
込んだ半導体パッケージを概略的に示す斜視図である。
込んだ半導体パッケージを概略的に示す斜視図である。
【図６】 （ａ）は、図５の線５Ａ−５Ａに沿って切断
した半導体パッケージの概略的な縦断面図であり、
（ｂ）は、図５の線５Ｂ−５Ｂに沿って切断した半導体
パッケージの概略的な縦断面図である。
した半導体パッケージの概略的な縦断面図であり、
（ｂ）は、図５の線５Ｂ−５Ｂに沿って切断した半導体
パッケージの概略的な縦断面図である。
【図７】 この発明の第２の好ましい実施形態に係るヒ
ートスラグを有するリードフレームの内部レイアウトを
示す概略的な平面図である。
ートスラグを有するリードフレームの内部レイアウトを
示す概略的な平面図である。
【図８】 図７に示されたようなリードフレームを組み
込んだ半導体パッケージの概略の縦断面図である。
込んだ半導体パッケージの概略の縦断面図である。
１００ シリコンチップ １１０ ダイパッド １１５ 内部リード部 １２０ タイバー １２５ 外部リード部 １２８；３２５ リード １３０ サイドレール １３４ パッケージ本体 １３５；３３５ 上面 １３６；３３６ 下面 １５０；３１０ パッケージング領域 １７０ 接続点 ２００，２１０；３４０ ヒートスラグ ３００ リードフレーム
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F067 AA03 AA09 BA08 CA06 CA07 DE14
Claims (18)
- 【請求項１】 パッケージング領域を有するリードフレ
ームであって、 前記パッケージング領域内のダイパッドと、 各リードの一部が前記パッケージング領域内に配置され
るように、前記ダイパッドの周りを取り囲む複数のリー
ドと、 前記パッケージング領域の外側のヒートスラグと、 少なくとも１つのタイバーが、前記ダイパッドを前記ヒ
ートスラグに結合するように前記ダイパッドに取り付け
られる複数のタイバーとを具備することを特徴とするリ
ードフレーム。 - 【請求項２】 前記リードおよび前記ヒートスラグがサ
イドレールによって支持されかつ前記ヒートスラグに結
合されていないタイバーも該サイドレールによって支持
されるように、前記リードフレームがさらに一対のサイ
ドレールを含むことを特徴とする請求項１記載のリード
フレーム。 - 【請求項３】 ダイパッドと、 該ダイパッドの上部に据え付けられるシリコンチップ
と、 少なくとも１つのリードが前記シリコンチップに電気的
に接続されるようにシリコンチップを取り囲み、かつ、
各々が内部リード部と外部リード部とから構成される複
数のリードと、 前記ダイパッドに結合された複数のタイバーと、 前記ダイパッド、前記シリコンチップ、前記リードの内
部リード部および前記タイバーを囲い込むパッケージ本
体と、 前記タイバーの内の少なくとも１つに結合されるよう
に、前記パッケージ本体の一側から露出するヒートスラ
グとを具備することを特徴とする半導体パッケージ。 - 【請求項４】 前記パッケージ本体が、前記リードの外
側部分および前記ヒートスラグが、該パッケージの側部
から露出するように、複数の側部、上面および下面を含
む少なくとも６個の面を有することを特徴とする請求項
３記載の半導体パッケージ。 - 【請求項５】 前記ヒートスラグが、前記パッケージ本
体の上面に向かって上方に曲げられていることを特徴と
する請求項４記載の半導体パッケージ。 - 【請求項６】 前記ヒートスラグが、前記上面の一部を
被覆していることを特徴とする請求項５記載の半導体パ
ッケージ。 - 【請求項７】 前記ヒートスラグが、前記パッケージ本
体の下面に向かって下方に曲げられていることを特徴と
する請求項４記載の半導体パッケージ。 - 【請求項８】 前記ヒートスラグが、前記下面の一部を
被覆していることを特徴とする請求項７記載の半導体パ
ッケージ。 - 【請求項９】 前記パッケージ本体が、プリント回路基
板上に据え付けられ、前記ヒートスラグもプリント回路
基板に接触することを特徴とする請求項３記載の半導体
パッケージ。 - 【請求項１０】 パッケージング領域を有するリードフ
レームであって、 前記パッケージング領域内の複数のリードと、 前記パッケージング領域の外側であるが少なくとも１つ
の支持バーに結合されているヒートスラグとを具備する
ことを特徴とするリードフレーム。 - 【請求項１１】 前記ヒートスラグおよび前記リードフ
レームが１または２以上の接続点において一体に結合さ
れていることを特徴とする請求項１０記載のリードフレ
ーム。 - 【請求項１２】 ダイパッドと、 シリコンチップを支持し、さらに、それらの一部が前記
シリコンチップに電気的に結合された複数のリードであ
って、その各々が、内部リード部と外部リード部とに分
割され得るリードを含むリードフレームと、 複数の支持バーと、 少なくとも１つの支持バーに結合されたヒートスラグ
と、 前記リードの内部リード部、前記支持バーおよび前記シ
リコンチップを封入するパッケージ本体とを具備するこ
とを特徴とする半導体パッケージ。 - 【請求項１３】 前記パッケージ本体がプリント回路基
板上の配置される場合に、ヒートスラグもプリント回路
基板に接触することを特徴とする請求項１２記載の半導
体パッケージ。 - 【請求項１４】 前記パッケージ本体が、前記リードの
外側部分および前記ヒートスラグがパッケージの側部か
ら露出するように、複数の側部と上面および下面を含む
少なくとも６面を有することを特徴とする請求項１２記
載の半導体パッケージ。 - 【請求項１５】 前記ヒートスラグが、前記パッケージ
本体の上面に向かって上方に曲がっていることを特徴と
する請求項１４記載の半導体パッケージ。 - 【請求項１６】 前記ヒートスラグが、前記上面の一部
を被覆していることを特徴とする請求項１５記載の半導
体パッケージ。 - 【請求項１７】 前記ヒートスラグが、前記パッケージ
本体の下面に向かって下方に曲がっていることを特徴と
する請求項１４記載の半導体パッケージ。 - 【請求項１８】 前記ヒートスラグが、前記下面の一部
を被覆していることを特徴とする請求項１７記載の半導
体パッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW87119711 | 1998-11-27 | ||
| TW087119711A TW423124B (en) | 1998-11-27 | 1998-11-27 | Lead frame with heat dissipation plate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000164783A true JP2000164783A (ja) | 2000-06-16 |
Family
ID=21632112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11057452A Pending JP2000164783A (ja) | 1998-11-27 | 1999-03-04 | ヒ―トスラグを有するリ―ドフレ―ム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6262475B1 (ja) |
| JP (1) | JP2000164783A (ja) |
| TW (1) | TW423124B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100763966B1 (ko) * | 2001-12-18 | 2007-10-05 | 삼성테크윈 주식회사 | 반도체 패키지 및 이의 제조에 사용되는 리드프레임 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396133B1 (en) * | 1998-09-03 | 2002-05-28 | Micron Technology, Inc. | Semiconductor device with heat-dissipating lead-frame and process of manufacturing same |
| KR100350046B1 (ko) * | 1999-04-14 | 2002-08-24 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지 |
| DE10014306B4 (de) * | 2000-03-23 | 2005-12-22 | Infineon Technologies Ag | Systemträger für einen Halbleiterchip mit einem Leiterrahmen |
| US6979900B2 (en) * | 2003-10-21 | 2005-12-27 | Delphi Technologies, Inc. | Integrated circuit package with integral leadframe convector and method therefor |
| CN100435324C (zh) * | 2004-12-20 | 2008-11-19 | 半导体元件工业有限责任公司 | 具有增强散热性的半导体封装结构 |
| US20060255479A1 (en) * | 2005-05-10 | 2006-11-16 | Texas Instruments Incorporated | Magnetic assist manufacturing to reduce mold flash and assist with heat slug assembly |
| US8089166B2 (en) | 2006-12-30 | 2012-01-03 | Stats Chippac Ltd. | Integrated circuit package with top pad |
| JP4489094B2 (ja) * | 2007-04-27 | 2010-06-23 | 株式会社東芝 | 半導体パッケージ |
| CN103531551A (zh) * | 2013-09-26 | 2014-01-22 | 杰群电子科技（东莞）有限公司 | 一种半导体封装结构及其成型方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2708191B2 (ja) * | 1988-09-20 | 1998-02-04 | 株式会社日立製作所 | 半導体装置 |
| JP3516789B2 (ja) * | 1995-11-15 | 2004-04-05 | 三菱電機株式会社 | 半導体パワーモジュール |
| FR2764114B1 (fr) * | 1997-06-02 | 2003-04-25 | Sgs Thomson Microelectronics | Dispositif semi-conducteur muni d'un dissipateur thermique |
| US6134111A (en) * | 1998-04-15 | 2000-10-17 | Micron Technology, Inc. | Vertical surface mount apparatus with thermal carrier |
-
1998
- 1998-11-27 TW TW087119711A patent/TW423124B/zh not_active IP Right Cessation
-
1999
- 1999-02-16 US US09/250,985 patent/US6262475B1/en not_active Expired - Fee Related
- 1999-03-04 JP JP11057452A patent/JP2000164783A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100763966B1 (ko) * | 2001-12-18 | 2007-10-05 | 삼성테크윈 주식회사 | 반도체 패키지 및 이의 제조에 사용되는 리드프레임 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6262475B1 (en) | 2001-07-17 |
| TW423124B (en) | 2001-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6420779B1 (en) | Leadframe based chip scale package and method of producing the same | |
| US5197183A (en) | Modified lead frame for reducing wire wash in transfer molding of IC packages | |
| US5808359A (en) | Semiconductor device having a heat sink with bumpers for protecting outer leads | |
| US7410834B2 (en) | Method of manufacturing a semiconductor device | |
| US7271036B2 (en) | Leadframe alteration to direct compound flow into package | |
| US5639694A (en) | Method for making single layer leadframe having groundplane capability | |
| US7781262B2 (en) | Method for producing semiconductor device and semiconductor device | |
| EP0689241A2 (en) | Carrier for carrying semiconductor device | |
| US5837567A (en) | Lead frame and semiconductor device | |
| US6677665B2 (en) | Dual-die integrated circuit package | |
| JP2000164783A (ja) | ヒ―トスラグを有するリ―ドフレ―ム | |
| US6498394B1 (en) | IC packages with diamond substrate thermal conductor | |
| US5793613A (en) | Heat-dissipating and supporting structure for a plastic package with a fully insulated heat sink for an electronic device | |
| JP2000223639A (ja) | 半導体パッケージボディの反りを防止するためのリードフレーム構造 | |
| EP0086724A2 (en) | Integrated circuit lead frame with improved power dissipation | |
| US5447888A (en) | Process of ejecting an encapsulated semiconductor device from a mold by directly contacting exterior leads with ejector pins | |
| KR100268504B1 (ko) | 감소된 열적 갭을 갖는 열적으로 향상된 리드 프레임 | |
| EP0782184A1 (en) | Heat dissipating and supporting structure for a package | |
| KR20000051980A (ko) | 히트 슬러그를 갖는 리드 프레임 | |
| US20070108626A1 (en) | Flip-chip integrated circuit packaging method | |
| GB2115220A (en) | Semiconductor device and method of producing the same | |
| KR100214568B1 (ko) | 열방출형 반도체 패키지 및 그 제조방법 | |
| JPS6050347B2 (ja) | シングルインライン半導体装置用リ−ドフレ−ム | |
| Mallik et al. | Multi-layer molded plastic package | |
| KR200146684Y1 (ko) | 열방출기능을 갖는 리드프레임 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031211 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060328 |