JPH04256190A - ファジィ演算機能を有するマイクロコンピュータ - Google Patents

ファジィ演算機能を有するマイクロコンピュータ

Info

Publication number
JPH04256190A
JPH04256190A JP3017754A JP1775491A JPH04256190A JP H04256190 A JPH04256190 A JP H04256190A JP 3017754 A JP3017754 A JP 3017754A JP 1775491 A JP1775491 A JP 1775491A JP H04256190 A JPH04256190 A JP H04256190A
Authority
JP
Japan
Prior art keywords
fuzzy
program
microcomputer
cpu
rom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3017754A
Other languages
English (en)
Inventor
Masaharu Osumi
大角 雅治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP3017754A priority Critical patent/JPH04256190A/ja
Publication of JPH04256190A publication Critical patent/JPH04256190A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)
  • Devices For Executing Special Programs (AREA)
  • Feedback Control In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ソフトフェアで構成さ
れたファジィ演算部または専用のハードウェアチップで
構成されたファジィ演算部を内蔵する、ファジィ演算機
能を有するマイクロコンピュータに関する。
【0002】
【従来の技術】ファジィシステムを構成する場合、ファ
ジィ演算機能をソフトウェアで構成する方法と、専用の
ファジィ演算チップを内蔵する方法とがある。何れもユ
ーザープログラムにてファジィ演算アルゴリズムをコー
ド化したりファジィ演算チップを直接操作する。
【0003】
【発明が解決しようとする課題】上記の従来のマイクロ
コンピュータにおける問題点としては、ソフトウェアに
よる方法ではファジィ演算のアルゴリズムをコード化す
る際に間違ってしまう可能性がある。また、専用のチッ
プを内蔵する場合には処理速度や用途によってハードウ
ェアの構成が異なるために、それぞれのCPUの処理プ
ログラムが異なることになり、ソフトウェアの互換性が
無くなってしまう不都合がある。
【0004】本発明の目的は、ファジィ機能を有するマ
イクロコンピュータのプログラミングの効率を向上させ
ることにある。
【0005】
【課題を解決するための手段】CPUと、ファジィ演算
を行うファジィ演算部と、CPUからのコールによって
前記ファジィ演算部を動作させるプログラムの記述され
たROMと、を有する。
【0006】
【作用】ファジィ演算部をソフトウェアで構成する場合
には内蔵されたROMのプログラムをファンクションコ
ールもしくはサブルーチンコールで呼び出して実行する
。ファジィ演算部がハードウェアチップで構成されてい
る場合にも同様に内蔵されているROMのプログラムを
コールして実行させる。これによると、ユーザープログ
ラムではファジィ演算を行わせたい場合内蔵ROMに格
納されているプログラムをサブルーチンコールするかフ
ァンクションコールするだけでよい。即ちファジィ演算
の呼出手順は、同一のCPUシリーズの場合にはプログ
ラム上全く同一となり、あるマイコン向けに作成したプ
ログラムが他のマイコン上でも動作させることが可能で
あり、ソフトウェアの移植が極めて簡単になる。
【0007】
【実施例】図1は本発明の実施例のブロック図である。 マイコンの内部は、CPUとRAM、ROM、バスイン
タフェースからなっている。マイコンの外部は拡張用の
RAM、ROM、入出力装置が接続される。バスインタ
フェースは、マイコンの外部に接続するメモリや入出力
装置とCPUとを接続するバスの信号をマイコンの外部
に出すかどうかの切り換えを行う。
【0008】図1の構成でファジィ演算を実行する場合
は、CPUのソフトフェアで全ての動作を記述する。こ
のファジィ演算のアルゴリズムについては、ユーザープ
ログラムの中で記述しない。本実施例ではマイコンの内
部のROMに予め記述されている。ユーザープログラム
からはソフトウェア割込によって上記内蔵ROMのファ
ジィ演算プログラムを呼び出して実行させる。
【0009】図2は図1の実施例のマイコンのメモリマ
ップを示している。先頭アドレスは、割込ベクタテーブ
ルとなっており、ソフトウェア割込、もしくは外部から
のハードウェア割込に対応した割込ベクタが書き込まれ
ている。
【0010】マイコンに内蔵のRAMとROMはCPU
のメモリマップ上では高位のアドレスに割当てられてい
る。中間の領域は外部メモリに割当てられている。本実
施例では、ファジィ演算に関する割り込みのサービスル
ーチンがマイコンの内部ROMに割り当てられているた
めに、ファジィ演算に関するソフトウェア割込が発生し
た場合には、CPUでは内部ROMに記述されたファジ
ィ演算プログラムが実行される。そして内部RAM領域
はファジィ演算に使用するルールやメンバシップ関数(
MF)のデータを格納したり、演算の結果を格納するた
めのワークエリアとして使用される。
【0011】図3は内部ROMに記述されているファジ
ィ演算プログラムのフローチャートである。外部ROM
に記憶されているユーザープログラムを起動し、ソフト
フェア割込が発生すると、まず最初に、CPUのレジス
タの値をスタックに退避する。そして、ユーザープログ
ラムから渡された入力データと、ルールと、MFのデー
タとによってファジィ演算を実行する。演算が終わると
、退避したレジスタの値を復帰して、且つ出力データの
先頭アドレスをCPUのレジスタ(入力データの先頭ア
ドレスを格納したレジスタ)にセットして、ユーザープ
ログラムに処理を戻す。
【0012】図4はユーザープログラムの一部分を示し
ている。ユーザープログラムの手順としては、ファジィ
演算を行う前に指定の領域にルール、MFのデータをセ
ットしておく。ファジィ演算を行う場合には、外部RA
Mの領域に入力データを順番に並べておき、その先頭ア
ドレスをCPUのレジスタに格納してソフトウェア割込
を起こす。演算が終了して割り込みからユーザープログ
ラムに戻ったら、CPUのレジスタに格納されているア
ドレスから順番に出力データを読み出す。
【0013】図5は本発明の他の実施例を示す。本実施
例ではファジィ演算部としてマイコンに内蔵されている
専用のハードウェアチップを使用する。この構成では、
ハードウェアチップからなるファジィ演算装置で演算を
行うことになるために、図1の構成に比較して演算処理
が高速化する利点がある。
【0014】図6は図5の構成を持ったマイコンのCP
Uのメモリマップを示している。割込ベクタの位置は図
2と同じであるが、内部のROM、RAMの領域のサイ
ズが異なっている。ファジィ演算を行うためのプログラ
ムを記述する必要がないために内部ROM、RAMの領
域は相対的にサイズが小さくなり、空いた領域にファジ
ィ演算部が割当てられている。なお、外部のメモリ領域
のサイズは変わっていない。
【0015】図7は割込ルーチンのフローチャートであ
る。ユーザープログラムからソフトウェア割込が発生す
ると、まず、入力データを外部メモリからファジィ演算
部の中の入力データ領域に格納する。そして、ファジィ
演算部を起動する。ファジィ演算部は、CPUの動作と
は無関係にファジィ演算を実行する。ファジィ演算が終
了すると、CPUのレジスタに出力データの先頭アドレ
スを格納してユーザープログラムに戻る。
【0016】図8はユーザープログラムで、ファジィ演
算を実行する場合の手順を示す。この手順は、図4と全
く同じ方法で行うことができる。
【0017】図1と図5の回路構成を比較すると、マイ
コン内部の構成が異なり、ファジィ演算を行う方法が異
なっている。この差は、大きくはファジィ演算の処理速
度に影響する。しかし、ユーザープログラムから見ると
、ファジィ演算機能を使用する手順は入力データをセッ
トしてソフトウェア割込を発生させるだけであり、図4
と図8の処理は同じものとなっている。
【0018】このように、ユーザープログラムでのファ
ジィ演算の呼出手順が同じであるということは、あるマ
イコン向けに作成したファジィ演算を含むプログラムが
、同じシリーズのCPUを搭載した他のマイコン上でも
動作させることが可能であることを意味し、ソフトウェ
アの移植が極めて簡単に行うことができるようになる。
【0019】
【発明の効果】ユーザープログラム側でファジィ演算を
行おうとする場合、マイコンの内部ROMに予め書かれ
ているファジィ演算動作用のプログラムを呼び出すだけ
でよい。したがって、マイコン内部でファジィ演算を行
うための具体的な構造を外部から見る必要がない。この
ため、ユーザープログラム自身でファジィ演算プログラ
ムを記述する必要がなく、しかも同じタイプのCPUを
使用している限りマイコンが変わっても先に開発したプ
ログラムを殆どそのまま使用できる利点があり、プログ
ラムの開発効率が極めて高くなりプログラムの移植が非
常に容易になる。
【0020】
【図面の簡単な説明】
【図1】本発明の第1の実施例のブロック図
【図2】メ
モリマップ
【図3】割込サービスルーチンを示す図
【図4】ユーザ
ープログラムのフローチャートを示す図
【図5】本発明
の他の実施例のブロック図
【図6】メモリマップ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】CPUと、ファジィ演算を行うファジィ演
    算部と、CPUからのコールによって前記ファジィ演算
    部を動作させるプログラムの記述されたROMと、を有
    するファジィ演算機能を有するマイクロコンピュータ。
JP3017754A 1991-02-08 1991-02-08 ファジィ演算機能を有するマイクロコンピュータ Pending JPH04256190A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3017754A JPH04256190A (ja) 1991-02-08 1991-02-08 ファジィ演算機能を有するマイクロコンピュータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3017754A JPH04256190A (ja) 1991-02-08 1991-02-08 ファジィ演算機能を有するマイクロコンピュータ

Publications (1)

Publication Number Publication Date
JPH04256190A true JPH04256190A (ja) 1992-09-10

Family

ID=11952522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3017754A Pending JPH04256190A (ja) 1991-02-08 1991-02-08 ファジィ演算機能を有するマイクロコンピュータ

Country Status (1)

Country Link
JP (1) JPH04256190A (ja)

Similar Documents

Publication Publication Date Title
US4924382A (en) Debugging microprocessor capable of switching between emulation and monitor without accessing stack area
US4095268A (en) System for stopping and restarting the operation of a data processor
US6249858B1 (en) Information processing apparatus having a CPU and an auxiliary arithmetic unit for achieving high-speed operation
JPH04256190A (ja) ファジィ演算機能を有するマイクロコンピュータ
US5561818A (en) Microprocessor and data processing system for data transfer using a register file
JP3539984B2 (ja) プロセッサ
JPS63184147A (ja) チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム
JP2826309B2 (ja) 情報処理装置
JPH04280334A (ja) ワンチップマイクロコンピュータ
JP2585905B2 (ja) マルチタスク実行装置
JPS6314241A (ja) メモリ拡張方式
JPS6097440A (ja) 仮想多重プロセツサ装置
JPH0683640A (ja) 割込応答処理方式
JPH05165641A (ja) シングルチップマイクロコンピュータ
JP3088285B2 (ja) インサーキットエミュレータ
JPS6043757A (ja) 1チツプのマイクロコンピユ−タ
JPS61101865A (ja) マルチマイクロプロセツサシステム
JP3239042B2 (ja) マイクロコンピュータ
JP3111911B2 (ja) マイクロプロセッサ搭載装置
JPH03208132A (ja) シングルチツプマイクロコンピユータ
JP3027984B2 (ja) シングルチップマイクロコンピュータ
JPS62152061A (ja) マイクロプロセツサ
JPH09325910A (ja) マイクロコンピュータ
JPH06161886A (ja) コンピュータシステム
JPH0683986A (ja) シングルチップ・マイクロコンピュータ