JPH04254767A - ボトムホールド回路 - Google Patents
ボトムホールド回路Info
- Publication number
- JPH04254767A JPH04254767A JP3036757A JP3675791A JPH04254767A JP H04254767 A JPH04254767 A JP H04254767A JP 3036757 A JP3036757 A JP 3036757A JP 3675791 A JP3675791 A JP 3675791A JP H04254767 A JPH04254767 A JP H04254767A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- circuit
- control terminal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ボトムホールド回路に
関する。より詳細には、本発明は、特に、その出力信号
に特徴のある新規なボトムホールド回路の構成に関する
。
関する。より詳細には、本発明は、特に、その出力信号
に特徴のある新規なボトムホールド回路の構成に関する
。
【０００２】
【従来の技術】ボトムホールド回路は、レベルの変化す
る信号を入力され、その信号のレベルの低い側のピーク
を連続的に検出する回路である。また、ボトムホールド
回路の用途のうちには、特定の期間だけボトムホールド
回路をアクティブにして利用する場合がある。
る信号を入力され、その信号のレベルの低い側のピーク
を連続的に検出する回路である。また、ボトムホールド
回路の用途のうちには、特定の期間だけボトムホールド
回路をアクティブにして利用する場合がある。
【０００３】このような用途に使用できるボトムホール
ド回路として従来提供されているものは、ＥＮＡＢＬＥ
信号が ”Ｈ” レベルの時にはボトムホールド回路と
して動作し、ＥＮＡＢＬＥ信号が ”Ｌ” レベルの時
には入力信号をそのまま出力するような構成となってい
る。
ド回路として従来提供されているものは、ＥＮＡＢＬＥ
信号が ”Ｈ” レベルの時にはボトムホールド回路と
して動作し、ＥＮＡＢＬＥ信号が ”Ｌ” レベルの時
には入力信号をそのまま出力するような構成となってい
る。
【０００４】しかしながら、実際の用途においては、Ｅ
ＮＡＢＬＥ信号が”Ｌ” レベルの時には、出力信号レ
ベルが、所定の一定のレベルに固定されるようなボトム
ホールド回路が必要になる場合がある。
ＮＡＢＬＥ信号が”Ｌ” レベルの時には、出力信号レ
ベルが、所定の一定のレベルに固定されるようなボトム
ホールド回路が必要になる場合がある。
【０００５】
【発明が解決しようとする課題】そこで、本発明は、Ｅ
ＮＡＢＬＥ信号が ”Ｈ” レベルのときにはボトムホ
ールド回路として動作し、ＥＮＡＢＬＥ信号が ”Ｌ”
レベルのときには、入力信号にかかわらず、出力信号
が所定の一定レベルを保持するような、新規なボトムホ
ールド回路を提供することをその目的としている。
ＮＡＢＬＥ信号が ”Ｈ” レベルのときにはボトムホ
ールド回路として動作し、ＥＮＡＢＬＥ信号が ”Ｌ”
レベルのときには、入力信号にかかわらず、出力信号
が所定の一定レベルを保持するような、新規なボトムホ
ールド回路を提供することをその目的としている。
【０００６】
【課題を解決するための手段】即ち、本発明に従うと、
入力信号の、信号レベルが低い側のピークを抽出するボ
トムホールド回路であって、制御端子に入力信号を印加
された第１トランジスタと、制御端子に参照電圧を印加
され且つ前記第１トランジスタと一端を共通接続された
第２トランジスタとにより構成された差動回路と、一端
を第１抵抗を介して電源電圧に接続され、他端を前記第
１トランジスタの他端に接続され、制御端子にＥＮＡＢ
ＬＥ信号を印加された第３トランジスタと、一端を第２
抵抗を介して電源電圧に接続され、他端を前記第３トラ
ンジスタと共通に前記前記第１トランジスタの他端に接
続され、制御端子にＥＮＡＢＬＥ信号の反転信号を印加
された第４トランジスタとを含んで構成された第１切替
え回路と、一端を前記第２抵抗を介して電源電圧に接続
され、他端を前記第２トランジスタの他端に接続され、
制御端子にＥＮＡＢＬＥ信号を印加された第５トランジ
スタと、一端を電源電圧に接続され、他端を前記第５ト
ランジスタと共通に前記前記第２トランジスタの他端に
接続され、制御端子にＥＮＡＢＬＥ信号の反転信号を印
加された第６トランジスタとを含んで構成された第２切
替え回路と、前記第１抵抗と前記第３トランジスタとの
接続点に制御端子を接続され一端を電源電圧に接続され
た第７トランジスタと、前記第２抵抗と前記第５トラン
ジスタとの接続点に制御端子を接続され一端を電源電圧
に接続された第８トランジスタとを含む出力回路と、前
記出力回路の出力と電源電圧との間に接続された容量と
を備え、前記ＥＮＡＢＬＥ信号が ”Ｈ”レベルのとき
は、前記第１抵抗および前記第１トランジスタにより形
成された第１電流路と前記第２抵抗および前記第２トラ
ンジスタにより形成された第２電流路とで形成される差
動回路と、該差動回路の出力に接続された前記第７およ
び第８のトランジスタにより形成される出力回路と、前
記容量とによって構成されるボトムホールド回路として
動作し、前記ＥＮＡＢＬＥ信号が ”Ｌ” レベルのと
きは、前記第７トランジスタの制御端子が前記第１抵抗
を介して電源電圧に接続され、前記第８トランジスタの
制御端子が前記第２抵抗を介して電源電圧に接続され、
入力信号と関係なく、電源電圧に基づいて決まる所定の
電圧が出力されるように構成されていることを特徴とす
るボトムホールド回路が提供される。
入力信号の、信号レベルが低い側のピークを抽出するボ
トムホールド回路であって、制御端子に入力信号を印加
された第１トランジスタと、制御端子に参照電圧を印加
され且つ前記第１トランジスタと一端を共通接続された
第２トランジスタとにより構成された差動回路と、一端
を第１抵抗を介して電源電圧に接続され、他端を前記第
１トランジスタの他端に接続され、制御端子にＥＮＡＢ
ＬＥ信号を印加された第３トランジスタと、一端を第２
抵抗を介して電源電圧に接続され、他端を前記第３トラ
ンジスタと共通に前記前記第１トランジスタの他端に接
続され、制御端子にＥＮＡＢＬＥ信号の反転信号を印加
された第４トランジスタとを含んで構成された第１切替
え回路と、一端を前記第２抵抗を介して電源電圧に接続
され、他端を前記第２トランジスタの他端に接続され、
制御端子にＥＮＡＢＬＥ信号を印加された第５トランジ
スタと、一端を電源電圧に接続され、他端を前記第５ト
ランジスタと共通に前記前記第２トランジスタの他端に
接続され、制御端子にＥＮＡＢＬＥ信号の反転信号を印
加された第６トランジスタとを含んで構成された第２切
替え回路と、前記第１抵抗と前記第３トランジスタとの
接続点に制御端子を接続され一端を電源電圧に接続され
た第７トランジスタと、前記第２抵抗と前記第５トラン
ジスタとの接続点に制御端子を接続され一端を電源電圧
に接続された第８トランジスタとを含む出力回路と、前
記出力回路の出力と電源電圧との間に接続された容量と
を備え、前記ＥＮＡＢＬＥ信号が ”Ｈ”レベルのとき
は、前記第１抵抗および前記第１トランジスタにより形
成された第１電流路と前記第２抵抗および前記第２トラ
ンジスタにより形成された第２電流路とで形成される差
動回路と、該差動回路の出力に接続された前記第７およ
び第８のトランジスタにより形成される出力回路と、前
記容量とによって構成されるボトムホールド回路として
動作し、前記ＥＮＡＢＬＥ信号が ”Ｌ” レベルのと
きは、前記第７トランジスタの制御端子が前記第１抵抗
を介して電源電圧に接続され、前記第８トランジスタの
制御端子が前記第２抵抗を介して電源電圧に接続され、
入力信号と関係なく、電源電圧に基づいて決まる所定の
電圧が出力されるように構成されていることを特徴とす
るボトムホールド回路が提供される。
【０００７】
【作用】本発明に係るボトムホールド回路は、ＥＮＡＢ
ＬＥ信号によって、そのボトムホールド機能を有効にし
たり無効にしたりすることができ、更に、ボトムホール
ド機能が動作していない期間は、出力信号が所定の信号
レベルに固定される。
ＬＥ信号によって、そのボトムホールド機能を有効にし
たり無効にしたりすることができ、更に、ボトムホール
ド機能が動作していない期間は、出力信号が所定の信号
レベルに固定される。
【０００８】即ち、本発明に係るボトムホールド回路は
、それぞれ入力信号と参照電圧とを制御端子に印加され
た１対のトランジスタにより構成された差動回路と、こ
の差動回路を構成するトランジスタの各々に接続され、
ＥＮＡＢＬＥ信号により制御される切替え回路とを含ん
で構成されている。ここで、ＥＮＡＢＬＥ信号が ”Ｈ
” レベルのときは、上記１対のトランジスタを含む差
動回路は、付加された抵抗およびホールドコンデンサと
共にボトムホールド回路として機能する。一方、ＥＮＡ
ＢＬＥ信号が”Ｌ” レベルになると、差動回路は出力
回路から切り離されるので、回路の出力レベルは、ある
所定の信号レベルに固定される。
、それぞれ入力信号と参照電圧とを制御端子に印加され
た１対のトランジスタにより構成された差動回路と、こ
の差動回路を構成するトランジスタの各々に接続され、
ＥＮＡＢＬＥ信号により制御される切替え回路とを含ん
で構成されている。ここで、ＥＮＡＢＬＥ信号が ”Ｈ
” レベルのときは、上記１対のトランジスタを含む差
動回路は、付加された抵抗およびホールドコンデンサと
共にボトムホールド回路として機能する。一方、ＥＮＡ
ＢＬＥ信号が”Ｌ” レベルになると、差動回路は出力
回路から切り離されるので、回路の出力レベルは、ある
所定の信号レベルに固定される。
【０００９】従って、例えば、半導体レーザを用いた光
送信器の自動光出力制御回路やＥＮＡＢＬＥ信号のオン
／オフにより強制的に光出力を零にする必要がある回路
等に有利に使用することができる。
送信器の自動光出力制御回路やＥＮＡＢＬＥ信号のオン
／オフにより強制的に光出力を零にする必要がある回路
等に有利に使用することができる。
【００１０】以下、図面を参照して本発明をより具体的
に説明するが、以下の開示により本発明は何ら限定され
るものではない。
に説明するが、以下の開示により本発明は何ら限定され
るものではない。
【００１１】
【実施例】図１は、本発明に係るボトムホールド回路の
具体的な構成例を示す回路図である。
具体的な構成例を示す回路図である。
【００１２】同図に示すように、この半導体装置は、入
力回路ａと、電圧増幅回路ｂと、電流増幅回路ｃと、ボ
トムホールド回路として動作する際にボトムホールド機
能を実現するためのコンデンサＣ０ とから主に構成さ
れている。また、電圧増幅回路ｂは２対の動作切替え用
トランジスタＱ５ 、Ｑ６ およびＱ７ 、Ｑ８ によ
り構成された切替え回路ｄを含んでいる。
力回路ａと、電圧増幅回路ｂと、電流増幅回路ｃと、ボ
トムホールド回路として動作する際にボトムホールド機
能を実現するためのコンデンサＣ０ とから主に構成さ
れている。また、電圧増幅回路ｂは２対の動作切替え用
トランジスタＱ５ 、Ｑ６ およびＱ７ 、Ｑ８ によ
り構成された切替え回路ｄを含んでいる。
【００１３】入力回路ａは、入力信号をベースに受ける
トランジスタＱ１ と、抵抗Ｒ９ を介して参照電圧を
ベースに受けるトランジスタＱ２ とから構成されてい
る。各トランジスタＱ１ 、Ｑ２のコレクタは電源電圧
Ｖｃｃに接続されており、エミッタは、それぞれトラン
ジスタＱ１４またはＱ１５および抵抗Ｒ６ またはＲ７
を介して接地に接続されている。尚、この入力回路ａ
の出力は、トランジスタＱ１ 又はＱ２ のエミッタと
トランジスタＱ１４又はＱ１５のコレクタとの間から取
り出されている。
トランジスタＱ１ と、抵抗Ｒ９ を介して参照電圧を
ベースに受けるトランジスタＱ２ とから構成されてい
る。各トランジスタＱ１ 、Ｑ２のコレクタは電源電圧
Ｖｃｃに接続されており、エミッタは、それぞれトラン
ジスタＱ１４またはＱ１５および抵抗Ｒ６ またはＲ７
を介して接地に接続されている。尚、この入力回路ａ
の出力は、トランジスタＱ１ 又はＱ２ のエミッタと
トランジスタＱ１４又はＱ１５のコレクタとの間から取
り出されている。
【００１４】電圧増幅回路ｂは、基本的には、トランジ
スタＱ３ およびＱ４ から構成された差動増幅回路で
ある。即ち、トランジスタＱ３ およびＱ４ のエミッ
タは、共通接続されてトランジスタＱ１６および抵抗Ｒ
８ を介して接地され、トランジスタＱ３ およびＱ４
のコレクタは後述する切替え回路ｄにそれぞれ接続さ
れている。また、トランジスタＱ３ およびＱ４ のベ
ースは、それぞれ入力回路ａの出力、即ち、トランジス
タＱ２ またはＱ１ のエミッタにそれぞれ接続されて
いる。
スタＱ３ およびＱ４ から構成された差動増幅回路で
ある。即ち、トランジスタＱ３ およびＱ４ のエミッ
タは、共通接続されてトランジスタＱ１６および抵抗Ｒ
８ を介して接地され、トランジスタＱ３ およびＱ４
のコレクタは後述する切替え回路ｄにそれぞれ接続さ
れている。また、トランジスタＱ３ およびＱ４ のベ
ースは、それぞれ入力回路ａの出力、即ち、トランジス
タＱ２ またはＱ１ のエミッタにそれぞれ接続されて
いる。
【００１５】切替え回路ｄは、それぞれ１対のトランジ
スタＱ５ 、Ｑ６ およびＱ７ 、Ｑ８ から構成され
た１対の切替え回路を含んでいる。第１の切替え回路を
構成するトランジスタＱ６ およびＱ５ は、そのエミ
ッタをトランジスタＱ３ のコレクタに共通に接続され
ており、各ベースにはそれぞれＥＮＡＢＬＥ信号または
その反転信号を受けている。トランジスタＱ５ のコレ
クタは抵抗Ｒ２ を介して、トランジスタＱ６ のコレ
クタは抵抗Ｒ１ を介して、それぞれ電源電圧Ｖｃｃに
接続されている。一方、第２の切替え回路を構成するト
ランジスタＱ７ およびＱ８ は、そのエミッタをトラ
ンジスタＱ４ にのコレクタに共通に接続されており、
各ベースには、それぞれＥＮＡＢＬＥ信号またはその反
転信号を受けている。また、トランジスタＱ７ のコレ
クタは抵抗Ｒ２ を介して、トランジスタＱ６ のコレ
クタは直接に、電源電圧Ｖｃｃに接続されている。電圧
増幅回路ｂの出力は、トランジスタＱ６ と抵抗Ｒ１
との間およびトランジスタＱ７ と抵抗Ｒ２ との間か
ら取り出されている。
スタＱ５ 、Ｑ６ およびＱ７ 、Ｑ８ から構成され
た１対の切替え回路を含んでいる。第１の切替え回路を
構成するトランジスタＱ６ およびＱ５ は、そのエミ
ッタをトランジスタＱ３ のコレクタに共通に接続され
ており、各ベースにはそれぞれＥＮＡＢＬＥ信号または
その反転信号を受けている。トランジスタＱ５ のコレ
クタは抵抗Ｒ２ を介して、トランジスタＱ６ のコレ
クタは抵抗Ｒ１ を介して、それぞれ電源電圧Ｖｃｃに
接続されている。一方、第２の切替え回路を構成するト
ランジスタＱ７ およびＱ８ は、そのエミッタをトラ
ンジスタＱ４ にのコレクタに共通に接続されており、
各ベースには、それぞれＥＮＡＢＬＥ信号またはその反
転信号を受けている。また、トランジスタＱ７ のコレ
クタは抵抗Ｒ２ を介して、トランジスタＱ６ のコレ
クタは直接に、電源電圧Ｖｃｃに接続されている。電圧
増幅回路ｂの出力は、トランジスタＱ６ と抵抗Ｒ１
との間およびトランジスタＱ７ と抵抗Ｒ２ との間か
ら取り出されている。
【００１６】出力回路ｃは、電圧増幅回路ｂの出力をそ
れぞれベースに受ける１対のトランジスタＱ９ 、Ｑ１
０と、カレントミラー回路を構成する１対のトランジス
タＱ１１、Ｑ１２と、トランジスタＱ１２のコレクタに
ベースを接続されたトランジスタＱ１３とから主に構成
されている。ここで、トランジスタＱ９ およびＱ１０
のコレクタは、電源電圧Ｖｃｃに接続されており、エミ
ッタは、抵抗Ｒ３ またはＲ４ を介してトランジスタ
Ｑ１１およびＱ１２のコレクタに接続されている。トラ
ンジスタＱ１１、Ｑ１２およびＱ１３のエミッタは、そ
れぞれ接地に接続されている。また、トランジスタＱ１
３のコレクタは、抵抗Ｒ５ を介して電源電圧Ｖｃｃに
接続されている。
れぞれベースに受ける１対のトランジスタＱ９ 、Ｑ１
０と、カレントミラー回路を構成する１対のトランジス
タＱ１１、Ｑ１２と、トランジスタＱ１２のコレクタに
ベースを接続されたトランジスタＱ１３とから主に構成
されている。ここで、トランジスタＱ９ およびＱ１０
のコレクタは、電源電圧Ｖｃｃに接続されており、エミ
ッタは、抵抗Ｒ３ またはＲ４ を介してトランジスタ
Ｑ１１およびＱ１２のコレクタに接続されている。トラ
ンジスタＱ１１、Ｑ１２およびＱ１３のエミッタは、そ
れぞれ接地に接続されている。また、トランジスタＱ１
３のコレクタは、抵抗Ｒ５ を介して電源電圧Ｖｃｃに
接続されている。
【００１７】尚、この出力回路ｃの出力は、抵抗Ｒ５
とトランジスタＱ１３との接続点から取り出されており
、抵抗Ｒ５ の両端にホールドコンデンサＣ０ が並列
に接続されている。また、出力回路ｃの出力と入力回路
ａの入力との間は、抵抗Ｒ１０を介して短絡されている
。
とトランジスタＱ１３との接続点から取り出されており
、抵抗Ｒ５ の両端にホールドコンデンサＣ０ が並列
に接続されている。また、出力回路ｃの出力と入力回路
ａの入力との間は、抵抗Ｒ１０を介して短絡されている
。
【００１８】次に、図１に示した回路の動作を説明する
。尚、ここでは、図１に示す回路において、トランジス
タＱ１４、Ｑ１５およびＱ１６は、いずれも導通してい
るものとする。また、図４は、図１に示した回路の動作
を説明するための波形図である。
。尚、ここでは、図１に示す回路において、トランジス
タＱ１４、Ｑ１５およびＱ１６は、いずれも導通してい
るものとする。また、図４は、図１に示した回路の動作
を説明するための波形図である。
【００１９】図４（ａ） に示すように、ボトムホール
ド回路の入力には、連続的にレベルが変動する入力信号
が入力されている。ここで、図１に示す回路においてＥ
ＮＡＢＬＥ信号が図４（ｂ） に示すように ”Ｈ”レ
ベルとなっている期間は、トランジスタＱ６ およびＱ
７ は導通し、トランジスタＱ５ およびＱ８ は非導
通となる。従って、この状態では、図１に示した回路は
、図２に示す回路と等価なものとなる。
ド回路の入力には、連続的にレベルが変動する入力信号
が入力されている。ここで、図１に示す回路においてＥ
ＮＡＢＬＥ信号が図４（ｂ） に示すように ”Ｈ”レ
ベルとなっている期間は、トランジスタＱ６ およびＱ
７ は導通し、トランジスタＱ５ およびＱ８ は非導
通となる。従って、この状態では、図１に示した回路は
、図２に示す回路と等価なものとなる。
【００２０】即ち、図２に示すように、トランジスタＱ
３ のコレクタは抵抗Ｒ１ を介して、トランジスタＱ
４ のコレクタは抵抗Ｒ２ を介して、それぞれ電源電
圧Ｖｃｃに接続された状態となり、電圧増幅回路ｂはま
さしく差動増幅回路として機能する。また、このとき形
成される差動増幅回路の出力は、それぞれ出力回路ｃの
トランジスタＱ９およびＱ１０に結合される。
３ のコレクタは抵抗Ｒ１ を介して、トランジスタＱ
４ のコレクタは抵抗Ｒ２ を介して、それぞれ電源電
圧Ｖｃｃに接続された状態となり、電圧増幅回路ｂはま
さしく差動増幅回路として機能する。また、このとき形
成される差動増幅回路の出力は、それぞれ出力回路ｃの
トランジスタＱ９およびＱ１０に結合される。
【００２１】ここで、この回路にホールドコンデンサＣ
０ が接続されていないものと考えると、図２に示した
回路は、一般的なオペアンプとして動作する。従って、
入力信号と参照電圧との差分が、抵抗Ｒ９ とＲ１０と
の比に応じて増幅された信号が出力される。
０ が接続されていないものと考えると、図２に示した
回路は、一般的なオペアンプとして動作する。従って、
入力信号と参照電圧との差分が、抵抗Ｒ９ とＲ１０と
の比に応じて増幅された信号が出力される。
【００２２】このような回路にホールドコンデンサＣ０
が接続された場合、抵抗Ｒ５ とコンデンサＣ０ と
により決定される時定数に応じて、出力信号電圧の上昇
が遅延するので、この時定数が入力信号の変動周期より
も充分に長ければ、この回路はボトムホールド回路とし
て機能する。
が接続された場合、抵抗Ｒ５ とコンデンサＣ０ と
により決定される時定数に応じて、出力信号電圧の上昇
が遅延するので、この時定数が入力信号の変動周期より
も充分に長ければ、この回路はボトムホールド回路とし
て機能する。
【００２３】従って、図４（ｃ） に示すように、図１
に示した回路からは、入力信号の信号レベルが低い側の
ピーク値が出力される。
に示した回路からは、入力信号の信号レベルが低い側の
ピーク値が出力される。
【００２４】一方、図１に示す回路において、図４（ｂ
） に示すように、ＥＮＡＢＬＥ信号が ”Ｌ” レベ
ルになっている期間は、トランジスタＱ５ およびＱ８
が導通し、トランジスタＱ６ およびＱ７ は非導通
となる。従って、この状態では図１に示した回路は、図
３に示す回路と等価なものとなる。
） に示すように、ＥＮＡＢＬＥ信号が ”Ｌ” レベ
ルになっている期間は、トランジスタＱ５ およびＱ８
が導通し、トランジスタＱ６ およびＱ７ は非導通
となる。従って、この状態では図１に示した回路は、図
３に示す回路と等価なものとなる。
【００２５】即ち、図３に示すように、トランジスタＱ
３ のコレクタは抵抗Ｒ１ ２ 介して電源電圧Ｖｃｃ
に接続されると共に、出力回路ｃのトランジスタＱ１０
のベースに接続される。但し、出力回路ｃのトランジス
タＱ９ のベースは、抵抗Ｒ１ を介して電源電圧Ｖｃ
ｃに接続される。 又、トランジスタＱ４ のコレクタは直接電源電圧Ｖｃ
ｃに接続される。
３ のコレクタは抵抗Ｒ１ ２ 介して電源電圧Ｖｃｃ
に接続されると共に、出力回路ｃのトランジスタＱ１０
のベースに接続される。但し、出力回路ｃのトランジス
タＱ９ のベースは、抵抗Ｒ１ を介して電源電圧Ｖｃ
ｃに接続される。 又、トランジスタＱ４ のコレクタは直接電源電圧Ｖｃ
ｃに接続される。
【００２６】以上のような状態の回路では、トランジス
タＱ９ のベース電圧が電源電圧Ｖｃｃに等しい電圧に
固定されるので、抵抗Ｒ３を流れる電流は、抵抗Ｒ４
を流れる電流よりも常に多くなる。従って、トランジス
タＱ１３は非導通状態となり、図４（ｃ） に示すよう
に、電源電圧Ｖｃｃと参照電圧とを抵抗Ｒ９ 、Ｒ１０
およびＲ５ により分割した一定の電圧がこの回路の出
力から出力される。
タＱ９ のベース電圧が電源電圧Ｖｃｃに等しい電圧に
固定されるので、抵抗Ｒ３を流れる電流は、抵抗Ｒ４
を流れる電流よりも常に多くなる。従って、トランジス
タＱ１３は非導通状態となり、図４（ｃ） に示すよう
に、電源電圧Ｖｃｃと参照電圧とを抵抗Ｒ９ 、Ｒ１０
およびＲ５ により分割した一定の電圧がこの回路の出
力から出力される。
【００２７】
【発明の効果】以上説明したように、本発明に係るボト
ムホールド回路は、ＥＮＡＢＬＥ信号がハイレベルのと
きには通常のボトムホールド回路として動作する一方、
ＥＮＡＢＬＥ信号がローレベルのときには、参照電圧に
基づいて設定された一定レベルの信号を出力する。従っ
て、アナログ信号処理の分野において、ボトムホールド
回路のＥＮＡＢＬＥ機能が必要な場合、例えば、半導体
レーザ駆動回路における自動出力制御回路等において好
適に使用することができる。
ムホールド回路は、ＥＮＡＢＬＥ信号がハイレベルのと
きには通常のボトムホールド回路として動作する一方、
ＥＮＡＢＬＥ信号がローレベルのときには、参照電圧に
基づいて設定された一定レベルの信号を出力する。従っ
て、アナログ信号処理の分野において、ボトムホールド
回路のＥＮＡＢＬＥ機能が必要な場合、例えば、半導体
レーザ駆動回路における自動出力制御回路等において好
適に使用することができる。
【００２８】また、本発明に係る回路は、回路規模自体
が小さい上に、全てをＮＰＮトランジスタにより構成す
ることができるので、集積回路化に適している。
が小さい上に、全てをＮＰＮトランジスタにより構成す
ることができるので、集積回路化に適している。
【図１】本発明に係るボトムホールド回路の具体的な構
成例を示す回路図である。
成例を示す回路図である。
【図２】ＥＮＡＢＬＥ信号が ”Ｈ” レベルとなって
いる状態における、図１に示した回路との等価回路を示
す回路図である。
いる状態における、図１に示した回路との等価回路を示
す回路図である。
【図３】ＥＮＡＢＬＥ信号が ”Ｌ” レベルとなって
いる状態における、図１に示した回路との等価回路を示
す回路図である。
いる状態における、図１に示した回路との等価回路を示
す回路図である。
【図４】図１に示した回路の動作を説明するための信号
波形図である。
波形図である。
Ｃ０ ホールドコンデンサ、
Ｒ１ 〜Ｒ１０ 抵抗、
Ｑ１ 〜Ｑ１６ トランジスタ
Claims (2)
- 【請求項１】入力信号の、信号レベルが低い側のピーク
を抽出するボトムホールド回路であって、制御端子に入
力信号を印加された第１トランジスタと、制御端子に参
照電圧を印加され且つ前記第１トランジスタと一端を共
通接続された第２トランジスタとにより構成された差動
回路と、一端を第１抵抗を介して電源電圧に接続され、
他端を前記第１トランジスタの他端に接続され、制御端
子にＥＮＡＢＬＥ信号を印加された第３トランジスタと
、一端を第２抵抗を介して電源電圧に接続され、他端を
前記第３トランジスタと共通に前記前記第１トランジス
タの他端に接続され、制御端子にＥＮＡＢＬＥ信号の反
転信号を印加された第４トランジスタとを含んで構成さ
れた第１切替え回路と、一端を前記第２抵抗を介して電
源電圧に接続され、他端を前記第２トランジスタの他端
に接続され、制御端子にＥＮＡＢＬＥ信号を印加された
第５トランジスタと、一端を電源電圧に接続され、他端
を前記第５トランジスタと共通に前記前記第２トランジ
スタの他端に接続され、制御端子にＥＮＡＢＬＥ信号の
反転信号を印加された第６トランジスタとを含んで構成
された第２切替え回路と、前記第１抵抗と前記第３トラ
ンジスタとの接続点に制御端子を接続され一端を電源電
圧に接続された第７トランジスタと、前記第２抵抗と前
記第５トランジスタとの接続点に制御端子を接続され一
端を電源電圧に接続された第８トランジスタとを含む出
力回路と、前記出力回路の出力と電源電圧との間に接続
された容量とを備え、前記ＥＮＡＢＬＥ信号が ”Ｈ”
レベルのときは、前記第１抵抗および前記第１トラン
ジスタにより形成された第１電流路と前記第２抵抗およ
び前記第２トランジスタにより形成された第２電流路と
で形成される差動回路と、該差動回路の出力に接続され
た前記第７および第８のトランジスタにより形成される
出力回路と、前記容量とによって構成されるボトムホー
ルド回路として動作し、前記ＥＮＡＢＬＥ信号が ”Ｌ
” レベルのときは、前記第７トランジスタの制御端子
が前記第１抵抗を介して電源電圧に接続され、前記第８
トランジスタの制御端子が前記第２抵抗を介して電源電
圧に接続され、入力信号と関係なく、電源電圧に基づい
て決まる所定の電圧が出力されるように構成されている
ことを特徴とするボトムホールド回路。 - 【請求項２】請求項１に記載されたボトムホールド回路
であって、入力信号を制御端子に印加され、一端を電源
電圧に接続され、他端を抵抗を介して接地に接続された
第９トランジスタと、第３抵抗を介して所定の参照電圧
を制御端子に印加され、一端を電源電圧に接続され、他
端を抵抗を介して接地に接続された第１０トランジスタ
とを含んで構成された入力回路を備え、前記第１トラン
ジスタの制御端子は前記第９トランジスタの前記他端に
接続され、前記第２トランジスタの制御端子は記第１０
トランジスタの前記他端に接続されており、前記出力回
路は、前記第７トランジスタの他端に第４抵抗を介して
一端を接続され、他端を接地に接続され、且つ、前記一
端と制御端子とを短絡された第１１トランジスタと、前
記第８トランジスタの他端と第５抵抗を介して一端を接
続され、他端を接地に接続され、且つ、前記第１１トラ
ンジスタの制御端子と制御端子を接続された第１２トラ
ンジスタと、制御端子を前記第１２トランジスタの前記
一端に接続され、一端を第６抵抗を介して電源電圧に接
続され、他端を接地に接続された第１３トランジスタと
を更に含んで構成されており、前記容量は、前記第５抵
抗と並列に接続されており、前記第６抵抗と前記第１３
トランジスタとの接続点は、第７抵抗を介して前記第１
０トランジスタの制御端子に接続されていることを特徴
とするボトムホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3036757A JPH04254767A (ja) | 1991-02-06 | 1991-02-06 | ボトムホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3036757A JPH04254767A (ja) | 1991-02-06 | 1991-02-06 | ボトムホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04254767A true JPH04254767A (ja) | 1992-09-10 |
Family
ID=12478621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3036757A Withdrawn JPH04254767A (ja) | 1991-02-06 | 1991-02-06 | ボトムホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04254767A (ja) |
-
1991
- 1991-02-06 JP JP3036757A patent/JPH04254767A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| US3932768A (en) | Limiting amplifier | |
| EP0296762A2 (en) | Improved operational transconductance amplifier for use in sample-and-hold circuits and the like | |
| EP0400819B1 (en) | Low bias, high slew rate operational amplifier | |
| KR900008520B1 (ko) | Btl증폭회로 | |
| JPH10290127A (ja) | 電流／電圧変換ｉｃ及び光電気変換ｉｃ | |
| JPS606576B2 (ja) | 信号変換回路 | |
| JPH04254767A (ja) | ボトムホールド回路 | |
| US4720643A (en) | Peak catcher circuit | |
| JPH0479171B2 (ja) | ||
| US4521739A (en) | Low offset voltage transistor bridge transconductance amplifier | |
| JP3427429B2 (ja) | 演算増幅器およびこれを用いたアクティブフィルタ | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS6031130B2 (ja) | サンプル・ホ−ルド回路 | |
| JPH0348683B2 (ja) | ||
| KR920001735B1 (ko) | 음성다중 텔레비젼의 식별신호 검출회로 | |
| JPS6133710Y2 (ja) | ||
| JP2563380B2 (ja) | 比較回路 | |
| JPH0522275B2 (ja) | ||
| JPS6161727B2 (ja) | ||
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPS6126848B2 (ja) | ||
| KR930006077Y1 (ko) | 히스테리시스 특성을 갖는 전압비교회로 | |
| JPH0345568B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |