JPH0425168A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0425168A JPH0425168A JP2130532A JP13053290A JPH0425168A JP H0425168 A JPH0425168 A JP H0425168A JP 2130532 A JP2130532 A JP 2130532A JP 13053290 A JP13053290 A JP 13053290A JP H0425168 A JPH0425168 A JP H0425168A
- Authority
- JP
- Japan
- Prior art keywords
- type impurities
- channel
- source
- photoresist
- injected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
この発明はｎチャンネル素子とＮチャンネル素子を持つ
ＭＯ３集積回路の製造方法に関する。
ＭＯ３集積回路の製造方法に関する。
この発明はＰチャンネル素子とＮチャンネル素子を１．
１１つＭＯ３集積凹兆０製造方法において、ソス Ｉ−
レイン部の形成をカウンターＩ・−プする事により行う
ものである。
１１つＭＯ３集積凹兆０製造方法において、ソス Ｉ−
レイン部の形成をカウンターＩ・−プする事により行う
ものである。
ｎチャンネル素子のソース・Ｉ・レインを形成するため
には、フォトレジストによりｎチャンネル素子のソース
・ドレイン部以外を全部覆い、第２図ｆａ）に示すよう
にｎ型不純物１を注入する。その後、フォ１−レジスＩ
・により、第２図（ｂ＋に示すようにｎチャンネル素子
のソース・ドレイン部Ｊｕ外を覆い、Ｐ型不純物４を注
入していた。その後、第２図（ｃ）においてフカ１〜レ
ジスＩ・３をＮｍする。
には、フォトレジストによりｎチャンネル素子のソース
・ドレイン部以外を全部覆い、第２図ｆａ）に示すよう
にｎ型不純物１を注入する。その後、フォ１−レジスＩ
・により、第２図（ｂ＋に示すようにｎチャンネル素子
のソース・ドレイン部Ｊｕ外を覆い、Ｐ型不純物４を注
入していた。その後、第２図（ｃ）においてフカ１〜レ
ジスＩ・３をＮｍする。
しかし、従来の技術のＮチャンネルＩ・ランジスタ及び
、Ｐチャンネルトランジスタのソース トレイン形成は
、両方とも必要以外の部分をすべてフォトレジストで覆
い、必要な所だＬＪ不純物を注入していたため、使用マ
スクもＮチャンネル素子用、ｎチャンネル素子用の２枚
のマスクが必要であった。又、レジスＩ・ヨー１．．ｉ
光、レジスＩ・４／、１１月１丁程もＮチャンネル素子
及びｎチャンネル素子の形成時、行わなＬＪればならな
いという欠点があった。この発明は従来のこのような欠
点を解決するために、マスク削減及び工程削減をするこ
とを目的としている。
、Ｐチャンネルトランジスタのソース トレイン形成は
、両方とも必要以外の部分をすべてフォトレジストで覆
い、必要な所だＬＪ不純物を注入していたため、使用マ
スクもＮチャンネル素子用、ｎチャンネル素子用の２枚
のマスクが必要であった。又、レジスＩ・ヨー１．．ｉ
光、レジスＩ・４／、１１月１丁程もＮチャンネル素子
及びｎチャンネル素子の形成時、行わなＬＪればならな
いという欠点があった。この発明は従来のこのような欠
点を解決するために、マスク削減及び工程削減をするこ
とを目的としている。
上記問題点を解決するために、この発明は半導体基板表
面にｎ型不純物を全面に注入して、そして、フ、ｒ ｌ
・レジストによりｎチャンネルトランジスタ部を覆った
後で、Ｐ型不純物を注入するようにした。
面にｎ型不純物を全面に注入して、そして、フ、ｒ ｌ
・レジストによりｎチャンネルトランジスタ部を覆った
後で、Ｐ型不純物を注入するようにした。
（作 用〕
］二記のように製造することにより、マスクの削減及び
工程削減することができる。
工程削減することができる。
（実施例〕
以下にこの発明の半導体装置の製造方法の実施例を図面
に基づいて説明する。第１図（ａ）において、ｎ型不純
物］を全面にトープする。第１図（ｂ）において、フォ
トレジスト３をＰヂャンネル素子のソース・ドレイン以
外に覆わせて、Ｐ型不純物４を１−プする。その後、第
１図（Ｃ）においてフォトレジスト３を剥離する。
に基づいて説明する。第１図（ａ）において、ｎ型不純
物］を全面にトープする。第１図（ｂ）において、フォ
トレジスト３をＰヂャンネル素子のソース・ドレイン以
外に覆わせて、Ｐ型不純物４を１−プする。その後、第
１図（Ｃ）においてフォトレジスト３を剥離する。
この発明は以」二説明したように、マスクの削減及び、
工程の削減をする効果がある。
工程の削減をする効果がある。
第１図（ａｌ〜（Ｃ）は本発明の半導体装置の製造方法
の工程順の断面図、第２図（ａｌ〜（Ｃｌは従来の半導
体装置の製造方法の工程順断面Ｍである。 ｎ型不純物 フィールド酸化物 フォトレジスト Ｐ型不純物 以 」ニ 出願人 セイコー電子工業株式会社
の工程順の断面図、第２図（ａｌ〜（Ｃｌは従来の半導
体装置の製造方法の工程順断面Ｍである。 ｎ型不純物 フィールド酸化物 フォトレジスト Ｐ型不純物 以 」ニ 出願人 セイコー電子工業株式会社
Claims (1)
- 半導体基板表面にｎ型不純物を全面に注入してｎチャ
ンネル素子のソース・ドレイン部を形成し、更にフォト
レジストによりｎチャンネルトランジスタ部を覆った後
で、Ｐ型不純物を注入する事により、Ｐチャンネル素子
のソース・ドレイン部を形成する事を特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2130532A JPH0425168A (ja) | 1990-05-21 | 1990-05-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2130532A JPH0425168A (ja) | 1990-05-21 | 1990-05-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0425168A true JPH0425168A (ja) | 1992-01-28 |
Family
ID=15036548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2130532A Pending JPH0425168A (ja) | 1990-05-21 | 1990-05-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0425168A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8053305B2 (en) | 2009-08-28 | 2011-11-08 | Sharp Kabushiki Kaisha | Method for producing semiconductor device |
-
1990
- 1990-05-21 JP JP2130532A patent/JPH0425168A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8053305B2 (en) | 2009-08-28 | 2011-11-08 | Sharp Kabushiki Kaisha | Method for producing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0425168A (ja) | 半導体装置の製造方法 | |
| JPS6442853A (en) | Manufacturing process of cmos device | |
| JP3303550B2 (ja) | 半導体装置の製造方法 | |
| JP3109001B2 (ja) | 半導体装置の製造方法 | |
| JP3064445B2 (ja) | 相補型半導体装置の製造方法 | |
| JP2609222B2 (ja) | 半導体装置の製造方法 | |
| JPH03155156A (ja) | 半導体装置の製造方法 | |
| JPH04246862A (ja) | 半導体集積回路及び半導体集積回路製造方法 | |
| KR950008263B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR960039273A (ko) | 반도체 소자의 제조방법 | |
| JPS6260254A (ja) | 半導体装置の製造方法 | |
| JPS6211516B2 (ja) | ||
| JPH03257846A (ja) | 半導体装置の製造方法 | |
| JPS61194776A (ja) | 電荷転送装置の製造方法 | |
| JPS5599763A (en) | Semiconductor device | |
| KR930024171A (ko) | 마스크롬 제조방법 | |
| JPS56162874A (en) | Manufacture of mos semiconductor device | |
| JPH04139766A (ja) | 縦型ｍｏｓ電界郊果トランジスタおよびその製造方法 | |
| JPH01196860A (ja) | 半導体装置 | |
| JPS6410103B2 (ja) | ||
| JPS6060754A (ja) | 半導体装置の製造方法 | |
| JPS634668A (ja) | Ｍｏｓ型半導体装置 | |
| JPS5916420B2 (ja) | 電界効果半導体装置の製造方法 | |
| JPS6165471A (ja) | 半導体装置の製造方法 | |
| JPH0329185B2 (ja) |