JPH0425161A - 集積回路とその製造方法 - Google Patents
集積回路とその製造方法Info
- Publication number
- JPH0425161A JPH0425161A JP12972990A JP12972990A JPH0425161A JP H0425161 A JPH0425161 A JP H0425161A JP 12972990 A JP12972990 A JP 12972990A JP 12972990 A JP12972990 A JP 12972990A JP H0425161 A JPH0425161 A JP H0425161A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- integrated circuit
- hole
- conductor pattern
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004020 conductor Substances 0.000 claims abstract description 48
- 229920005989 resin Polymers 0.000 claims abstract description 23
- 239000011347 resin Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 25
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
所望の電子デバイスを着脱可能に搭載する集積回路とそ
の製造方法に関し、 集積回路に接続した電子デバイスの交換を容易化し、か
つ、所定位置に設けられた電子デバイスと共に集積回路
が配設されるようにすることを［１的とし、 電子デバイスのり−１・接続用導体パターンと所望の回
路素子が形成または搭載された絶縁基板、該絶縁基板を
気密封止する樹脂外装、該絶縁基板の該導体パターン形
成部および該外装を貫通する透孔、該透孔の内壁に被着
し該導体パターンに連通ずる導体層、該透孔に挿着し該
導体層に接続するピン状ソケットを具え、 該電子デバイスのリードが該ソケットに嵌合されてなる
ことを特徴とした集積回路、 並びに、前記導体パターンと所望の回路素子とを絶縁基
板に形成または搭載し、 該絶縁基板を気密封１［−する樹脂外装を形成し、該樹
脂外装および該絶縁基板の該導体パターン形成部を貫通
する透孔を設け、 該透孔の内壁には該導体パターンに連通ずる導体層を形
成し、 該導体層に接続するピン状ソケットを該透孔に挿着し、 該ソケットに該電子デバイスのリードを挿入することを
特徴とし構成した集積回路の製造方法である。
の製造方法に関し、 集積回路に接続した電子デバイスの交換を容易化し、か
つ、所定位置に設けられた電子デバイスと共に集積回路
が配設されるようにすることを［１的とし、 電子デバイスのり−１・接続用導体パターンと所望の回
路素子が形成または搭載された絶縁基板、該絶縁基板を
気密封止する樹脂外装、該絶縁基板の該導体パターン形
成部および該外装を貫通する透孔、該透孔の内壁に被着
し該導体パターンに連通ずる導体層、該透孔に挿着し該
導体層に接続するピン状ソケットを具え、 該電子デバイスのリードが該ソケットに嵌合されてなる
ことを特徴とした集積回路、 並びに、前記導体パターンと所望の回路素子とを絶縁基
板に形成または搭載し、 該絶縁基板を気密封１［−する樹脂外装を形成し、該樹
脂外装および該絶縁基板の該導体パターン形成部を貫通
する透孔を設け、 該透孔の内壁には該導体パターンに連通ずる導体層を形
成し、 該導体層に接続するピン状ソケットを該透孔に挿着し、 該ソケットに該電子デバイスのリードを挿入することを
特徴とし構成した集積回路の製造方法である。
本発明は所望の電子デバイスを着脱可能に搭載し、特定
箇所に配設される該電子デバイスと共に設置可能な集積
回路とその製造方法に関する。
箇所に配設される該電子デバイスと共に設置可能な集積
回路とその製造方法に関する。
従来、特定箇所に配設される電子デバイスと該電子デバ
イスに必要な集積回路とは、一般に、プリント配線板」
二で接続する構成であった。
イスに必要な集積回路とは、一般に、プリント配線板」
二で接続する構成であった。
例えばビデオカメラにおいて、光情報を電気信号に変換
するイメージセンサ（電子デバイス）は光学系と連通ず
る如（設けられるのに対し、該イメージセンサに必要な
集積回路は、ビデオカメラの駆動回路等を形成したプリ
ント配線板に搭載され、光学系とその駆動機構等と共に
収容されたプリント配線板の該集積回路と、ＣＣＤ （
ＣｈａｒｇｅＣｏｕｐｌｅｄ Ｄｅｖｉｃｅ）によるイ
メージセンサとは、信号線で接続する構成であった。
するイメージセンサ（電子デバイス）は光学系と連通ず
る如（設けられるのに対し、該イメージセンサに必要な
集積回路は、ビデオカメラの駆動回路等を形成したプリ
ント配線板に搭載され、光学系とその駆動機構等と共に
収容されたプリント配線板の該集積回路と、ＣＣＤ （
ＣｈａｒｇｅＣｏｕｐｌｅｄ Ｄｅｖｉｃｅ）によるイ
メージセンサとは、信号線で接続する構成であった。
他方、半導体装置例えばセラミックパッケージされたワ
ンチップマイクロコンピュータ装置において、ＣＰＵチ
ップを収容したセラミックパラケシの−１−にＲＯＭ（
Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ）を搭載したものか
あり、かかる装置はセラミックパッケージの−にに、コ
ンタクトピンが絶縁体に植設されたソケットを搭載し、
該ソケットにＲＯＭを挿着する構成である。
ンチップマイクロコンピュータ装置において、ＣＰＵチ
ップを収容したセラミックパラケシの−１−にＲＯＭ（
Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ）を搭載したものか
あり、かかる装置はセラミックパッケージの−にに、コ
ンタクトピンが絶縁体に植設されたソケットを搭載し、
該ソケットにＲＯＭを挿着する構成である。
以上説明したように、特定箇所に配設される電子デバイ
スと、該電子デバイスに必要とし樹脂外装された集積回
路とは、信号線で接続された構成であり、該集積回路お
よびその他の電気回路を形成または搭載したプリント配
線板は、適当な空間に収容される構成であった。
スと、該電子デバイスに必要とし樹脂外装された集積回
路とは、信号線で接続された構成であり、該集積回路お
よびその他の電気回路を形成または搭載したプリント配
線板は、適当な空間に収容される構成であった。
従って、例えばビデオカメラにおいて該プリント配線板
は、軽量化と共に小型化指向が顕著であるビデオカメラ
にあって、小型化を妨げるという問題点があった。
は、軽量化と共に小型化指向が顕著であるビデオカメラ
にあって、小型化を妨げるという問題点があった。
なお、前述した如（セラミックパッケージの集積回路で
は、ＲＯＭをパッケージに搭載したものが存在する。し
かし、かかる集積回路は絶縁体にコンタクトピンを植設
したソケットが必要てあり、パッケージを貫通またはパ
ッケージ表面に沿ってソケットに接続される配線は、パ
ッケージの製造時に作り込んで実現されたものであり、
セラミックパッケージより格段に安価かつモールド形成
される樹脂外装製品に対腰適用できない構成である。
は、ＲＯＭをパッケージに搭載したものが存在する。し
かし、かかる集積回路は絶縁体にコンタクトピンを植設
したソケットが必要てあり、パッケージを貫通またはパ
ッケージ表面に沿ってソケットに接続される配線は、パ
ッケージの製造時に作り込んで実現されたものであり、
セラミックパッケージより格段に安価かつモールド形成
される樹脂外装製品に対腰適用できない構成である。
本発明の集積回路とその製造方法は、その実施例に係わ
る第１図によれば、 電子デバイス２のり−１・１２接続用導体パターン５と
所望の回路素子４が形成または搭載された絶縁基板３、
絶縁基板３を気密封止する樹脂外装７、絶縁基板３の導
体パターン５形成部および外装７を貫通する透孔８、透
孔８の内壁に被着し導体パターン５に連通ずる導体層９
、透孔８に挿着し導体層９に接続するピン状ソケッＩ・
１０を具え、電子デバイス２のり−１・１２がソケット
１０に嵌合されてなることを特徴とする集積回路１、お
よび、導体パターン５と所望の回路素子・１とを絶縁基
板３に形成または搭載し、 絶縁基板３を気密打止する樹脂外装７を形成し、樹脂外
装７および絶縁晶板３の導体パターン５形成部を貫通す
る透孔８を設け、 透孔８の内壁には導体パターン５に連通ずる導体層９を
形成し、 導体層９に接続するビン状ソケット１０を透孔８に挿着
し、 ソケットＩＯに電子デバイス２のリード１２を挿入する
ことを特徴とした集積回路１の製造方法である。
る第１図によれば、 電子デバイス２のり−１・１２接続用導体パターン５と
所望の回路素子４が形成または搭載された絶縁基板３、
絶縁基板３を気密封止する樹脂外装７、絶縁基板３の導
体パターン５形成部および外装７を貫通する透孔８、透
孔８の内壁に被着し導体パターン５に連通ずる導体層９
、透孔８に挿着し導体層９に接続するピン状ソケッＩ・
１０を具え、電子デバイス２のり−１・１２がソケット
１０に嵌合されてなることを特徴とする集積回路１、お
よび、導体パターン５と所望の回路素子・１とを絶縁基
板３に形成または搭載し、 絶縁基板３を気密打止する樹脂外装７を形成し、樹脂外
装７および絶縁晶板３の導体パターン５形成部を貫通す
る透孔８を設け、 透孔８の内壁には導体パターン５に連通ずる導体層９を
形成し、 導体層９に接続するビン状ソケット１０を透孔８に挿着
し、 ソケットＩＯに電子デバイス２のリード１２を挿入する
ことを特徴とした集積回路１の製造方法である。
上記手段によれば、集積回路の樹脂外装の上に該集積回
路と電気的に接続される電子デバイスを着脱容易に搭載
可能とし、そのことによって集積回路は他の電気回路と
離し電子デバイスと共に収容されるため、該他の電気回
路のプリント配線板は、集積回路を搭載しないたけ小型
化され収容スペースが狭（てよいことになる。
路と電気的に接続される電子デバイスを着脱容易に搭載
可能とし、そのことによって集積回路は他の電気回路と
離し電子デバイスと共に収容されるため、該他の電気回
路のプリント配線板は、集積回路を搭載しないたけ小型
化され収容スペースが狭（てよいことになる。
以下に、図面を用いて本発明の実施例による集積回路と
その製造方法を説明する。
その製造方法を説明する。
第１図は本発明の実施例による集積回路要部の模式断面
図、第２図は本発明の実施例による集積回路の側面図、
第３図は第２図に示す樹脂外装の平面図、第１１図は第
１図に示す集積回路の主要工程の説明図である。
図、第２図は本発明の実施例による集積回路の側面図、
第３図は第２図に示す樹脂外装の平面図、第１１図は第
１図に示す集積回路の主要工程の説明図である。
第１図において、イメージセンサ（所望の電子デバイス
）２を着脱可能に搭載する集積回路１は、回路素子（ヘ
アチップ、コンデンサ、抵抗等）４およびイメージセン
サ接続用の導体パターン５等が設けられた絶縁基板３、
ガラスエポキシ樹脂やセラミックにてなる絶縁基板３の
端部に取付けられたり−１ぐ端子６、絶縁基板３および
回路素子４等を気密封止する樹脂外装７、導体パターン
５の形成部で絶縁基板３および樹脂外装７を貫通する透
孔８、透孔８の内壁に被着し導体パターン５に連通ずる
導体層９、透孔８に挿入し導体層９と接続する金属のピ
ン状ソケット１０を具え、ＣＣＤ素子を収容した本体部
１１と本体部１１より導出されたり−ト端子１２とを具
えたイメージセンサ２は、リ−ｌ’端子１２をソケット
１０に挿入し導体パターン５と電気的に接続される。
）２を着脱可能に搭載する集積回路１は、回路素子（ヘ
アチップ、コンデンサ、抵抗等）４およびイメージセン
サ接続用の導体パターン５等が設けられた絶縁基板３、
ガラスエポキシ樹脂やセラミックにてなる絶縁基板３の
端部に取付けられたり−１ぐ端子６、絶縁基板３および
回路素子４等を気密封止する樹脂外装７、導体パターン
５の形成部で絶縁基板３および樹脂外装７を貫通する透
孔８、透孔８の内壁に被着し導体パターン５に連通ずる
導体層９、透孔８に挿入し導体層９と接続する金属のピ
ン状ソケット１０を具え、ＣＣＤ素子を収容した本体部
１１と本体部１１より導出されたり−ト端子１２とを具
えたイメージセンサ２は、リ−ｌ’端子１２をソケット
１０に挿入し導体パターン５と電気的に接続される。
第２図において、イメージセンサ２は樹脂外装７の−１
−血中央部に搭載される。
−血中央部に搭載される。
第３図において、樹脂外装７に植設された複数個のソケ
ット１０は、イメージセンサ２のリード端子１２に対向
するように配設される。
ット１０は、イメージセンサ２のリード端子１２に対向
するように配設される。
第４図（イ）において、絶縁基板３は搭載回路素子４お
よびリード端子６の接続に必要な導体パターン５を形成
したのち、各種回路素子４を搭載し、多数のリード端子
６を連結せしめて形成したりトフレーム２２を取付ける
。
よびリード端子６の接続に必要な導体パターン５を形成
したのち、各種回路素子４を搭載し、多数のリード端子
６を連結せしめて形成したりトフレーム２２を取付ける
。
次いで、第４図（ロ）に示す如（絶縁基板３および回路
素子４を気密封止する樹脂外装７を形成せしめたのち、
第４図（ハ）に示す如く、樹脂外装７および絶縁基板３
の導体パターン５形成部を貫通する透孔８をあける。
素子４を気密封止する樹脂外装７を形成せしめたのち、
第４図（ハ）に示す如く、樹脂外装７および絶縁基板３
の導体パターン５形成部を貫通する透孔８をあける。
次いで、無電解めっきにて全面に銅の薄膜を被着したの
ち、第４図（ニ）に示す如く透孔８の内壁および透孔８
の開口部を残して該薄膜をエツチング除去して、銅の薄
膜パターン２３を形成せしめる。
ち、第４図（ニ）に示す如く透孔８の内壁および透孔８
の開口部を残して該薄膜をエツチング除去して、銅の薄
膜パターン２３を形成せしめる。
このような薄膜パターン２３は透孔８内で導体パターン
５に連通ずる。
５に連通ずる。
次いで、電解めっきにより第４図（ホ）に示す如く、薄
膜パターン２３の」−に導体層９を形成させる。
膜パターン２３の」−に導体層９を形成させる。
導体層９は例えば銅−金の２層構成であり、電解めっき
による導体層９の形成は、導体パターン５がリードフレ
ーム２２に接続されているため、リートフレーム２２を
めっき電極に接続して行なわれる。
による導体層９の形成は、導体パターン５がリードフレ
ーム２２に接続されているため、リートフレーム２２を
めっき電極に接続して行なわれる。
次いて、第４図（へ）に示す如く導体層９の形成された
透孔８にソケット１０を圧入したのち、リドフレーム２
２からり−１・端子６を切り離し、第４図（１）に示す
如くリート端子６を所定形状に成形し、集積回路１が完
成する。
透孔８にソケット１０を圧入したのち、リドフレーム２
２からり−１・端子６を切り離し、第４図（１）に示す
如くリート端子６を所定形状に成形し、集積回路１が完
成する。
以上説明したように本発明によれば、集積回路の樹脂外
装の」−に電子デバイスを着脱容易に搭載可能とし、そ
のことによって集積回路は他の電気回路ど肖１［シミ子
デバイスと共に収容されるため、該他の電気回路のプリ
ント配線板は、集積回路を搭載しないだけ小型化され収
容スペースが狭（て済み、ビデオカメラ等の小型化を可
能にした効果がある。
装の」−に電子デバイスを着脱容易に搭載可能とし、そ
のことによって集積回路は他の電気回路ど肖１［シミ子
デバイスと共に収容されるため、該他の電気回路のプリ
ント配線板は、集積回路を搭載しないだけ小型化され収
容スペースが狭（て済み、ビデオカメラ等の小型化を可
能にした効果がある。
第１図は本発明の実施例による集積回路要部の模式断面
図、 第２図は本発明の実施例による集積回路の側面図、 第３図は第２図に示す樹脂外装の平面図、第４図は第１
図に示す集積回路の主要工程の説明図、 である。 図中において、 １は集積回路、 ２は電子デバイス、３は絶縁基板
、 ４は回路素子、 ５は導体パターン、 ６は集積回路のリード、７は樹脂外装、８は透孔、
９は導体層、 １０はピン状ソケット、 １２は電子デバイスのリード、 を示す。 ト ＼Ｏ
図、 第２図は本発明の実施例による集積回路の側面図、 第３図は第２図に示す樹脂外装の平面図、第４図は第１
図に示す集積回路の主要工程の説明図、 である。 図中において、 １は集積回路、 ２は電子デバイス、３は絶縁基板
、 ４は回路素子、 ５は導体パターン、 ６は集積回路のリード、７は樹脂外装、８は透孔、
９は導体層、 １０はピン状ソケット、 １２は電子デバイスのリード、 を示す。 ト ＼Ｏ
Claims (2)
- （１）外部接続用リード（１２）が突出する電子デバイ
ス（２）を着脱可能に搭載した集積回路であって、該電
子デバイス（２）のリード（１２）接続用導体パターン
（５）と所望の回路素子（４）が形成または搭載された
絶縁基板（３）、該絶縁基板（３）を気密封止する樹脂
外装（７）、該絶縁基板（３）の該導体パターン（５）
形成部および該外装（７）を貫通する透孔（８）、該透
孔（８）の内壁に被着し該導体パターン（５）に連通す
る導体層（９）、該透孔（８）に挿着し該導体層（９）
に接続するピン状ソケット（１０）を具え、 該電子デバイス（２）のリード（１２）が該ソケット（
１０）に嵌合されてなることを特徴とする集積回路。 - （２）前記導体パターン（５）と所望の回路素子（４）
とを絶縁基板（３）に形成または搭載し、 該絶縁基板（３）を気密封止する樹脂外装（７）を形成
し、 該樹脂外装（７）および該絶縁基板（３）の該導体パタ
ーン（５）形成部を貫通する透孔（８）を設け、該透孔
（８）の内壁には該導体パターン（５）に連通する導体
層（９）を形成し、 該導体層（９）に接続するピン状ソケット（１０）を該
透孔（８）に挿着し、 該ソケット（１０）に該電子デバイス（２）のリード（
１２）を挿入することを特徴とした集積回路の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12972990A JPH0425161A (ja) | 1990-05-18 | 1990-05-18 | 集積回路とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12972990A JPH0425161A (ja) | 1990-05-18 | 1990-05-18 | 集積回路とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0425161A true JPH0425161A (ja) | 1992-01-28 |
Family
ID=15016758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12972990A Pending JPH0425161A (ja) | 1990-05-18 | 1990-05-18 | 集積回路とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0425161A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006120849A1 (ja) * | 2005-05-02 | 2006-11-16 | Advanced Systems Japan Inc. | ソケット機能を備えた半導体パッケージ、半導体モジュール、および電子回路モジュール、並びにソケット付き回路基板 |
-
1990
- 1990-05-18 JP JP12972990A patent/JPH0425161A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006120849A1 (ja) * | 2005-05-02 | 2006-11-16 | Advanced Systems Japan Inc. | ソケット機能を備えた半導体パッケージ、半導体モジュール、および電子回路モジュール、並びにソケット付き回路基板 |
| US8106507B2 (en) | 2005-05-02 | 2012-01-31 | Advanced Systems Japan Inc. | Semiconductor package having socket function, semiconductor module, electronic circuit module and circuit board with socket |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2746171B2 (ja) | 固体撮像装置及びその製造方法 | |
| US7786567B2 (en) | Substrate for electrical device and methods for making the same | |
| US5311407A (en) | Printed circuit based for mounted semiconductors and other electronic components | |
| US6528869B1 (en) | Semiconductor package with molded substrate and recessed input/output terminals | |
| KR100748244B1 (ko) | 이미지 센서 모듈과 그 제조 방법 및 이를 이용한 카메라모듈 | |
| JPH0425161A (ja) | 集積回路とその製造方法 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP2691352B2 (ja) | 電子部品塔載装置 | |
| GB2053566A (en) | Integrated circuit package | |
| JP2000349306A (ja) | 集光レンズ付き半導体装置 | |
| JP2925609B2 (ja) | 半導体装置の製造方法 | |
| JPS6022348A (ja) | 半導体装置 | |
| JPH0613480A (ja) | 半導体素子収納用パッケージ | |
| JPH1174421A (ja) | 複合型半導体装置 | |
| JPH04139737A (ja) | 半導体チップの実装方法 | |
| JPH0878954A (ja) | 発振器およびその製造方法 | |
| KR100476669B1 (ko) | 칩온보드패키지용인쇄회로기판및그를이용한칩온보드패키지와칩카드 | |
| JP2587804B2 (ja) | 半導体装置 | |
| KR100538145B1 (ko) | 이종 기판으로 이루어진 모듈 및 이의 조립 방법 | |
| KR900000826Y1 (ko) | 반도체 장치의 팩키지 | |
| JPH042478Y2 (ja) | ||
| KR100505357B1 (ko) | 반도체 패키지 | |
| KR0167288B1 (ko) | 칩크기 반도체 패키지 및 그 제조방법 | |
| KR100411810B1 (ko) | 플립기술을이용한크기형반도체패키지 | |
| JPH01234296A (ja) | Ｉｃカード |