JPH04251561A - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータInfo
- Publication number
- JPH04251561A JPH04251561A JP104291A JP104291A JPH04251561A JP H04251561 A JPH04251561 A JP H04251561A JP 104291 A JP104291 A JP 104291A JP 104291 A JP104291 A JP 104291A JP H04251561 A JPH04251561 A JP H04251561A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching transistor
- circuit
- current
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006698 induction Effects 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、自励式反転型のＤＣ−
ＤＣコンバータに関する。
ＤＣコンバータに関する。
【０００２】
【従来の技術】従来のこの種の自励式反転型のＤＣ−Ｄ
Ｃコンバータには、図３に示す構成のものがある。
Ｃコンバータには、図３に示す構成のものがある。
【０００３】同図において、符号ＩＮは直流電源の入力
端子、ＯＵＴは出力端子、ＧＮＤは接地端子であり、入
力端子ＩＮと出力端子ＯＵＴとの間には、ＰＮＰ型のス
イッチングトランジスタＱ１と、ダイオードＤ１とが直
列に接続され、また、このスイッチングトランジスタＱ
１とダイオードＤ１との中点にはチョークコイルＬ１が
並列に接続されている。
端子、ＯＵＴは出力端子、ＧＮＤは接地端子であり、入
力端子ＩＮと出力端子ＯＵＴとの間には、ＰＮＰ型のス
イッチングトランジスタＱ１と、ダイオードＤ１とが直
列に接続され、また、このスイッチングトランジスタＱ
１とダイオードＤ１との中点にはチョークコイルＬ１が
並列に接続されている。
【０００４】さらに、スイッチングトランジスタＱ１の
ベースは、チョークコイルＬ１と共に巻回されたベース
駆動用の誘導コイルＬ２に結合用のコンデンサＣ１を介
して接続されるとともに、このスイッチングトランジス
タＱ１の起動用のＮＰＮ型の制御トランジスタＱ２のコ
レクタに抵抗Ｒ２を介して接続されている。
ベースは、チョークコイルＬ１と共に巻回されたベース
駆動用の誘導コイルＬ２に結合用のコンデンサＣ１を介
して接続されるとともに、このスイッチングトランジス
タＱ１の起動用のＮＰＮ型の制御トランジスタＱ２のコ
レクタに抵抗Ｒ２を介して接続されている。
【０００５】上記の制御トランジスタＱ２のベースは、
起動抵抗Ｒ１を介して入力端子ＩＮに接続されるととも
に、電圧制御素子ＵとしてのツェナーダイオードＺＤの
一端に接続され、ツェナーダイオードＺＤの他端は出力
端子ＯＵＴに接続されている。さらに制御トランジスタ
Ｑ２のエミッタは、接地端子ＧＮＤに接続されている。
起動抵抗Ｒ１を介して入力端子ＩＮに接続されるととも
に、電圧制御素子ＵとしてのツェナーダイオードＺＤの
一端に接続され、ツェナーダイオードＺＤの他端は出力
端子ＯＵＴに接続されている。さらに制御トランジスタ
Ｑ２のエミッタは、接地端子ＧＮＤに接続されている。
【０００６】なお、Ｃ０は平滑用コンデンサ、Ｃ２は絶
縁用コンデンサである。
縁用コンデンサである。
【０００７】上記構成において、入力端子ＩＮから入力
電圧Ｖｉｎが印加されると、起動抵抗Ｒ１を介して制御
トランジスタＱ２のベースに電流が加わるので、この制
御スイッチングトランジスタＱ２がオンし、これに伴い
、スイッチングトランジスタＱ１が導通する。すると、
入力端子ＩＮからの電流がチョークコイルＬ１に流れ、
これに応じて、ベース駆動用の誘導コイルＬ２にも電圧
が発生して電流が流れる。この電流はスイッチングトラ
ンジスタＱ１のベースに正帰還として流れ込むので、チ
ョークコイルＬ１に流れる電流は直線的に増加する。
電圧Ｖｉｎが印加されると、起動抵抗Ｒ１を介して制御
トランジスタＱ２のベースに電流が加わるので、この制
御スイッチングトランジスタＱ２がオンし、これに伴い
、スイッチングトランジスタＱ１が導通する。すると、
入力端子ＩＮからの電流がチョークコイルＬ１に流れ、
これに応じて、ベース駆動用の誘導コイルＬ２にも電圧
が発生して電流が流れる。この電流はスイッチングトラ
ンジスタＱ１のベースに正帰還として流れ込むので、チ
ョークコイルＬ１に流れる電流は直線的に増加する。
【０００８】そして、スイッチングトランジスタＱ１を
流れる電流ｉＢ１が増加して、そのベース電流が飽和を
保つことができなくなると、飽和領域から外れてコレク
タ・エミッタ間電圧ＶＣＥが増加する。すると、チョー
クコイルＬ１の電圧が下がり、これに伴って誘導コイル
Ｌ２の出力電圧も低下し、この変化は正帰還されるので
、スイッチングトランジスタＱ１が逆バイアスされるこ
とになり急速にオフとなる。
流れる電流ｉＢ１が増加して、そのベース電流が飽和を
保つことができなくなると、飽和領域から外れてコレク
タ・エミッタ間電圧ＶＣＥが増加する。すると、チョー
クコイルＬ１の電圧が下がり、これに伴って誘導コイル
Ｌ２の出力電圧も低下し、この変化は正帰還されるので
、スイッチングトランジスタＱ１が逆バイアスされるこ
とになり急速にオフとなる。
【０００９】すると、今での電流を維持するために、ダ
イオードＤ１を通じて電流が流れることによりチョーク
コイルＬ１に蓄積されていたエネルギが出力端子ＯＵＴ
に供給される。これに伴い、出力電圧Ｖｏｕｔがツェナ
ーダイオードＺＤのツェナー電圧Ｖｚと制御トランジス
タＱ２のベース・エミッタ間電圧ＶＢＥとの差（＝−（
Ｖｚ−−ＶＢＥ））よりも低下すると、ツェナーダイオ
ードＺＤが導通し、このため、制御トランジスタＱ２が
オフになる。
イオードＤ１を通じて電流が流れることによりチョーク
コイルＬ１に蓄積されていたエネルギが出力端子ＯＵＴ
に供給される。これに伴い、出力電圧Ｖｏｕｔがツェナ
ーダイオードＺＤのツェナー電圧Ｖｚと制御トランジス
タＱ２のベース・エミッタ間電圧ＶＢＥとの差（＝−（
Ｖｚ−−ＶＢＥ））よりも低下すると、ツェナーダイオ
ードＺＤが導通し、このため、制御トランジスタＱ２が
オフになる。
【００１０】チョークコイルＬ１のエネルギが放出され
てここに流れる電流が零になると、出力電圧Ｖｏｕｔが
上昇するためツェナーダイオードＺＤが非導通となり、
再び制御トランジスタＱ２がオンし、初期の状態に戻る
。
てここに流れる電流が零になると、出力電圧Ｖｏｕｔが
上昇するためツェナーダイオードＺＤが非導通となり、
再び制御トランジスタＱ２がオンし、初期の状態に戻る
。
【００１１】このようにして、上記の動作を繰が返され
ることにより、発振が継続されて出力電圧Ｖｏｕｔが、
Ｖｏｕｔ＝−（Ｖｚ−ＶＢＥ）
（１）となるように安定化される。
ることにより、発振が継続されて出力電圧Ｖｏｕｔが、
Ｖｏｕｔ＝−（Ｖｚ−ＶＢＥ）
（１）となるように安定化される。
【００１２】
【発明が解決しようとする課題】ところで、従来の上記
構成のＤＣ−ＤＣコンバータにおいて、出力電圧Ｖｏｕ
ｔの安定度は、上記の（１）式から明らかなように、ツ
ェナーダイオードＺＤのツェナー電圧Ｖｚに依存する。
構成のＤＣ−ＤＣコンバータにおいて、出力電圧Ｖｏｕ
ｔの安定度は、上記の（１）式から明らかなように、ツ
ェナーダイオードＺＤのツェナー電圧Ｖｚに依存する。
【００１３】一方、入力端子ＩＮに加わる入力電圧Ｖｉ
ｎは常に一定のものとは限らず、変動することがある。 このような入力電圧Ｖｉｎの変動があると、これに伴い
、起動抵抗Ｒ１を通じてツェナーダイオードＺＤに流れ
る電流も変化する。そして、このツェナー電流の変化に
よって、現実にはツェナー電圧Ｖｚも数％の範囲にわた
って変動する。そのため、（１）式の関係から、出力電
圧Ｖｏｕｔも変動することになり、出力電圧Ｖｏｕｔの
安定化が図れない。
ｎは常に一定のものとは限らず、変動することがある。 このような入力電圧Ｖｉｎの変動があると、これに伴い
、起動抵抗Ｒ１を通じてツェナーダイオードＺＤに流れ
る電流も変化する。そして、このツェナー電流の変化に
よって、現実にはツェナー電圧Ｖｚも数％の範囲にわた
って変動する。そのため、（１）式の関係から、出力電
圧Ｖｏｕｔも変動することになり、出力電圧Ｖｏｕｔの
安定化が図れない。
【００１４】さらに、入力電圧Ｖｉｎが変動して高くな
って起動抵抗Ｒ１を流れる電流値が増加すると、起動抵
抗Ｒ１、ツェナーダイオードＺＤで消費される電力も大
きくなり、効率の低下をもたらす。
って起動抵抗Ｒ１を流れる電流値が増加すると、起動抵
抗Ｒ１、ツェナーダイオードＺＤで消費される電力も大
きくなり、効率の低下をもたらす。
【００１５】
【課題を解決するための手段】本発明は、上述の課題を
解決するためになされたものであって、入力電圧が変動
した場合にも、それに影響を受けることなく出力電圧が
常に安定化されるようにするとともに、電力の無駄な消
費を低減して高効率のものが得られるようにするもので
ある。
解決するためになされたものであって、入力電圧が変動
した場合にも、それに影響を受けることなく出力電圧が
常に安定化されるようにするとともに、電力の無駄な消
費を低減して高効率のものが得られるようにするもので
ある。
【００１６】そのため、本発明は、入力端子と出力端子
との間には、スイッチングトランジスタとダイオードと
が直列に接続され、このスイッチングトランジスタとダ
イオードとの中点にはチョークコイルが並列に接続され
、スイッチングトランジスタのベースは、前記チョーク
コイルと共に巻回されたベース駆動用の誘導コイルに接
続されるとともに、このスイッチングトランジスタの起
動用の制御トランジスタのコレクタに接続され、この制
御トランジスタのベースは、起動回路を介して入力端子
に接続されるとともに、ツェナーダイオード等の電圧制
御素子を介して出力端子に接続されているＤＣ−ＤＣコ
ンバータにおいて、次の構成を採る。
との間には、スイッチングトランジスタとダイオードと
が直列に接続され、このスイッチングトランジスタとダ
イオードとの中点にはチョークコイルが並列に接続され
、スイッチングトランジスタのベースは、前記チョーク
コイルと共に巻回されたベース駆動用の誘導コイルに接
続されるとともに、このスイッチングトランジスタの起
動用の制御トランジスタのコレクタに接続され、この制
御トランジスタのベースは、起動回路を介して入力端子
に接続されるとともに、ツェナーダイオード等の電圧制
御素子を介して出力端子に接続されているＤＣ−ＤＣコ
ンバータにおいて、次の構成を採る。
【００１７】すなわち、本発明では、起動回路をＮチャ
ンネル接合型のＦＥＴと固定抵抗とを組み合わせた定電
流回路としている。
ンネル接合型のＦＥＴと固定抵抗とを組み合わせた定電
流回路としている。
【００１８】
【作用】Ｎチャンネル接合型のＦＥＴは、その静特性と
してゲート・ソース間電圧が一定ならばドレイン・ソー
ス間電圧ＶＤＳが変動しても飽和ドレイン電流ＩＤは殆
ど一定であるため、固定抵抗を組み合わせることにより
定電流回路を形成できる。
してゲート・ソース間電圧が一定ならばドレイン・ソー
ス間電圧ＶＤＳが変動しても飽和ドレイン電流ＩＤは殆
ど一定であるため、固定抵抗を組み合わせることにより
定電流回路を形成できる。
【００１９】したがって、入力電圧が変動した場合にも
、このＮチャンネル接合型のＦＥＴから電圧制御素子を
流れる電流が一定電流になるので、その両端間電圧も変
動せず、したがって、出力電圧が安定化される。また、
起動回路に流れる電流が一定であるから、従来に比べて
スイッチングトランジスタの駆動電力が低減され、効率
が向上する。
、このＮチャンネル接合型のＦＥＴから電圧制御素子を
流れる電流が一定電流になるので、その両端間電圧も変
動せず、したがって、出力電圧が安定化される。また、
起動回路に流れる電流が一定であるから、従来に比べて
スイッチングトランジスタの駆動電力が低減され、効率
が向上する。
【００２０】
【実施例】図１は、本発明の実施例に係る自励式降圧型
のＤＣ−ＤＣコンバータの回路構成図であり、図３に示
した従来例に対応する部分には同一の符号を付す。
のＤＣ−ＤＣコンバータの回路構成図であり、図３に示
した従来例に対応する部分には同一の符号を付す。
【００２１】図１において、符号ＩＮは直流電源の入力
端子、ＯＵＴは出力端子、ＧＮＤは接地端子、Ｑ１はス
イッチングトランジスタ、Ｌ１はチョークコイル、Ｃ０
は平滑用のコンデンサ、Ｄ１はダイオード、Ｌ２は誘導
コイル、Ｑ２は制御トランジスタ、Ｕは電圧制御素子で
あり、本例ではツェナーダイオードＺＤで構成されてい
る。また、Ｃ１は結合用のコンデンサ、Ｒ２は電流制限
用の抵抗、Ｃ２は絶縁用のコンデンサで、これらの構成
は基本的に図３に示した従来例の場合と同様である。こ
の実施例の特徴は、従来例の起動抵抗Ｒ１に代えて、起
動回路としてＮチャンネル接合型のＦＥＴＱ３と固定抵
抗Ｒ３を組み合わせた定電流回路ＣＣが形成されている
ことである。
端子、ＯＵＴは出力端子、ＧＮＤは接地端子、Ｑ１はス
イッチングトランジスタ、Ｌ１はチョークコイル、Ｃ０
は平滑用のコンデンサ、Ｄ１はダイオード、Ｌ２は誘導
コイル、Ｑ２は制御トランジスタ、Ｕは電圧制御素子で
あり、本例ではツェナーダイオードＺＤで構成されてい
る。また、Ｃ１は結合用のコンデンサ、Ｒ２は電流制限
用の抵抗、Ｃ２は絶縁用のコンデンサで、これらの構成
は基本的に図３に示した従来例の場合と同様である。こ
の実施例の特徴は、従来例の起動抵抗Ｒ１に代えて、起
動回路としてＮチャンネル接合型のＦＥＴＱ３と固定抵
抗Ｒ３を組み合わせた定電流回路ＣＣが形成されている
ことである。
【００２２】Ｎチャンネル接合型のＦＥＴＱ３は、その
静特性としてドレイン・ソース間電圧ＶＤＳが変動して
もゲート・ソース間電圧が一定ならば、飽和ドレイン電
流ＩＤは殆ど一定であり、定電流回路としての作用を有
する。
静特性としてドレイン・ソース間電圧ＶＤＳが変動して
もゲート・ソース間電圧が一定ならば、飽和ドレイン電
流ＩＤは殆ど一定であり、定電流回路としての作用を有
する。
【００２３】したがって、入力電圧Ｖｉｎが変動した場
合にも、このＦＥＴＱ３からツェナーダイオードＺＤを
介して流れる電流が一定電流になるので、ツェナー電圧
Ｖｚは安定化される。したがって、（１）式の関係から
、出力電圧Ｖｏｕｔも安定化される。
合にも、このＦＥＴＱ３からツェナーダイオードＺＤを
介して流れる電流が一定電流になるので、ツェナー電圧
Ｖｚは安定化される。したがって、（１）式の関係から
、出力電圧Ｖｏｕｔも安定化される。
【００２４】また、入力電圧Ｖｉｎが変動してもツェナ
ーダイオードＺＤに流れる電流が一定であるから、従来
に比べてスイッチングトランジスタＱ１の駆動電力の無
駄な消費が低減され、効率が向上する。
ーダイオードＺＤに流れる電流が一定であるから、従来
に比べてスイッチングトランジスタＱ１の駆動電力の無
駄な消費が低減され、効率が向上する。
【００２５】図２は、電圧制御素子Ｕとして、上記のツ
ェナーダイオードＺＤに代えてシャントレギュレータＩ
Ｃを用いたもので、これに応じて抵抗Ｒ３、コンデンサ
Ｃ２、および分圧抵抗Ｒ４，Ｒ５を設けている。他の構
成は図１の場合と同様である。
ェナーダイオードＺＤに代えてシャントレギュレータＩ
Ｃを用いたもので、これに応じて抵抗Ｒ３、コンデンサ
Ｃ２、および分圧抵抗Ｒ４，Ｒ５を設けている。他の構
成は図１の場合と同様である。
【００２６】上記のシャントレギュレータＩＣは、出力
電圧Ｖｏｕｔを抵抗Ｒ４，Ｒ５で分圧して得られる電圧
と内部の基準電圧とを比較し、その両電圧差によって内
部抵抗を連続的に変化させるものである。
電圧Ｖｏｕｔを抵抗Ｒ４，Ｒ５で分圧して得られる電圧
と内部の基準電圧とを比較し、その両電圧差によって内
部抵抗を連続的に変化させるものである。
【００２７】この場合も、Ｎチャンネル接合型のＦＥＴ
Ｑ３により定電流化が図られているから、ツェナーダイ
オードＺＤよりもさらに電圧安定度を向上させることが
できる。
Ｑ３により定電流化が図られているから、ツェナーダイ
オードＺＤよりもさらに電圧安定度を向上させることが
できる。
【００２８】
【発明の効果】本発明によれば、入力電圧が変動した場
合にも、Ｎチャンネル接合型のＦＥＴによって定電流化
されるので、出力電圧の安定度が高く、かつ、効率が大
幅に改善される等の優れた効果を奏する。
合にも、Ｎチャンネル接合型のＦＥＴによって定電流化
されるので、出力電圧の安定度が高く、かつ、効率が大
幅に改善される等の優れた効果を奏する。
【図１】本発明の実施例に係る自励式反転型のＤＣ−Ｄ
Ｃコンバータの回路構成図である。
Ｃコンバータの回路構成図である。
【図２】本発明の他の実施例に係る自励式反転型のＤＣ
−ＤＣコンバータの回路構成図である。
−ＤＣコンバータの回路構成図である。
【図３】従来例に係る自励式反転型のＤＣ−ＤＣコンバ
ータの回路構成図である。
ータの回路構成図である。
ＩＮ…入力端子、ＯＵＴ…出力端子、Ｑ１…スイッチン
グトランジスタ、Ｌ１…チョークコイル、Ｌ２…誘導コ
イル、Ｑ２…制御トランジスタ、ＣＣ…起動回路、Ｕ…
電圧制御素子、ＺＤ…ツェナーダイオード、ＩＣ…シャ
ントレギュレータ、Ｑ３…Ｎチャンネル接合型ＦＥＴ。
グトランジスタ、Ｌ１…チョークコイル、Ｌ２…誘導コ
イル、Ｑ２…制御トランジスタ、ＣＣ…起動回路、Ｕ…
電圧制御素子、ＺＤ…ツェナーダイオード、ＩＣ…シャ
ントレギュレータ、Ｑ３…Ｎチャンネル接合型ＦＥＴ。
Claims (1)
- 【請求項１】 入力端子（ＩＮ）と出力端子（ＯＵＴ
）との間には、スイッチングトランジスタ（Ｑ１）とダ
イオード（Ｄ１）とが直列に接続され、このスイッチン
グトランジスタ（Ｑ１）とダイオード（Ｄ１）との中点
にはチョークコイル（Ｌ１）が並列に接続され、前記ス
イッチングトランジスタ（Ｑ１）のベースは、前記チョ
ークコイル（Ｌ１）と共に巻回されたベース駆動用の誘
導コイル（Ｌ２）に接続されるとともに、このスイッチ
ングトランジスタ（Ｑ１）の起動用の制御トランジスタ
（Ｑ２）のコレクタに接続され、この制御トランジスタ
（Ｑ２）のベースは、起動回路（ＣＣ）を介して前記入
力端子（ＩＮ）に接続されるとともに、ツェナーダイオ
ード等の電圧制御素子（Ｕ）を介して出力端子（ＯＵＴ
）に接続されているＤＣ−ＤＣコンバータにおいて、前
記起動回路（ＣＣ）をＮチャンネル接合型のＦＥＴ（Ｑ
３）と固定抵抗（Ｒ３）とを組み合わせた定電流回路と
したことを特徴とするＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3001042A JP2976044B2 (ja) | 1991-01-09 | 1991-01-09 | Ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3001042A JP2976044B2 (ja) | 1991-01-09 | 1991-01-09 | Ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04251561A true JPH04251561A (ja) | 1992-09-07 |
| JP2976044B2 JP2976044B2 (ja) | 1999-11-10 |
Family
ID=11490508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3001042A Expired - Lifetime JP2976044B2 (ja) | 1991-01-09 | 1991-01-09 | Ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2976044B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418367B1 (ko) * | 2001-06-14 | 2004-02-11 | 학교법인 청석학원 | 자려식 전원장치 |
-
1991
- 1991-01-09 JP JP3001042A patent/JP2976044B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418367B1 (ko) * | 2001-06-14 | 2004-02-11 | 학교법인 청석학원 | 자려식 전원장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2976044B2 (ja) | 1999-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2835299B2 (ja) | 自励式ｄｃ−ｄｃコンバータ | |
| US3368139A (en) | Switching mode series voltage regulator | |
| US20010050591A1 (en) | Power supply, electronic device using the same, and output | |
| US6151223A (en) | Self-excited DC-DC converter with temperature compensation | |
| KR0171647B1 (ko) | 자려식 dc-dc 콘버터 | |
| TWI740663B (zh) | 具穩定補償電流設計之電源供應器 | |
| JPH04251561A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2976043B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0951672A (ja) | 自励式の降圧型ｄｃ−ｄｃコンバータ | |
| JP2003088105A (ja) | スイッチングレギュレータ | |
| JP2001251848A (ja) | スイッチングレギュレータ | |
| JPS5843431Y2 (ja) | スイツチングレギユレ−タ回路 | |
| JP2860219B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH04255459A (ja) | スイッチングレギュレータ | |
| JPS5840917B2 (ja) | スイッチング電源装置 | |
| KR100216355B1 (ko) | 고정주파수 발진회로 | |
| JPS645984Y2 (ja) | ||
| JPH07250470A (ja) | 電源回路 | |
| JP2000287460A (ja) | 自励式スイッチング電源回路 | |
| JPH069583Y2 (ja) | 定電圧電源回路 | |
| JPH043592Y2 (ja) | ||
| JPH03195362A (ja) | リンギングチョークコンバータ | |
| JPH0423515B2 (ja) | ||
| JP2000184702A (ja) | 電源装置 | |
| JPH0370470A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 12 |