JPH0425052A - 樹脂封止型半導体集積回路装置 - Google Patents
樹脂封止型半導体集積回路装置Info
- Publication number
- JPH0425052A JPH0425052A JP12751290A JP12751290A JPH0425052A JP H0425052 A JPH0425052 A JP H0425052A JP 12751290 A JP12751290 A JP 12751290A JP 12751290 A JP12751290 A JP 12751290A JP H0425052 A JPH0425052 A JP H0425052A
- Authority
- JP
- Japan
- Prior art keywords
- buried layer
- chip
- integrated circuit
- semiconductor integrated
- held
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 229920005989 resin Polymers 0.000 title abstract description 15
- 239000011347 resin Substances 0.000 title abstract description 15
- 150000001875 compounds Chemical class 0.000 claims abstract description 9
- 229920000642 polymer Polymers 0.000 claims description 4
- 238000007789 sealing Methods 0.000 abstract description 9
- 239000003822 epoxy resin Substances 0.000 abstract description 3
- 229920000647 polyepoxide Polymers 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 239000004642 Polyimide Substances 0.000 abstract description 2
- 239000011521 glass Substances 0.000 abstract description 2
- 238000002844 melting Methods 0.000 abstract description 2
- 230000008018 melting Effects 0.000 abstract description 2
- 229920001721 polyimide Polymers 0.000 abstract description 2
- 230000008646 thermal stress Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 10
- 239000002184 metal Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005266 casting Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 229920000592 inorganic polymer Polymers 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- -1 silicon or polyimide Chemical class 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体集積回路装置チップ（以下ＩＣチップと
いう）をリードに接続し、樹脂で封止した樹脂封止型半
導体集積回路装置に関するものである。
いう）をリードに接続し、樹脂で封止した樹脂封止型半
導体集積回路装置に関するものである。
（従来の技術）
ＩＣチップの実装方法として樹脂封止法がある。
樹脂封止法では、金属製リードフレームを用い、ＩＣチ
ップをリードフレームの金属製タブ上にＡｕ−８ｉ共品
又はＡｇエポキシなどにより接着し、リードフレームの
インナーリードとＩＣチップの間をワイヤボンディング
法などにより接続し、ＩＣチップ、タブ及びインナーリ
ードをエポキシ樹脂などの樹脂で封止する。
ップをリードフレームの金属製タブ上にＡｕ−８ｉ共品
又はＡｇエポキシなどにより接着し、リードフレームの
インナーリードとＩＣチップの間をワイヤボンディング
法などにより接続し、ＩＣチップ、タブ及びインナーリ
ードをエポキシ樹脂などの樹脂で封止する。
（発明が解決しようとする課題）
金属製タブを用いる樹脂封止においては、ＩＣチップの
シリコンとタブの金属及び封止用樹脂の間の熱膨張係数
に大きな差があるため、封止後の半導体集積回路装置に
熱ス１〜レスが加わった場合にバイメタル効果による応
力が発生し、封止樹脂にクラックが発生したり、ＩＣチ
ップが割れるなどの１〜ラブルが発生する。特にチップ
サイズが大きくなる程これらの問題が顕著となる。
シリコンとタブの金属及び封止用樹脂の間の熱膨張係数
に大きな差があるため、封止後の半導体集積回路装置に
熱ス１〜レスが加わった場合にバイメタル効果による応
力が発生し、封止樹脂にクラックが発生したり、ＩＣチ
ップが割れるなどの１〜ラブルが発生する。特にチップ
サイズが大きくなる程これらの問題が顕著となる。
このような問題を解決する１つの方法として、金属製タ
ブを用いないでＩＣチップを実装する方法が考えられて
いるが、ＤＲＡＭなどの大量生産品種には好都合である
が、ＡＳＩＣなどの少量多品種製品については品種ごと
にフレームを設計しなければならないなどの不具合があ
る。
ブを用いないでＩＣチップを実装する方法が考えられて
いるが、ＤＲＡＭなどの大量生産品種には好都合である
が、ＡＳＩＣなどの少量多品種製品については品種ごと
にフレームを設計しなければならないなどの不具合があ
る。
本発明は金属製タブによる応力の影響を排除するために
、金属製タブを用いないで、かつ、大量生産にも少量多
品種生産にも適する樹脂封止型半導体集積回路装置を提
供することを目的とするものである。
、金属製タブを用いないで、かつ、大量生産にも少量多
品種生産にも適する樹脂封止型半導体集積回路装置を提
供することを目的とするものである。
（課題を解決するための手段）
本発明では、実装されるＩＣチップの少なくとも裏面及
びインナーリード先端部が絶縁性高分子化合物にてなる
埋込み層に保持され、ＩＣチップのパッドとインナーリ
ード先端部の間が接続され、ＩＣチップ、インナーリー
ド先端部、接続部材及び埋込み層が樹脂封止されている
。
びインナーリード先端部が絶縁性高分子化合物にてなる
埋込み層に保持され、ＩＣチップのパッドとインナーリ
ード先端部の間が接続され、ＩＣチップ、インナーリー
ド先端部、接続部材及び埋込み層が樹脂封止されている
。
好ましい態様は、ＩＣチップはその表面が埋込み層表面
と同一平面になるように埋込み層に埋め込まれて保持さ
れる。
と同一平面になるように埋込み層に埋め込まれて保持さ
れる。
（作用）
ＩＣチップとインナーリード先端部が埋込み層に保持さ
れているので、樹脂封止後に熱ストレスが加わった場合
、応力はその埋込み層に吸収される。
れているので、樹脂封止後に熱ストレスが加わった場合
、応力はその埋込み層に吸収される。
ＩＣチップのパラ１くとインナーリードの間に接続を施
す工程では、インナーリードも埋込み層に保持されて位
置が固定されているので、リードの数の多い品種に対し
ても歩留まりよく接続を施すことができる。
す工程では、インナーリードも埋込み層に保持されて位
置が固定されているので、リードの数の多い品種に対し
ても歩留まりよく接続を施すことができる。
（実施例）
第１図は一実施例を表わす。
２はＩＣチップ、４はインナーリードであり、ＩＣチッ
プ２はそのボンデインクパッドのある面を表面とすると
裏面が埋込み層６に接着保持されている。インナーリー
ド４の先端部も埋込み層６に接着保持されている。埋込
み層６はシリコン系もしくはポリイミド系の絶縁性有機
高分子化合物、又は低融点ガラスなどの絶縁性無機高分
子化合物からなっている。ＩＣチップ２とインナーリー
ド４は埋込み層６が硬化する前に埋込み層６と接触させ
ることにより、接着保持させることができる。
プ２はそのボンデインクパッドのある面を表面とすると
裏面が埋込み層６に接着保持されている。インナーリー
ド４の先端部も埋込み層６に接着保持されている。埋込
み層６はシリコン系もしくはポリイミド系の絶縁性有機
高分子化合物、又は低融点ガラスなどの絶縁性無機高分
子化合物からなっている。ＩＣチップ２とインナーリー
ド４は埋込み層６が硬化する前に埋込み層６と接触させ
ることにより、接着保持させることができる。
８はＩＣチップ２のポンディングパッドとインナーリー
ド４とを接続するワイヤである。ＩＣチップ２．インナ
ーリード４、ワイヤ８及び埋込み層６はエポキシ樹脂１
０により封止されている。
ド４とを接続するワイヤである。ＩＣチップ２．インナ
ーリード４、ワイヤ８及び埋込み層６はエポキシ樹脂１
０により封止されている。
第１図ではＩＣチップ２は埋込み層６の表面から突出し
た状態で保持されている。
た状態で保持されている。
第２図は他の実施例を表わす。
第１図の実施例と比較すると、ＩＣチップ２はその表面
が埋込み層６の表面と同一平面になるように埋込みＮ６
中に押し込まれて保持されている。
が埋込み層６の表面と同一平面になるように埋込みＮ６
中に押し込まれて保持されている。
また、インナーリード４の表面も埋込みＭ６の表面と同
一平面となるように押し込まれて保持されている。
一平面となるように押し込まれて保持されている。
第２図のようにＩＣチップ２を深く押し込むことにより
、ワイヤボンディング時のワイヤ８の垂れやカールによ
り発生するワイヤ８とＩＣチップ２のエツジとの間の短
絡を防ぐことが可能となる。
、ワイヤボンディング時のワイヤ８の垂れやカールによ
り発生するワイヤ８とＩＣチップ２のエツジとの間の短
絡を防ぐことが可能となる。
第３図に一実施例の実装工程を示す。
（Ａ、）キャスティング法などによりボット１２の凹部
に埋込み層材料６を注入する。埋込み層材料６にタブを
もたないリードフレームを載せ、インナーリード４を埋
込み層の材料６に少なくとも一部を押し込む。埋込み層
６が未硬化の状態でＩＣチップ２を埋込み層６に押し込
み、ダイボンド工程を完了する。
に埋込み層材料６を注入する。埋込み層材料６にタブを
もたないリードフレームを載せ、インナーリード４を埋
込み層の材料６に少なくとも一部を押し込む。埋込み層
６が未硬化の状態でＩＣチップ２を埋込み層６に押し込
み、ダイボンド工程を完了する。
（Ｂ）埋込み層６を熱や乾燥により硬化させる。
（Ｃ）埋込み屑６をボット１２から外し、ワイヤボンダ
を用いてワイヤ８によりＩＣチップ２のポンディングパ
ッドとインナーリード４の間を接続する。
を用いてワイヤ８によりＩＣチップ２のポンディングパ
ッドとインナーリード４の間を接続する。
（Ｄ）モールド工程によりエポキシ樹１１Ｍｌ０でＩＣ
チップ２、インナーリード４、埋込み層６及びワイヤ８
を封止する。
チップ２、インナーリード４、埋込み層６及びワイヤ８
を封止する。
実施例ではＩＣチップとインナーリードとの接続をワイ
ヤにより行なっているが、テープキャリアなど他の手段
により接続を行なってもよい。
ヤにより行なっているが、テープキャリアなど他の手段
により接続を行なってもよい。
（発明の効果）
本発明では金属製タブを用いず、ＩＣチップとインナー
リードを絶縁性高分子化合物の埋込み層で保持したので
、樹脂封止した後に熱ストレスが加わった場合でも応力
が埋込み層で吸収され、封止樹脂にクラックが発生した
りＩＣチップが割れるなどのトラブルが起こらなくなる
。
リードを絶縁性高分子化合物の埋込み層で保持したので
、樹脂封止した後に熱ストレスが加わった場合でも応力
が埋込み層で吸収され、封止樹脂にクラックが発生した
りＩＣチップが割れるなどのトラブルが起こらなくなる
。
ＩＣチップの表面が埋込み層表面と同一表面になるまで
埋込み層に深く埋め込むと、ワイヤボンディング時のＩ
Ｃチップエツジとワイヤとの短絡の問題がなくなる。
埋込み層に深く埋め込むと、ワイヤボンディング時のＩ
Ｃチップエツジとワイヤとの短絡の問題がなくなる。
第１図及び第２図はそれぞれ実施例を示す断面図、第３
図は樹脂封止工程を示す工程断面図である。 ２・・・・ＩＣチップ、４・・・・・・インナーリード
、６埋込み暦、８・・・・・・ワイヤ、１０・・・・・
・封止樹脂。
図は樹脂封止工程を示す工程断面図である。 ２・・・・ＩＣチップ、４・・・・・・インナーリード
、６埋込み暦、８・・・・・・ワイヤ、１０・・・・・
・封止樹脂。
Claims (2)
- （１）実装される半導体集積回路装置チップの少なくと
も裏面及びインナーリード先端部が絶縁性高分子化合物
にてなる埋込み層に保持され、前記半導体集積回路装置
チップのパッドとインナーリード先端部の間が接続され
、前記半導体集積回路装置チップ、インナーリード先端
部、接続部材及び前記埋込み層が樹脂封止されている樹
脂封止型半導体集積回路装置。 - （２）前記半導体集積回路装置チップはその表面が前記
埋込み層表面と同一平面になるように前記埋込み層に埋
め込まれて保持されている請求項１に記載の樹脂封止型
半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12751290A JPH0425052A (ja) | 1990-05-16 | 1990-05-16 | 樹脂封止型半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12751290A JPH0425052A (ja) | 1990-05-16 | 1990-05-16 | 樹脂封止型半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0425052A true JPH0425052A (ja) | 1992-01-28 |
Family
ID=14961837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12751290A Pending JPH0425052A (ja) | 1990-05-16 | 1990-05-16 | 樹脂封止型半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0425052A (ja) |
-
1990
- 1990-05-16 JP JP12751290A patent/JPH0425052A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5888847A (en) | Technique for mounting a semiconductor die | |
| TWI379367B (en) | Chip packaging method and structure thereof | |
| US5256598A (en) | Shrink accommodating lead frame | |
| JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0750359A (ja) | 支持体から離脱可能なリードを有する半導体パッケージ | |
| US6541856B2 (en) | Thermally enhanced high density semiconductor package | |
| JPH0425052A (ja) | 樹脂封止型半導体集積回路装置 | |
| KR100237912B1 (ko) | 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법 | |
| JP4485210B2 (ja) | 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法 | |
| JP2589520B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH1197569A (ja) | 半導体パッケージ | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JPH0529484A (ja) | Ｉｃチツプの実装構造 | |
| JP2815984B2 (ja) | 半導体装置 | |
| KR100209682B1 (ko) | 반도체 패키지 제조방법 | |
| JP3472342B2 (ja) | 半導体装置の実装体の製造方法 | |
| JPH01282846A (ja) | 混成集積回路 | |
| JPS6214698Y2 (ja) | ||
| JP3069629B2 (ja) | リードフレームの製造方法およびこれを用いた半導体装置 | |
| JPH02202042A (ja) | 樹脂封止型半導体装置 | |
| JPH0256958A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS61240664A (ja) | 半導体装置 | |
| JPH05299569A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置 | |
| JPH0547835A (ja) | 半導体装置の実装構造 | |
| JPH0582567A (ja) | 電子部品の実装構造 |