JPH04247433A - Production of active matrix substrate - Google Patents

Production of active matrix substrate

Info

Publication number
JPH04247433A
JPH04247433A JP3012004A JP1200491A JPH04247433A JP H04247433 A JPH04247433 A JP H04247433A JP 3012004 A JP3012004 A JP 3012004A JP 1200491 A JP1200491 A JP 1200491A JP H04247433 A JPH04247433 A JP H04247433A
Authority
JP
Japan
Prior art keywords
implanted
active matrix
resist
matrix substrate
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3012004A
Other languages
Japanese (ja)
Inventor
Yasuhiro Mitani
康弘 三谷
Katsumasa Ikubo
井窪 克昌
Yasunori Shimada
島田 康憲
Hiroshi Morimoto
弘 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3012004A priority Critical patent/JPH04247433A/en
Priority to EP91312014A priority patent/EP0493113B1/en
Priority to DE69125260T priority patent/DE69125260T2/en
Priority to US07/813,385 priority patent/US5286659A/en
Priority to KR1019910025097A priority patent/KR950003939B1/en
Publication of JPH04247433A publication Critical patent/JPH04247433A/en
Priority to US08/154,116 priority patent/US5474941A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To improve TFT characteristics and to improve production efficiency by decreasing the current leakage between contact and source electrodes and drain electrodes of the active matrix substrate. CONSTITUTION:After a-Si layers 4 are patterned and formed, P<+> ions are implanted therein to form contact layers 6a, 6b, by which the impurity is implanted into the side faces of the a-Si layers 4 as well. A resist 11 is made to remain on a channel protective film 5 and is used as an implantation mask 11. The ions are implanted from the upper part of the injection mask 11 so that the impurity is not implanted to the channel protective film. Further, the resist 11 is lifted off and source electrodes and drain electrodes are formed, by which the need for a patterning process is eliminated.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、液晶表示装置等に用い
られるアクティブマトリクス基板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing an active matrix substrate used in liquid crystal display devices and the like.

【0002】0002

【従来の技術】図4は、イオン注入による従来のアクテ
ィブマトリクス基板の製造方法におけるコンタクト層の
形成工程を示しており、図4(a)に示すように、まず
ガラス基板1上にゲート電極2を形成し、次いで、ゲー
ト電極2上にゲート絶縁膜3を形成する。次に、該ゲー
ト絶縁膜3上に半導体層4を形成し、その上に、チャネ
ル保護絶縁膜5をパターン形成する。その後、該チャネ
ル保護絶縁膜5の上部よりP+イオンを注入し、これに
よりコンタクト層6a及び6bを形成する。次いで、図
4(b)に示すように、半導体層4に接して、コンタク
ト層6a及び6bをパターン形成する。
2. Description of the Related Art FIG. 4 shows the process of forming a contact layer in a conventional method of manufacturing an active matrix substrate by ion implantation. As shown in FIG. Then, a gate insulating film 3 is formed on the gate electrode 2. Next, a semiconductor layer 4 is formed on the gate insulating film 3, and a channel protection insulating film 5 is patterned thereon. Thereafter, P+ ions are implanted from above the channel protection insulating film 5, thereby forming contact layers 6a and 6b. Next, as shown in FIG. 4(b), contact layers 6a and 6b are patterned in contact with the semiconductor layer 4.

【0003】次に、このようにしてパターン形成された
コンタクト層6a及び6bに、図4(c)に示すように
、それぞれソース電極7及びドレイン電極8をパターン
形成する。これによって、薄膜トランジスタ(以下「T
FT」と称す)が作成され、ドレイン電極7に絵素電極
9が電気的に接続される。
Next, a source electrode 7 and a drain electrode 8 are respectively formed on the contact layers 6a and 6b patterned in this way, as shown in FIG. 4(c). As a result, thin film transistors (hereinafter referred to as "T"
A pixel electrode 9 is electrically connected to the drain electrode 7.

【0004】0004

【発明が解決しようとする課題】ところで、上記した手
順でコンタクト層6a、6bを形成する方法による場合
は、半導体層4にP+イオンの注入を行った後でコンタ
クト層6aおよび6bをパターン形成するため、パター
ン形成後のコンタクト層6a、6bの側面には、コンタ
クト層が形成されない。
By the way, in the case of forming the contact layers 6a and 6b using the above-described procedure, the contact layers 6a and 6b are patterned after P+ ions are implanted into the semiconductor layer 4. Therefore, no contact layer is formed on the side surfaces of the contact layers 6a and 6b after pattern formation.

【0005】このため、その後、コンタクト層6a、6
bにソース電極7およびドレイン電極8をパターン形成
すると、コンタクト層6a、6bとソース電極7および
ドレイン電極8間において電流リークが発生し、TFT
特性が劣化するという欠点がある。
Therefore, after that, contact layers 6a, 6
When the source electrode 7 and the drain electrode 8 are patterned on the TFT
The disadvantage is that the characteristics deteriorate.

【0006】また、図4(b)に示すように、半導体層
4の上にチャネル保護膜5をパターン形成し、その上部
よりP+イオンの注入を行う際に、そのままP+イオン
を注入する工程をとっていたため、チャネル保護膜5の
上層部にも不純物6cが僅かながら打ち込まれる。この
ため、イオン注入後、コンタクト層6a、6bをパター
ン形成し、その後に、コンタクト層6a、6bにソース
電極7およびドレイン電極8をパターン形成すると、チ
ャネル保護膜5上に僅かに打ち込まれた不純物6cを通
して、コンタクト層6a、6bとソース電極7およびド
レイン電極8間おいて電流リークが発生し、TFT特性
が劣化するという欠点もある。
Furthermore, as shown in FIG. 4B, when a channel protection film 5 is patterned on the semiconductor layer 4 and P+ ions are implanted from above, a step of directly implanting P+ ions is performed. Therefore, a small amount of impurity 6c is also implanted into the upper layer of the channel protective film 5. For this reason, if the contact layers 6a and 6b are patterned after ion implantation, and then the source electrode 7 and the drain electrode 8 are patterned on the contact layers 6a and 6b, impurities slightly implanted onto the channel protective film 5 are removed. There is also a drawback that current leakage occurs between the contact layers 6a and 6b and the source electrode 7 and drain electrode 8 through the contact layer 6c, resulting in deterioration of TFT characteristics.

【0007】このような欠点を解決するには、チャネル
保護膜5上にレジストを残した状態でP+イオンを注入
すればよい。しかるに、この方法によれば製造プロセス
が複雑になるという新たな課題があり、該課題を解決し
た有効な方法が実現されていないのが現状である。
[0007] In order to solve these drawbacks, P+ ions may be implanted with the resist remaining on the channel protective film 5. However, this method poses a new problem of complicating the manufacturing process, and currently no effective method that solves this problem has been realized.

【0008】本発明はこのような従来技術の欠点を解決
するものであり、製造プロセスの簡略化が図れた上で、
イオン注入を用いて良好なTFT特性が得られるアクテ
ィブマトリクス基板の製造方法を提供することを目的と
する。
The present invention solves the drawbacks of the prior art, and in addition to simplifying the manufacturing process,
An object of the present invention is to provide a method of manufacturing an active matrix substrate that uses ion implantation to obtain good TFT characteristics.

【0009】[0009]

【問題を解決するための手段】本発明のアクティブマト
リクス基板の製造方法は、絶縁基板上にゲート電極と、
該ゲート電極とゲート絶縁膜、半導体層及びコンタクト
層を介して少なくとも一部が重畳するドレイン電極と、
該ゲート電極と該半導体層を介して少なくとも一部が重
畳するソース電極とを有する薄膜トランジスタをスイッ
チング素子に用いたアクティブマトリクス基板の製造方
法において、レジストをパターン形成し、その上部より
、パターン形成された該半導体層にイオン注入を行って
該コンタクト層を形成する第1の工程と、該レジストを
用いたリフトオフにより該ドレイン電極および該ソース
電極を形成する第2の工程とを含んでなり、そのことに
よって上記目的が達成される。
[Means for solving the problem] The method for manufacturing an active matrix substrate of the present invention includes a gate electrode on an insulating substrate,
a drain electrode that at least partially overlaps with the gate electrode via a gate insulating film, a semiconductor layer, and a contact layer;
In a method for manufacturing an active matrix substrate using a thin film transistor as a switching element having the gate electrode and a source electrode that at least partially overlaps via the semiconductor layer, a resist is patterned, and the pattern is formed from above. The method comprises a first step of performing ion implantation into the semiconductor layer to form the contact layer, and a second step of forming the drain electrode and the source electrode by lift-off using the resist. The above objective is achieved.

【0010】好ましくは、チャネル保護膜上にレジスト
をパターン形成し、その上部よりイオン注入を行う。
Preferably, a resist is patterned on the channel protective film, and ions are implanted from above.

【0011】[0011]

【作用】上記のように、半導体層をパターン形成してか
らイオン注入を行ってコンタクト層を形成すると、半導
体層側面にも不純物が注入されることになる。従って、
イオン注入後にソース電極およびドレイン電極をパター
ン形成すると、該ソース電極およびドレイン電極とコン
タクト層の側面との間の電流リークを格段に低減できる
[Operation] As described above, when a contact layer is formed by ion implantation after patterning a semiconductor layer, impurities are also implanted into the side surfaces of the semiconductor layer. Therefore,
If the source and drain electrodes are patterned after ion implantation, current leakage between the source and drain electrodes and the side surfaces of the contact layer can be significantly reduced.

【0012】また、チャネル保護膜上にレジストを残し
て、これの上部よりイオン注入を行うものとすると、チ
ャネル保護膜に不純物が打ち込まれることがない。従っ
て、不純物を通してコンタクト層とその後に形成される
ソース電極およびドレイン電極との間に電流リークを発
生することがない。
Furthermore, if the resist is left on the channel protective film and the ions are implanted from above, impurities are not implanted into the channel protective film. Therefore, current leakage does not occur between the contact layer and the source electrode and drain electrode formed later through impurities.

【0013】更には、レジストをリフトオフしてソース
電極およびドレイン電極を形成するので、パターンニン
グプロセスを行う必要がない。従って、工程数の削減が
図れ、簡略化された効率のよい製造プロセスを享受でき
る。
Furthermore, since the source and drain electrodes are formed by lifting off the resist, there is no need to perform a patterning process. Therefore, the number of steps can be reduced, and a simplified and efficient manufacturing process can be enjoyed.

【0014】[0014]

【実施例】以下本発明の実施例を説明する。[Examples] Examples of the present invention will be described below.

【0015】図1および図2は本発明方法の一実施例を
示しており、この内、図2(a)、(b)は本発明方法
によって作成されるアクティブマトリクス基板の製造工
程中における平面構造の変化を示しており、図2(a)
のX−X線で示される断面構造が図1(a)〜(g)で
示される製造工程中の(b)〜(d)の工程におけるア
クティブマトリクス基板の断面構造を示し、図2(b)
のY−Y線で示される断面構造が図1(g)で示される
製造工程におけるアクティブマトリクス基板の断面構造
を示している。以下図1および図2に従ってその詳細を
説明する。
FIGS. 1 and 2 show an embodiment of the method of the present invention, in which FIGS. 2(a) and 2(b) show plane views during the manufacturing process of an active matrix substrate produced by the method of the present invention. Figure 2(a) shows the change in structure.
The cross-sectional structure shown along line X-X in FIG. )
The cross-sectional structure shown by the Y-Y line shows the cross-sectional structure of the active matrix substrate in the manufacturing process shown in FIG. 1(g). The details will be explained below with reference to FIGS. 1 and 2.

【0016】まず、図1(a)に示すように、スパッタ
リング法によってガラス基板1の表面にTaを200n
m〜400nmの厚さで堆積する。次いで、フォトマス
クを用いてTa層の上にゲート電極2をパターン形成す
る。次に、ゲート電極2を覆うようにしてガラス基板1
の全面に、プラズマCVD法によってSiNxからなる
厚さ200nm〜500nmのゲート絶縁膜3、厚さ2
0nm〜50nmのアモルファスシリコン(以下「a−
Si」と称する)層4及びSiNxから成る厚さ100
nm〜300nmのチャネル保護膜5を堆積する。次い
で、チャネル保護膜5上にレジスト10を塗布し、該レ
ジスト10をa−Si層4のパターンでフォトリソグラ
フィを行って、図1(b)に示すように、a−Si層4
とチャネル保護膜5をパターン形成する。
First, as shown in FIG. 1(a), 200 nm of Ta is deposited on the surface of a glass substrate 1 by sputtering.
Deposit at a thickness of m to 400 nm. Next, a gate electrode 2 is patterned on the Ta layer using a photomask. Next, the glass substrate 1 is placed so as to cover the gate electrode 2.
A gate insulating film 3 made of SiNx with a thickness of 200 nm to 500 nm and a thickness of 2
Amorphous silicon of 0 nm to 50 nm (hereinafter referred to as “a-
layer 4 (referred to as ``Si'') and a thickness 100 consisting of layer 4 and SiNx.
A channel protective film 5 with a thickness of nm to 300 nm is deposited. Next, a resist 10 is coated on the channel protective film 5, and photolithography is performed on the resist 10 in a pattern of the a-Si layer 4 to form the a-Si layer 4 as shown in FIG. 1(b).
Then, the channel protective film 5 is patterned.

【0017】次いで、フォトリソグラフィを行って、図
1(c)および図2(a)に示されるチャネル保護膜5
をパターン形成する。そして、図1(c)に示すように
、上記フォトリソグラフィによってパターン形成された
レジスト11を剥離せずに注入マスク11として活用し
、パターン形成されたチャネル保護膜5の上部よりP+
イオンを注入して、コンタクト層6a及び6bを形成す
る(図1(d))。
Next, photolithography is performed to form the channel protective film 5 shown in FIG. 1(c) and FIG. 2(a).
form a pattern. Then, as shown in FIG. 1C, the resist 11 patterned by the photolithography is used as an implantation mask 11 without peeling, and the P+
Ions are implanted to form contact layers 6a and 6b (FIG. 1(d)).

【0018】次に、図1(e)に示すように、スパッタ
リング法により、200nm〜400nmの厚さのTi
又はMoの金属層12を上記コンタクト層6a、6b等
を覆うようにしてガラス基板1上の全面に形成する。そ
して、この金属層12を前記注入マスク11を用いてリ
フトオフし、図1(f)に示されるソース電極7および
ドレイン電極8を形成する。
Next, as shown in FIG. 1(e), Ti is deposited to a thickness of 200 nm to 400 nm by sputtering.
Alternatively, a metal layer 12 of Mo is formed on the entire surface of the glass substrate 1 so as to cover the contact layers 6a, 6b, etc. Then, this metal layer 12 is lifted off using the implantation mask 11 to form the source electrode 7 and drain electrode 8 shown in FIG. 1(f).

【0019】次いで、ガラス基板1上の全面に、インジ
ウム錫酸化膜(ITO)からなる透明電極を50nm〜
100nmの厚さで堆積し、更に、フォトマスクを用い
てパターニングを行って絵素電極9を形成する。これに
より、図1(g)および図2(b)に示される構造のア
クティブマトリクス基板が作成される。
Next, a transparent electrode made of indium tin oxide (ITO) is deposited on the entire surface of the glass substrate 1 to a thickness of 50 nm to 50 nm.
It is deposited to a thickness of 100 nm, and further patterned using a photomask to form the picture element electrode 9. As a result, an active matrix substrate having the structure shown in FIG. 1(g) and FIG. 2(b) is created.

【0020】上記のように、チャネル保護膜5およびa
−Si層4をパターン形成してから、P+イオンを注入
してコンタクト層6a、6bを形成するものとすると、
コンタクト層6a、6bの側面にも不純物が確実に注入
されるで、イオン注入後にパターン形成されるソース電
極7およびドレイン電極8とコンタクト層6aおよび6
bとの間の電流リークを格段に低減できる。
As mentioned above, the channel protective film 5 and a
-If the Si layer 4 is patterned and then P+ ions are implanted to form the contact layers 6a and 6b,
Since impurities are surely implanted into the side surfaces of contact layers 6a and 6b, source electrode 7 and drain electrode 8 and contact layers 6a and 6, which are patterned after ion implantation, are
It is possible to significantly reduce current leakage between the

【0021】加えて、上記のように注入マスク11の上
部からP+イオンをチャネル保護膜5に注入すれば、チ
ャネル保護膜5の上部に不純物が打ち込まれることがな
い。それ故、不純物を通してコンタクト層6aおよび6
bとソース電極7およびドレイン電極8との間に電流リ
ークを発生することがない。
In addition, if P+ ions are implanted into the channel protection film 5 from above the implantation mask 11 as described above, impurities are not implanted into the top of the channel protection film 5. Therefore, contact layers 6a and 6 can be formed through impurities.
No current leakage occurs between b and source electrode 7 and drain electrode 8.

【0022】更には、注入マスク11をリフトオフして
ソース電極7およびドレイン電極8を形成するので、パ
ターンニングプロセスを行う必要がない。従って、工程
数の削減および製造時間の短縮が図れるので、簡略化さ
れた効率のよい製造プロセスを享受できる。
Furthermore, since the source electrode 7 and drain electrode 8 are formed by lifting off the implantation mask 11, there is no need to perform a patterning process. Therefore, the number of steps and manufacturing time can be reduced, so a simplified and efficient manufacturing process can be enjoyed.

【0023】図3は本発明の他の実施例を示しており、
この実施例ではチャネル保護膜を有しないアクティブマ
トリクス基板の製造方法を示している。すなわち、図3
(a)に示すように、まず、上記実施例の図1(a)と
同様にして、スパッタリング法によってガラス基板1の
表面にTaを200nm〜400nmの厚さに堆積し、
フォトマスクを用いてゲート電極2をパターン形成する
。次いで、ゲート電極2を覆うようにしてガラス基板1
上の全面に、プラズマCVD法によってSiNxからな
る厚さ200nm〜500nmのゲート絶縁膜3、厚さ
20nm〜50nmのa−Si層4を堆積し、次いで、
a−Si層4上にレジスト10を塗布してa−Si層4
のパターンでフォトリソグラフィを行って、図3(b)
に示すように、a−Si層4をパターン形成する。
FIG. 3 shows another embodiment of the present invention,
This example shows a method of manufacturing an active matrix substrate without a channel protective film. That is, Figure 3
As shown in (a), Ta is first deposited to a thickness of 200 nm to 400 nm on the surface of a glass substrate 1 by a sputtering method in the same manner as in FIG. 1 (a) of the above embodiment.
Gate electrode 2 is patterned using a photomask. Next, the glass substrate 1 is placed so as to cover the gate electrode 2.
A gate insulating film 3 made of SiNx with a thickness of 200 nm to 500 nm and an a-Si layer 4 with a thickness of 20 nm to 50 nm are deposited on the entire surface by plasma CVD, and then
A resist 10 is applied on the a-Si layer 4 to form the a-Si layer 4.
Photolithography was performed using the pattern shown in Figure 3(b).
The a-Si layer 4 is patterned as shown in FIG.

【0024】次いで、図3(b)に示すように、フォト
リソグラフィを行って注入マスク11をパターン形成す
る。そして、図3(c)に示すように、この注入マスク
11の上部よりa−Si層4にP+イオンを注入してコ
ンタクト層6a及び6bを形成する(図3(d))。
Next, as shown in FIG. 3(b), photolithography is performed to pattern the implantation mask 11. Then, as shown in FIG. 3C, P+ ions are implanted into the a-Si layer 4 from above the implantation mask 11 to form contact layers 6a and 6b (FIG. 3D).

【0025】次いで、図3(e)に示すように、スパッ
タリング法により、200nm〜400nmの厚さのT
i又はMoの金属層12を上記コンタクト層6a、6b
等を覆うようにしてガラス基板1上の全面に形成する。 次に、この金属層12を前記注入マスク11を用いてリ
フトオフし、これによりソース電極7及びドレイン電極
8を形成する(図3(f))。そして、ガラス基板1上
の全面にインジウム錫酸化膜(ITO)からなる透明電
極を50nm〜100nmの厚さで堆積し、更に、フォ
トマスクを用いてパターニングを行って絵素電極9を形
成する。これにより、図3(g)に示される構造のアク
ティブマトリクス基板が作成される。
Next, as shown in FIG. 3(e), a T layer with a thickness of 200 nm to 400 nm is formed by sputtering.
The metal layer 12 of i or Mo is connected to the contact layers 6a, 6b.
It is formed on the entire surface of the glass substrate 1 so as to cover the other parts. Next, this metal layer 12 is lifted off using the implantation mask 11, thereby forming a source electrode 7 and a drain electrode 8 (FIG. 3(f)). Then, a transparent electrode made of indium tin oxide (ITO) is deposited on the entire surface of the glass substrate 1 to a thickness of 50 nm to 100 nm, and further patterned using a photomask to form the picture element electrode 9. As a result, an active matrix substrate having the structure shown in FIG. 3(g) is created.

【0026】この実施例による場合も上記実施例同様の
効果、すなわち、コンタクト層6a、6bの側面にも不
純物が確実に注入されるで、イオン注入後にパターン形
成されるソース電極7およびドレイン電極8とコンタク
ト層6aおよび6bとの間に発生する電流リークを格段
に低減できる、工程数の削減および製造時間の短縮が図
れ、簡略化された効率のよい製造プロセスを享受できる
といった効果を奏する。
This embodiment also has the same effect as the above embodiment, that is, the impurities are reliably implanted also into the side surfaces of the contact layers 6a and 6b, so that the source electrode 7 and drain electrode 8 patterned after ion implantation are It is possible to significantly reduce current leakage occurring between the contact layer 6a and the contact layer 6a and 6b, to reduce the number of steps and manufacturing time, and to enjoy a simplified and efficient manufacturing process.

【0027】[0027]

【発明の効果】以上の本発明方法によれば、コンタクト
層とソース電極およびドレイン電極との間の電流リーク
を格段に低減できるので、TFT特性のIoff電流が
低減される。それ故、TFT特性の優れたアクティブマ
トリクス基板を実現できる。しかも、レジストをリフト
オフしてソース電極及びドレイン電極を形成するので、
パターニングプロセスが不要になる。従って、工程数の
削減および製造時間の短縮が図れるので、効率のよい製
造プロセスを享受できることになる。
According to the above-described method of the present invention, current leakage between the contact layer and the source and drain electrodes can be significantly reduced, so that the Ioff current of TFT characteristics is reduced. Therefore, an active matrix substrate with excellent TFT characteristics can be realized. Moreover, since the resist is lifted off to form the source and drain electrodes,
No patterning process is required. Therefore, the number of steps and manufacturing time can be reduced, so that an efficient manufacturing process can be enjoyed.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明方法の製造工程を示す工程図。FIG. 1 is a process diagram showing the manufacturing process of the method of the present invention.

【図2】本発明方法によって作成されるアクティブマト
リクス基板の製造工程中における平面構造の変化を示す
図面。
FIG. 2 is a drawing showing changes in the planar structure during the manufacturing process of an active matrix substrate produced by the method of the present invention.

【図3】本発明方法の他の実施例を示す工程図。FIG. 3 is a process diagram showing another embodiment of the method of the present invention.

【図4】従来のイオン注入によるアクティブマトリクス
基板の製造方法を示す工程図。
FIG. 4 is a process diagram showing a conventional method of manufacturing an active matrix substrate by ion implantation.

【符号の説明】[Explanation of symbols]

1  ガラス基板 2  ゲート電極 3  ゲート絶縁膜 4  半導体層(a−Si層) 5  チャネル保護膜 6a、6b  コンタクト層 7  ソース電極 8  ドレイン電極 9  絵素電極 10  レジスト 11  レジスト(注入マスク) 1 Glass substrate 2 Gate electrode 3 Gate insulating film 4 Semiconductor layer (a-Si layer) 5 Channel protective film 6a, 6b Contact layer 7 Source electrode 8 Drain electrode 9 Picture element electrode 10 Resist 11 Resist (injection mask)

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】絶縁基板上にゲート電極と、該ゲート電極
とゲート絶縁膜、半導体層及びコンタクト層を介して少
なくとも一部が重畳するドレイン電極と、該ゲート電極
と該半導体層を介して少なくとも一部が重畳するソース
電極とを有する薄膜トランジスタをスイッチング素子に
用いたアクティブマトリクス基板の製造方法において、
レジストをパターン形成し、その上部より、パターン形
成された該半導体層にイオン注入を行って該コンタクト
層を形成する第1の工程と、該レジストを用いたリフト
オフにより該ドレイン電極および該ソース電極を形成す
る第2の工程とを含むアクティブマトリクス基板の製造
方法。
1. A gate electrode on an insulating substrate, a drain electrode that at least partially overlaps with the gate electrode via a gate insulating film, a semiconductor layer, and a contact layer; In a method for manufacturing an active matrix substrate using a thin film transistor having a partially overlapping source electrode as a switching element,
A first step of patterning a resist and implanting ions into the patterned semiconductor layer from above to form the contact layer; and a lift-off using the resist to form the drain electrode and the source electrode. and a second step of forming an active matrix substrate.
【請求項2】チャネル保護膜上にレジストをパターン形
成し、その上部よりイオン注入を行う請求項1記載のア
クティブマトリクス基板の製造方法。
2. The method of manufacturing an active matrix substrate according to claim 1, wherein a resist is patterned on the channel protective film, and ions are implanted from above.
JP3012004A 1990-12-28 1991-02-01 Production of active matrix substrate Pending JPH04247433A (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP3012004A JPH04247433A (en) 1991-02-01 1991-02-01 Production of active matrix substrate
EP91312014A EP0493113B1 (en) 1990-12-28 1991-12-24 A method for producing a thin film transistor and an active matrix substrate for liquid crystal display devices
DE69125260T DE69125260T2 (en) 1990-12-28 1991-12-24 A method of manufacturing a thin film transistor and an active matrix substrate for liquid crystal display devices
US07/813,385 US5286659A (en) 1990-12-28 1991-12-26 Method for producing an active matrix substrate
KR1019910025097A KR950003939B1 (en) 1990-12-28 1991-12-28 Making method of active matrix substrante
US08/154,116 US5474941A (en) 1990-12-28 1993-11-18 Method for producing an active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3012004A JPH04247433A (en) 1991-02-01 1991-02-01 Production of active matrix substrate

Publications (1)

Publication Number Publication Date
JPH04247433A true JPH04247433A (en) 1992-09-03

Family

ID=11793442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3012004A Pending JPH04247433A (en) 1990-12-28 1991-02-01 Production of active matrix substrate

Country Status (1)

Country Link
JP (1) JPH04247433A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119256A (en) * 1986-11-06 1988-05-23 Matsushita Electric Ind Co Ltd Manufacture of active matrix substrate
JPH02196222A (en) * 1989-01-25 1990-08-02 Matsushita Electric Ind Co Ltd Production of active matrix substrate
JPH02295132A (en) * 1989-05-09 1990-12-06 Fujitsu Ltd Manufacture of thin-film transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119256A (en) * 1986-11-06 1988-05-23 Matsushita Electric Ind Co Ltd Manufacture of active matrix substrate
JPH02196222A (en) * 1989-01-25 1990-08-02 Matsushita Electric Ind Co Ltd Production of active matrix substrate
JPH02295132A (en) * 1989-05-09 1990-12-06 Fujitsu Ltd Manufacture of thin-film transistor

Similar Documents

Publication Publication Date Title
US20010003657A1 (en) Method for manufacturing a thin-film transistor
JPH02260661A (en) Film transistor for active matrix liquid circuit dioplag element
US6309903B2 (en) Method for manufacturing fringe field switching mode liquid crystal display device
US20070254415A1 (en) Thin film transistor substrate, method of manufacturing the same and method of manufacturing liquid crystal display panel including the same
JPH0613405A (en) Thin film transistor and manufacture thereof
JPH06204247A (en) Manufacture of thin film transistor
JP2634505B2 (en) Thin film transistor and method of manufacturing the same
US5466618A (en) Method for fabricating a thin film transistor for a liquid crystal display
TW400653B (en) Thin film transistor, LCD having thin film transistors, and method for making TFT array board
JP3210196B2 (en) Thin film transistor and manufacturing method thereof
JPH034566A (en) Thin film field effect transistor and manufacture thereof
JP2694912B2 (en) Active matrix substrate manufacturing method
JPH04247433A (en) Production of active matrix substrate
JP3419073B2 (en) Thin film transistor, method of manufacturing the same, and active matrix liquid crystal display device
JPH07142737A (en) Manufacture of thin-film transistor
JP3322978B2 (en) Method for manufacturing thin film transistor
JPH0685440B2 (en) Thin film transistor
JP2905641B2 (en) Method for manufacturing thin film transistor
JPH04111322A (en) Manufacture of thin film transistor
KR100205868B1 (en) A dual gate thin film transistor and a method of fabricating the same
JPH09326493A (en) Thin film transistor and fabrication thereof
JP2505662B2 (en) Method for manufacturing thin film transistor
KR0156215B1 (en) Fully self-aligned thin film transistor
KR100459211B1 (en) Polysilicon Thin Film Transistor, Method For Fabricating The Same And Method For Fabricating Liquid Crystal Display Device By Said Method
JP2709214B2 (en) Method for manufacturing thin film transistor

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970918