JP2694912B2 - Active matrix substrate manufacturing method - Google Patents
Active matrix substrate manufacturing methodInfo
- Publication number
- JP2694912B2 JP2694912B2 JP40895990A JP40895990A JP2694912B2 JP 2694912 B2 JP2694912 B2 JP 2694912B2 JP 40895990 A JP40895990 A JP 40895990A JP 40895990 A JP40895990 A JP 40895990A JP 2694912 B2 JP2694912 B2 JP 2694912B2
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- protective film
- semiconductor layer
- matrix substrate
- channel protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、液晶表示装置等に使用
されるアクティブマトリクス基板の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an active matrix substrate used in a liquid crystal display device or the like.
【0002】[0002]
【従来の技術】図3はこの種のアクティブマトリクス基
板の製造方法の一従来例を示しており、図3(a)に示
すように、ガラス基板1上にゲート電極2をまず形成
し、次いで、ゲート電極2上にゲート絶縁膜3を形成
し、その後、絶縁膜3上に半導体層4を形成する。次い
で、半導体層4のゲート電極2の上方に相当する部分に
チャネル保護膜5をパターン形成する。そして、チャネ
ル保護膜5の上方よりP+イオンを注入し、半導体層4
の表面側にコンタクト層6a及び6bを形成する。次い
で、フォトリソグラフィとエツチングによりコンタクト
層6a、6bの不要部分を取り除いて図3(b)に示す
コンタクト層6a、6bをパターン形成する。2. Description of the Related Art FIG. 3 shows a conventional example of a method of manufacturing an active matrix substrate of this type. As shown in FIG. 3A, a gate electrode 2 is first formed on a glass substrate 1 and then a gate electrode 2 is formed. Then, the gate insulating film 3 is formed on the gate electrode 2, and then the semiconductor layer 4 is formed on the insulating film 3. Then, a channel protective film 5 is patterned on a portion of the semiconductor layer 4 above the gate electrode 2. Then, P + ions are implanted from above the channel protective film 5 to form the semiconductor layer 4
Contact layers 6a and 6b are formed on the surface side of the. Then, unnecessary portions of the contact layers 6a and 6b are removed by photolithography and etching to form the contact layers 6a and 6b shown in FIG. 3B by patterning.
【0003】そして、上記のようにしてパターン形成さ
れたコンタクト層6a、6bの上部に、図4に示すソー
ス電極7およびドレイン電極8をパターン形成して薄膜
トランジスタ(以下TFT:Thin Film Tr
ansistorと称する)が形成される。そして、以
上のようにして形成されたTFTを覆って基板1の全面
に層間絶縁膜9が形成され、該層間絶縁膜9に設けられ
たコンタクトホール90を通してTFTのドレイン電極
8に絵素電極10が電気的に接続される。Then, the source electrode 7 and the drain electrode 8 shown in FIG. 4 are patterned on the contact layers 6a and 6b patterned as described above to form a thin film transistor (hereinafter referred to as TFT: Thin Film Tr).
(this is called an anistor) is formed. Then, the interlayer insulating film 9 is formed on the entire surface of the substrate 1 so as to cover the TFT formed as described above, and the pixel electrode 10 is formed on the drain electrode 8 of the TFT through the contact hole 90 provided in the interlayer insulating film 9. Are electrically connected.
【0004】[0004]
【発明が解決しようとする課題】ところで、上記の方法
によれば、半導体層4にイオン注入を行った後でコンタ
クト層6a、6bがパターン形成されるため、パターン
形成後のコンタクト層6a、6bの側面にはコンタクト
層が形成されない。このため、パターン形成した後に、
コンタクト層6a及び6bそれぞれにソース電極7及び
ドレイン電極8をパターン形成すると、コンタクト層6
a及び6bとソース電極7及びドレイン電極8の間に電
流リークが発生し、TFT特性が劣化するという欠点が
ある。By the way, according to the above method, since the contact layers 6a and 6b are patterned after ion implantation into the semiconductor layer 4, the contact layers 6a and 6b after the pattern formation are formed. A contact layer is not formed on the side surface of the. Therefore, after forming the pattern,
When the source electrode 7 and the drain electrode 8 are patterned on the contact layers 6a and 6b, respectively,
There is a drawback that current leakage occurs between a and 6b and the source electrode 7 and the drain electrode 8 and the TFT characteristics are deteriorated.
【0005】加えて、半導体層4の上にチャネル保護膜
5をパターン形成し、その上方よりP+イオンを注入す
る際に、上記従来方法ではそのままP+イオンを注入し
ていたため、チャネル保護膜5上にも不純物が僅かなが
ら打ち込まれる。そのため、イオン注入を行い、コンタ
クト層6a、6bをパターン形成した後、コンタクト層
6a及び6bそれぞれにソース電極7及びドレイン電極
8をパターン形成すると、チャネル保護膜5に僅かに打
ち込まれた不純物を通して、コンタクト層6a及び6b
とソース電極7及びドレイン電極8の間に電流リークが
発生し、上記同様にTFT特性が劣化するという欠点が
ある。[0005] In addition, the channel protective film 5 is patterned on the semiconductor layer 4, when implanting P + ions from its upper, above since the conventional method has been implanted with P + ions as the channel protective film A slight amount of impurities is also implanted on the surface of the metal 5. Therefore, ion implantation is performed to form the contact layers 6a and 6b, and then the source electrode 7 and the drain electrode 8 are formed on the contact layers 6a and 6b, respectively. Contact layers 6a and 6b
A current leak occurs between the source electrode 7 and the drain electrode 8 and the TFT characteristics are deteriorated similarly to the above.
【0006】本発明は、このような従来技術の欠点を解
消するものであり、イオン注入を用いて良好なTFT特
性が得られるアクティブマトリクス基板の製造方法を提
供することを目的とする。The present invention solves the above-mentioned drawbacks of the prior art, and an object of the present invention is to provide a method of manufacturing an active matrix substrate which can obtain good TFT characteristics by using ion implantation.
【0007】[0007]
【課題を解決するための手段】本発明のアクティブマト
リクス基板の製造方法は、薄膜トランジスタをスイッチ
ング素子に用いたアクティブマトリクス基板の製造方法
において、絶縁性基板上にゲート電極をパターニングす
る工程と、該ゲート電極を覆うようにして該絶縁性基板
上に、ゲート絶縁膜、半導体層及びチャネル保護膜を順
次堆積する工程と、該チャネル保護膜上にレジストを形
成し、該半導体層のパターンで該半導体層び該チャネル
保護膜をパターニングする工程と、該レジストをマスク
として該チャネル保護膜を更にパターニングする工程
と、該チャネル保護膜上に該レジストを残存させた状態
で、その上方よりイオン注入を行って、該レジストによ
って覆われていない該半導体層の表面領域にコンタクト
層を形成する工程と、該コンタクト層及び該チャネル保
護膜の上に一部がこれらと重畳するソース電極及びドレ
イン電極を形成する工程とを包含しており、そのことに
より上記目的が達成される。A method of manufacturing an active matrix substrate according to the present invention is a thin film transistor switch.
In a method of manufacturing an active matrix substrate used for a switching element, a gate electrode is patterned on an insulating substrate.
And the insulating substrate so as to cover the gate electrode.
A gate insulating film, a semiconductor layer, and a channel protective film in this order
Next, a step of depositing and forming a resist on the channel protective film.
The semiconductor layer and the channel in the pattern of the semiconductor layer.
Patterning the protective film and masking the resist
Patterning the channel protection film as
And a state in which the resist remains on the channel protective film
Then, ion implantation is performed from above and the resist is removed.
Contact to the surface area of the semiconductor layer not covered by
A step of forming a layer, the contact layer and the channel protective layer.
The source electrode and the drain partly overlap with these on the protective film.
And a step of forming an in-electrode, which achieves the above object.
【0008】[0008]
【0009】[0009]
【作用】上記工程によれば、まず第1に、半導体層の表
面領域にコンタクト層を形成するためのイオン注入が、
チャネル保護膜上にレジストを残存させた状態で行われ
るので、チャネル保護膜上に不純物が打ち込まれない。
従って、チャネル保護膜上にソース電極及びドレイン電
極を一部が重畳する状態でパターン形成しても、ソース
電極及びドレイン電極との間に電流リークを発生するこ
とがない。第2に、半導体層をパターン形成した後に、
レジストによって覆われていない半導体層の表面領域に
コンタクト層を形成するので、半導体層の側面にも不純
物がドーピングされることになる。従って、イオン注入
後にパターン形成されるソース電極及びドレイン電極と
コンタクト層の両側面との間に電流リークが発生しない
(或いはこの電流リークを格段に低減できる)。 According to the above process, first of all, the surface of the semiconductor layer is formed.
Ion implantation for forming a contact layer in the surface region
It is performed with the resist left on the channel protective film.
Therefore, impurities are not implanted into the channel protection film.
Therefore, the source electrode and the drain electrode are formed on the channel protective film.
Even if a pattern is formed with the poles partially overlapping, the source
Current leakage may occur between the electrode and the drain electrode.
And not. Second, after patterning the semiconductor layer,
In the surface area of the semiconductor layer not covered by the resist
Since the contact layer is formed, it is impure on the side surface of the semiconductor layer.
Things will be doped. Therefore, ion implantation
Source and drain electrodes that will be patterned later
No current leakage between both sides of the contact layer
(Or, this current leak can be reduced significantly).
【0010】また、半導体層をパターン形成してからイ
オン注入を行ってコンタクト層を形成するので、半導体
層の側面にも不純物がドーピングされることになる。従
って、イオン注入後にソース電極及びドレイン電極をパ
ターン形成しても、イオン注入を行ったコンタクト層の
側面とソース電極及びドレイン電極との間に発生する電
流リークを低減することができる。Moreover, since the contact layer is formed by ion-implanting the semiconductor layer after patterning it, impurities are also doped on the side surface of the semiconductor layer. Therefore, even if the source electrode and the drain electrode are patterned after the ion implantation, it is possible to reduce the current leak that occurs between the side surface of the contact layer where the ion implantation is performed and the source electrode and the drain electrode.
【0011】[0011]
【実施例】以下本発明の実施例を説明する。Embodiments of the present invention will be described below.
【0012】図1は本発明のアクティブマトリクス基板
の製造方法を示しており、以下に示す工程を経て図2に
示すアクティブマトリクス基板が作成される。FIG. 1 shows a method of manufacturing an active matrix substrate according to the present invention, and the active matrix substrate shown in FIG. 2 is produced through the following steps.
【0013】図1(a)に示すように、まずガラス基板
1上にスパッタリング法によってTaを300nmの厚
さで堆積する。次いで、この状態からTa層の上にフォ
トマスクを用いてゲート電極2をパターン形成する。そ
の後、ゲート電極2を覆うようにしてガラス基板1上の
全面に、プラズマCVD法によってSiNxからなる厚
さ300nmのゲート絶縁膜3、厚さ30nmのアモル
ファスシリコン(以下「a−Si」と称す)層4及びS
iNxからなる厚さ200nmのチャネル保護膜5をこ
の順に順次堆積する。次いで、最上層のチャネル保護膜
5上にレジスト11を塗布してa−Siのパターンでフ
ォトリソグラフィを行って、図1(b)に示すa−Si
層4とチャネル保護膜5をパターン形成する。As shown in FIG. 1A, first, Ta is deposited on the glass substrate 1 to a thickness of 300 nm by a sputtering method. Then, from this state, the gate electrode 2 is patterned on the Ta layer using a photomask. After that, the gate insulating film 3 made of SiNx and having a thickness of 300 nm and the amorphous silicon having a thickness of 30 nm are formed on the entire surface of the glass substrate 1 so as to cover the gate electrode 2 by the plasma CVD method. Layer 4 and S
A 200 nm-thick channel protection film 5 made of iNx is sequentially deposited in this order. Next, a resist 11 is applied on the uppermost channel protection film 5, and photolithography is performed with a pattern of a-Si to form a-Si shown in FIG.
The layer 4 and the channel protection film 5 are patterned.
【0014】次いで、この状態からフォトリソグラフィ
を行って、図1(c)に示すチャネル保護膜5をパター
ン形成する。この状態において、パターン形成されたチ
ャネル保護膜5上にはレジスト11が残存している。Next, photolithography is performed from this state to pattern-form the channel protection film 5 shown in FIG. In this state, the resist 11 remains on the patterned channel protection film 5.
【0015】次いで、図1(c)に示すように、レジス
ト11を剥離せずに、この状態でチャネル保護膜5の上
方よりP+イオンを注入する。これにより、図1(d)
に示すコンタクト層6a及び6bが形成される。Then, as shown in FIG. 1C, P + ions are implanted from above the channel protective film 5 in this state without peeling off the resist 11. As a result, FIG. 1 (d)
Contact layers 6a and 6b shown in are formed.
【0016】次いで、スパッタリング法により300n
mの厚さのTi又はMoの金属層をガラス基板1上の全
面に形成し、この金属層をフォトマスクを用いてパター
ンニングして、図2に示すソース電極7及びドレイン電
極8を形成する。そして、ガラス基板1上の全面にイン
ジウム錫酸化膜(ITO)からなる透明電極を80nm
の厚さで堆積させ、この状態からフォトマスクを用いて
パターンニングを行って、絵素電極10を形成する。こ
れにより、本発明のアクティブマトリクス基板が作成さ
れる。Next, 300n is formed by the sputtering method.
A metal layer of Ti or Mo having a thickness of m is formed on the entire surface of the glass substrate 1, and the metal layer is patterned using a photomask to form the source electrode 7 and the drain electrode 8 shown in FIG. . A transparent electrode made of indium tin oxide (ITO) is formed on the entire surface of the glass substrate 1 to a thickness of 80 nm.
And is patterned with a photomask from this state to form the pixel electrode 10. As a result, the active matrix substrate of the present invention is produced.
【0017】このようにして作成されるアクティブマト
リクス基板によれば、上記作用の項で述べた理由によ
り、コンタクト層6a、6bとソース電極7及びドレイ
ン電極8との間の電流リークがない(若しくは電流リー
クを格段に低減できる)、TFT特性の良好なアクティ
ブマトリクス基板が得られる。According to the active matrix substrate thus manufactured, there is no current leakage between the contact layers 6a and 6b and the source electrode 7 and the drain electrode 8 (or because of the reason described in the above-mentioned action). An active matrix substrate having excellent TFT characteristics can be obtained).
【0018】[0018]
【発明の効果】以上の本発明方法によれば、まず第1
に、半導体層の表面領域にコンタクト層を形成するため
のイオン注入が、チャネル保護膜上にレジストを残存さ
せた状態で行われるので、チャネル保護膜上に不純物が
打ち込まれない。従って、チャネル保護膜上にソース電
極及びドレイン電極を一部が重畳する状態でパターン形
成しても、ソース電極及びドレイン電極との間に電流リ
ークを発生することがない。第2に、半導体層をパター
ン形成した後に、レジストによって覆われていない半導
体層の表面領域にコンタクト層を形成するので、半導体
層の側面にも不純物がドーピングされることになる。従
って、イオン注入後にパターン形成されるソース電極及
びドレイン電極とコンタクト層の両側面との間に電流リ
ークが発生しない(或いはこの電流リークを格段に低減
できる)。この結果、本発明によれば、ソース電極とド
レイン電極間で電流リークが発生せず、かつコンタクト
層の両側面とソース電極及びドレイン電極との間で電流
リークが発生しないので、Ioff電流を低減できるT
FT特性の良好なアクティブマトリクス基板を得ること
ができる、といった効果を奏することができる。 According to the method of the present invention described above, firstly,
To form a contact layer on the surface area of the semiconductor layer
Ion implantation leaves the resist on the channel protective film.
Since it is performed in a state in which the impurities are left on the channel protective film,
Not driven. Therefore, the source electrode on the channel protective film is
Pattern shape with the electrode and drain electrode partially overlapping
Even if it is formed, there is a current leakage between the source electrode and the drain electrode.
It does not generate slush. Second, the semiconductor layer is patterned.
After formation, the semiconductor is not covered by resist
Since the contact layer is formed on the surface area of the body layer,
The side surface of the layer will also be doped with impurities. Obedience
The source electrode and the patterned electrode after ion implantation.
Current between the drain electrode and both sides of the contact layer.
Does not occur (or this current leakage is significantly reduced)
it can). As a result, according to the present invention, the source electrode and the drain electrode are
No current leakage between the rain electrodes and contact
The current between both sides of the layer and the source and drain electrodes
Since leakage does not occur, Ioff current can be reduced T
To obtain an active matrix substrate with good FT characteristics
It is possible to achieve the effect of being able to.
【図1】本発明のアクティブマトリクス基板の製造方法
を示す工程図。FIG. 1 is a process drawing showing a method for manufacturing an active matrix substrate of the present invention.
【図2】本発明方法により製造されるアクティブマトリ
クス基板を示す断面図。FIG. 2 is a sectional view showing an active matrix substrate manufactured by the method of the present invention.
【図3】従来の製造方法を示す工程図。FIG. 3 is a process drawing showing a conventional manufacturing method.
【図4】従来方法により製造されるアクティブマトリク
ス基板を示す断面図。FIG. 4 is a cross-sectional view showing an active matrix substrate manufactured by a conventional method.
1 ガラス基板 2 ゲート電極 3 ゲート絶縁膜 4 半導体層 5 チャネル保護膜 6a、6b コンタクト層 7 ソース電極 8 ドレイン電極 9 層間絶縁膜 10 絵素電極 11 レジスト 1 glass substrate 2 gate electrode 3 gate insulating film 4 semiconductor layer 5 channel protective film 6a, 6b contact layer 7 source electrode 8 drain electrode 9 interlayer insulating film 10 picture element electrode 11 resist
───────────────────────────────────────────────────── フロントページの続き (72)発明者 島田 康憲 大阪市阿倍野区長池町22番22号 シャー プ株式会社内 (72)発明者 森本 弘 大阪市阿倍野区長池町22番22号 シャー プ株式会社内 (56)参考文献 特開 平2−196222(JP,A) 特開 平2−224254(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yasunori Shimada, 22-22 Nagaikecho, Abeno-ku, Osaka City, Sharp Corp. (72) Inventor, Hiroshi Morimoto, 22-22, Nagaikecho, Abeno-ku, Osaka City, Sharp Corporation (56) References JP-A-2-196222 (JP, A) JP-A-2-224254 (JP, A)
Claims (2)
用いたアクティブマトリクス基板の製造方法において、絶縁性基板上にゲート電極をパターニングする工程と、 該ゲート電極を覆うようにして該絶縁性基板上に、ゲー
ト絶縁膜、半導体層及びチャネル保護膜を順次堆積する
工程と、 該チャネル保護膜上にレジストを形成し、該半導体層の
パターンで該半導体層び該チャネル保護膜をパターニン
グする工程と、 該レジストをマスクとして該チャネル保護膜を更にパタ
ーニングする工程と、 該チャネル保護膜上に該レジストを残存させた状態で、
その上方よりイオン注入を行って、該レジストによって
覆われていない該半導体層の表面領域にコンタクト層を
形成する工程と、 該コンタクト層及び該チャネル保護膜の上に一部がこれ
らと重畳するソース電極及びドレイン電極を形成する工
程とを包含する アクティブマトリクス基板の製造方法。1. A thin film transistor as a switching element
In the method of manufacturing an active matrix substrate used, a step of patterning a gate electrode on an insulating substrate, and a gate on the insulating substrate so as to cover the gate electrode.
Insulating film, semiconductor layer, and channel protection film are sequentially deposited
Step, forming a resist on the channel protective film,
Patterning the semiconductor layer and the channel protective film in a pattern
And a step of further patterning the channel protective film using the resist as a mask.
In the step of performing the heating and the state in which the resist remains on the channel protective film,
Ion implantation is performed from above and the resist is used.
A contact layer is provided on the surface area of the uncovered semiconductor layer.
Part of this process on the contact layer and the channel protective film
To form the source and drain electrodes that overlap each other
A method of manufacturing an active matrix substrate including:
イオン注入を行って前記コンタクト層を形成する請求項
1記載のアクティブマトリクス基板の製造方法。2. The method of manufacturing an active matrix substrate according to claim 1, wherein the contact layer is formed by performing ion implantation after patterning the semiconductor layer.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP40895990A JP2694912B2 (en) | 1990-12-28 | 1990-12-28 | Active matrix substrate manufacturing method |
EP91312014A EP0493113B1 (en) | 1990-12-28 | 1991-12-24 | A method for producing a thin film transistor and an active matrix substrate for liquid crystal display devices |
DE69125260T DE69125260T2 (en) | 1990-12-28 | 1991-12-24 | A method of manufacturing a thin film transistor and an active matrix substrate for liquid crystal display devices |
US07/813,385 US5286659A (en) | 1990-12-28 | 1991-12-26 | Method for producing an active matrix substrate |
KR1019910025097A KR950003939B1 (en) | 1990-12-28 | 1991-12-28 | Making method of active matrix substrante |
US08/154,116 US5474941A (en) | 1990-12-28 | 1993-11-18 | Method for producing an active matrix substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP40895990A JP2694912B2 (en) | 1990-12-28 | 1990-12-28 | Active matrix substrate manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04233512A JPH04233512A (en) | 1992-08-21 |
JP2694912B2 true JP2694912B2 (en) | 1997-12-24 |
Family
ID=18518349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP40895990A Expired - Fee Related JP2694912B2 (en) | 1990-12-28 | 1990-12-28 | Active matrix substrate manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2694912B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5471330A (en) * | 1993-07-29 | 1995-11-28 | Honeywell Inc. | Polysilicon pixel electrode |
CN103165471A (en) * | 2013-02-19 | 2013-06-19 | 京东方科技集团股份有限公司 | Thin film transistor and manufacture method and display device thereof |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2678044B2 (en) * | 1989-01-25 | 1997-11-17 | 松下電器産業株式会社 | Active matrix substrate manufacturing method |
JP2793620B2 (en) * | 1989-02-27 | 1998-09-03 | 株式会社日立製作所 | Thin film transistor, method of manufacturing the same, matrix circuit substrate using the same, and image display device |
-
1990
- 1990-12-28 JP JP40895990A patent/JP2694912B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04233512A (en) | 1992-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3082679B2 (en) | Thin film transistor and method of manufacturing the same | |
US5976902A (en) | Method of fabricating a fully self-aligned TFT-LCD | |
US6746905B1 (en) | Thin film transistor and manufacturing process therefor | |
KR0156178B1 (en) | Method for producing lcd device | |
JPH11109406A (en) | Display device and its production | |
JP2780673B2 (en) | Active matrix type liquid crystal display device and manufacturing method thereof | |
US5767531A (en) | Thin-film transistor, method of fabricating the same, and liquid-crystal display apparatus | |
KR100343307B1 (en) | A method for manufacturing a thin film transistor | |
JP2678044B2 (en) | Active matrix substrate manufacturing method | |
KR100552296B1 (en) | Manufacturing Method of Polycrystalline Silicon Thin Film Transistor Board | |
JP2694912B2 (en) | Active matrix substrate manufacturing method | |
JPS62214669A (en) | Self-aligned amorphous silicon thin film transistor and manufacture thereof | |
JP2634505B2 (en) | Thin film transistor and method of manufacturing the same | |
TW400653B (en) | Thin film transistor, LCD having thin film transistors, and method for making TFT array board | |
JP2719252B2 (en) | Thin film transistor | |
JP3210196B2 (en) | Thin film transistor and manufacturing method thereof | |
JP3801687B2 (en) | Thin film transistor and method for manufacturing the same | |
JP3419073B2 (en) | Thin film transistor, method of manufacturing the same, and active matrix liquid crystal display device | |
JPH10173195A (en) | Thin film transistor and its manufacturing method | |
JP3175390B2 (en) | Thin film transistor and method of manufacturing the same | |
JPH07142737A (en) | Manufacture of thin-film transistor | |
JPH04269837A (en) | Manufacture of thin-film transistor | |
JP2905641B2 (en) | Method for manufacturing thin film transistor | |
JPH09246554A (en) | Manufacture of thin-film transistor and liquid-crystal display device | |
KR0156180B1 (en) | Method for producing lcd device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970828 |
|
LAPS | Cancellation because of no payment of annual fees |