KR0156180B1 - Method for producing lcd device - Google Patents
Method for producing lcd deviceInfo
- Publication number
- KR0156180B1 KR0156180B1 KR1019950036364A KR19950036364A KR0156180B1 KR 0156180 B1 KR0156180 B1 KR 0156180B1 KR 1019950036364 A KR1019950036364 A KR 1019950036364A KR 19950036364 A KR19950036364 A KR 19950036364A KR 0156180 B1 KR0156180 B1 KR 0156180B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- insulating film
- electrode
- depositing
- interlayer insulating
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
Abstract
본 발명은 액정표시 소자에 관한 것으로, 투명 절연기판상에 다결정 실리콘을 형성하고 패터닝 하여 반도체층을 형성하는 공정과, 상기 반도체층상에 게이트 절연막을 형성하고, 게이트 절연막상에 전극물질을 증착하고 채널영역상에만 남도록 패터닝하는 공정과, 상기 패터닝 되어진 게이트 전극을 마스크로 하여 상기 반도체층에 불순물 이온주입을 하고 열처리 공정으로 소오스/드레인 영역 및 화소전극 영역을 형성하는 공정과, 전면에 제1층간 절연막을 형성한 후 소오스 영역상의 게이트 절연막, 제1층간 절연막을 일부 제거하여 콘택홀을 형성하는 공정과, 금속을 증착하고 패터닝 하여 상기 콘택홀상에 금속전극을 형성하는 공정과, 전면에 제2층간 절연막을 형성하고 화소전극 영역의 제1,2층간 절연막을 일부 제거하는 공정과, 전면에 투명전극 물질인 ITO를 증착하여 패터닝하여 스토리지 커패시터의 상부전극을 형성하는 공정과, 전면에 보호막을 증착하는 공정으로 이루어져 스토리지 커패시터(Storage Capacitor) 부분을 투명하게 형성하여 개구율을 향상시키는데 적당하도록한 액정표시 소자의 제조방법에 관한 것이다.The present invention relates to a liquid crystal display device, comprising: forming a semiconductor layer by forming and patterning polycrystalline silicon on a transparent insulating substrate; forming a gate insulating film on the semiconductor layer; depositing an electrode material on the gate insulating film; A process of patterning so as to remain only on an area, implanting impurity ions into the semiconductor layer using the patterned gate electrode as a mask, and forming a source / drain region and a pixel electrode region by a heat treatment process; Forming a contact hole by removing a portion of the gate insulating film and the first interlayer insulating film on the source region and forming a metal electrode on the contact hole by depositing and patterning a metal; Forming a portion of the first and second interlayer insulating films in the pixel electrode region; A process of forming an upper electrode of a storage capacitor by depositing and patterning a material ITO and a process of depositing a protective film on the front surface of the liquid crystal display device to transparently form a portion of a storage capacitor to improve aperture ratio. It relates to a manufacturing method of.
Description
제1도 (a) 내지 (h)는 종래의 액정표시 소자의 공정단면도.1 (a) to (h) are process cross-sectional views of a conventional liquid crystal display device.
제2도 (a)(b)는 종래의 액정표시 소자의 레이아웃도 및 그에 따른 회로구성도.2 (a) and 2 (b) are a layout diagram of a conventional liquid crystal display device and a circuit configuration diagram thereof.
제3도 (a)(b)는 본 발명의 액정표시 소자의 레이아웃도 및 그에 따른 회로구성도.3 (a) and 3 (b) are a layout diagram and a circuit configuration diagram of the liquid crystal display device of the present invention.
제4도 (a) 내지 (g)는 제3도 (a)의 A-A'선에 따른 공정단면도.4 (a) to (g) are cross-sectional views taken along line AA ′ of FIG. 3 (a).
제5도 (a) 내지 (g)는 제3도 (a)의 B-B'선에 따른 공정단면도.(A) to (g) are process cross-sectional views taken along line B-B 'of FIG. 3 (a).
제6도는 제3도 (a)의 C-C'선에 따른 구조단면도.6 is a structural cross-sectional view taken along the line CC ′ of FIG. 3 (a).
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
40 : 투명 절연기판 41 : 다결정 실리콘층40: transparent insulating substrate 41: polycrystalline silicon layer
42 : 게이트 절연막 43 : 게이트 전극42: gate insulating film 43: gate electrode
44 : 제1층간 절연막 45 : 금속 콘택홀44: first interlayer insulating film 45: metal contact hole
46 : 금속전극 47 : 제2층간 절연막46 metal electrode 47 second interlayer insulating film
49 : 투명전극(ITO 등) 50 : 보호막49: transparent electrode (ITO, etc.) 50: protective film
본 발명은 액정표시 소자에 관한 것으로, 특히 스토리지 커패시터(Storage Capacitor)부분을 투명하게 형성하여 개구율을 향상시키는데 적당하도록 한 액정표시 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a method of manufacturing a liquid crystal display device in which a storage capacitor portion is formed to be transparent to improve the aperture ratio.
이하, 첨부된 도면을 참고하여 종래의 액정표시 소자에 대하여 설명하면 다음과 같다.Hereinafter, a conventional liquid crystal display device will be described with reference to the accompanying drawings.
제1도 (a) 내지 (h)는 종래의 액정표시 소자의 공정단면도이고, 제2도 (a)(b)는 종래의 액정표시 소자의 레이아웃도 및 그에 따른 회로구성도이다.1 (a) to (h) are process cross-sectional views of a conventional liquid crystal display element, and FIG. 2 (a) (b) is a layout diagram and a circuit configuration diagram according to the conventional liquid crystal display element.
먼저, 유리나 수정(Quartz) 등의 투명 절연기판(1)상에 제1도 (a)에서와 같이, 다결정 실리콘을 형성하여 패터닝 하여 반도체층(2)을 형성한다.First, the semiconductor layer 2 is formed by forming and patterning polycrystalline silicon on a transparent insulating substrate 1 such as glass or quartz, as shown in FIG.
이어, 제1도 (b)에서와 같이, 상기 투명 절연기판(1)의 전면(全面)에 포토 레지스트(3)를 증착한 후 스토리지 커패시터(Storage Capacitor)의 하부전극을 형성하기 위하여 일정영역의 포토 레지스트(3)가 제거되도록 패터닝 한다.Subsequently, as shown in FIG. 1B, after the photoresist 3 is deposited on the entire surface of the transparent insulating substrate 1, a predetermined region is formed to form a lower electrode of the storage capacitor. The photoresist 3 is patterned to be removed.
그리고 상기 포토 레지스트(3)를 마스크로 하여 P 또는 B 이온을 주입한다(화소구동용 TFT로 N채널 디바이스를 사용할 경우 P(Phosphorus)를, P채널 디바이스를 사용할 경우 B(Boron)을 이온주입 시킨다).P or B ions are implanted using the photoresist 3 as a mask (P (Phosphorus) when an N-channel device is used as a pixel driving TFT, and B (Boron) is implanted when a P-channel device is used). ).
이어, 제1도 (c)에서와 같이, 상기 공정에서 마스크로 이용되었던 포토 레지스트(3)를 제거하고, 상기 반도체층(2)상에 게이트 절연을 위한 게이트 절연막(4)을 형성한다.Subsequently, as shown in FIG. 1C, the photoresist 3 used as a mask in the process is removed, and a gate insulating film 4 for gate insulation is formed on the semiconductor layer 2.
그리고 상기 게이트 절연막(4)상에 게이트 전극형성 물질을 증착하고 채널영역과 스토리지 커패시터가 형성될 부분에만 남도록 패터닝 한다.A gate electrode forming material is deposited on the gate insulating film 4 and patterned so as to remain only in a portion where a channel region and a storage capacitor are to be formed.
이때, 스토리지 커패시터부에는 게이트 전극 패턴이 형성되는데 이 게이트 전극(5)이 스토리지 커패시터의 상부전극이 된다.In this case, a gate electrode pattern is formed in the storage capacitor part, and the gate electrode 5 becomes an upper electrode of the storage capacitor.
그리고 제1도 (d)에서와 같이, 상기 게이트 전극(5)을 마스크로 하여 P 또는 B 이온을 주입하고 열처리 공정으로 상기 주입되어진 불순물을 활성화 시켜 다결정 실리콘 박막 트랜지스터(Poly-Si TFT)의 소오스/드레인 영역을 정의한다.As in FIG. 1 (d), P or B ions are implanted using the gate electrode 5 as a mask, and the source of the poly-Si TFT is activated by activating the implanted impurities through a heat treatment process. Define the / drain area.
이어, 제1도 (e)에서와 같이, 투명 절연기판(1)의 전면에 층간절연을 위한 제1층간 절연막(6)을 증착한 후 데이타 버스라인으로 이용될 금속전극을 형성하기 위하여 소오스 영역상의 게이트 절연막(4) 제1층간 절연막(6)을 식각하여 메탈 콘택홀(7)을 형성한다.Subsequently, as shown in FIG. 1 (e), the source region for forming a metal electrode to be used as a data bus line after depositing the first interlayer insulating film 6 for interlayer insulation on the front surface of the transparent insulating substrate 1. The gate insulating film 4 on the first interlayer insulating film 6 is etched to form a metal contact hole 7.
그리고 제1도 (f)에서와 같이, 상기 메탈 콘택홀(7)상에 금속(8)을 증착하고 패터닝 한다.As shown in FIG. 1 (f), the metal 8 is deposited and patterned on the metal contact hole 7.
이어, 제1도 (g)에서와 같이, 투명 절연기판(1)의 전면에 제2층간 절연막(9)을 형성하고 화소전극을 형성하기 위하여 드레인 영역상의 게이트 절연막(4) 제1,2층간 절연막(6)(9)을 식각하여 화소전극 콘택홀(10)을 형성한다.Subsequently, as shown in FIG. 1G, in order to form the second interlayer insulating film 9 on the front surface of the transparent insulating substrate 1 and to form the pixel electrode, the gate insulating film 4 on the drain region between the first and second layers is formed. The insulating film 6 and 9 are etched to form the pixel electrode contact hole 10.
그리고 제1도 (h)에서와 같이, 상기 화소전극 콘택홀(10) 및 화소영역상에 ITO 등의 투명전극 물질을 증착하고 패터닝 하여 화소전극(11)을 형성하고 전면에 보호막(12)을 형성한다.As illustrated in FIG. 1H, a transparent electrode material such as ITO is deposited and patterned on the pixel electrode contact hole 10 and the pixel region to form a pixel electrode 11 and a protective film 12 on the front surface. Form.
그리고 도면에 도시하지 않았지만, 패드오픈 공정을 수행하여 액적표시 소자의 하부 패널을 완성하게 된다.Although not shown in the drawing, a pad opening process is performed to complete the lower panel of the liquid crystal display.
그러나 상기와 같은 종래의 액정표시 소자에 있어서는 다음과 같은 문제점이 있었다.However, the above-described conventional liquid crystal display device has the following problems.
첫째, 스토리지 커패시터가 반도체층-게이트 절연막-게이트 전극으로 구성되어 있기 때문에 개구율이 크게 떨어진다(게이트 전극이 불투명 하기 때문에 스토리지 커패시터가 차지하는 면적만큼(화소면적의 20~30%) 개구율이 떨어진다).First, since the storage capacitor is composed of a semiconductor layer-gate insulating film-gate electrode, the aperture ratio is greatly reduced ( Because the gate electrode is opaque, the aperture ratio drops by the area occupied by the storage capacitor (20-30% of the pixel area).
둘째, 스토리지 커패시터의 하부전극을 형성하기 위하여 반도체층에 불순물을 이온주입 하는데, 이온주입후 마스크로 사용된 포토 레지스트 제거공정이 어려우며, 이로 인해 TFT가 형성되는 다결정 실리콘의 표면부분이 손상이 되어 제작된 디바이스의 특성이 크게 저하되며, 제작된 패널의 품질이 떨어진다.Secondly, impurities are implanted into the semiconductor layer to form the lower electrode of the storage capacitor, and it is difficult to remove the photoresist used as a mask after ion implantation, which damages the surface portion of the polycrystalline silicon in which the TFT is formed. The characteristics of the manufactured device are greatly degraded, and the quality of the manufactured panel is degraded.
본 발명은 상기와 같은 종래의 액정표시 소자의 문제점을 해결하기 위하여 안출한 것으로, 스토리지 커패시터부를 투명하게 제작하여 현재의 개구율을 향상시키고, 소자의 특성을 향상시키는데 적당하도록 한 액정표시 소자의 제조방법을 제공하는데 그 목적이 있다.The present invention has been made in order to solve the problems of the conventional liquid crystal display device as described above, the manufacturing method of the liquid crystal display device to make the storage capacitor portion transparent to improve the current aperture ratio, and to improve the characteristics of the device The purpose is to provide.
상기의 목적을 달성하기 위한 본 발명의 액정표시 소자의 제조방법은 투명 절연기판상에 다결정 실리콘을 형성하고 패터닝 하여 반도체층을 형성하는 공정과, 상기 반도체층상에 게이트 절연막을 형성하고, 게이트 절연막상에 전극물질을 증착하고 채널영역상에만 남도록 패터닝하는 공정과, 상기 패터닝 되어진 게이트 전극을 마스크로 하여 사이 반도체층에 불순물 이온주입을 하고 열처리 공정으로 소오스/드레인 영역 및 화소전극 여역을 형성하는 공정과, 전면에 제1층간 절연막을 형성한 후 소오스 영역상의 게이트 절연막, 제1층간 절연막을 일부 제거하여 콘택홀을 형성하는 공정과, 금속을 증착하고 패터닝 하여 상기 콘택홀상에 금속전극을 형성하는 공정과, 전면에 제2층간 절연막을 형성하고 화소전극 영역의 제1,2층간 절연막을 일부 제거하는 공정과, 상기 화소영역상에 ITO와 같은 투명전극 물질을 증착하여 패터닝하여 스토리지 커패시터를 형성하고 전면에 보호막을 증착하는 공정을 포함하여 이루어짐을 특징으로 한다.A method of manufacturing a liquid crystal display device of the present invention for achieving the above object is a step of forming a semiconductor layer by forming and patterning polycrystalline silicon on a transparent insulating substrate, forming a gate insulating film on the semiconductor layer, Depositing an electrode material on the substrate and patterning it to remain only on the channel region, implanting impurity ions into the semiconductor layer using the patterned gate electrode as a mask, and forming a source / drain region and a pixel electrode region by a heat treatment process; Forming a contact hole by forming a first interlayer insulating film on the entire surface and removing a portion of the gate insulating film and the first interlayer insulating film on the source region; and depositing and patterning a metal to form a metal electrode on the contact hole; A second interlayer insulating film is formed on the entire surface, and the first and second interlayer insulating films of the pixel electrode region are partially removed. It is characterized by the yirueojim including a step of patterning by depositing a transparent electrode material such as ITO on the pixel area to form a storage capacitor with the process, and depositing a protective film on the entire surface.
이하, 첨부된 도면을 참고하여 본 발명의 액정표시 소자의 제조방법에 대하여 상세히 설명하면 다음과 같다.Hereinafter, a manufacturing method of the liquid crystal display device of the present invention will be described in detail with reference to the accompanying drawings.
제3도 (a)(b)는 본 발명의 액정표시 소자의 레이아웃도 및 그에 따른 회로도이고, 제4도 및 제5도 및 제6도는 본 발명의 공정단면도를 나타낸 것이다.3 (a) and 3 (b) are layout diagrams and circuit diagrams of the liquid crystal display of the present invention, and FIGS. 4, 5 and 6 show process cross-sectional views of the present invention.
제4도 (a) 내지 (g)는 화소구동용 박막 트랜지스터의 공정순서를 나타낸 단면도이고, 제5도 (a) 내지 (h)는 스토리지 커패시터가 형성되는 순서를 나타낸 단면도이다.4A to 4G are cross-sectional views illustrating a process sequence of a pixel driving thin film transistor, and FIGS. 5A to 5H are cross-sectional views illustrating a procedure of forming storage capacitors.
먼저, 제4도 (a) 및 제5도 (a)에서와 같이, 유리 또는 수정(Quartz)과 같은 투명 절연기판(40)상에 반도체층인 다결정 실리콘층(41)을 형성하고 섬(Island) 형태로 패터닝 한다.First, as shown in FIGS. 4A and 5A, a polycrystalline silicon layer 41, which is a semiconductor layer, is formed on a transparent insulating substrate 40 such as glass or quartz. ) Patterned.
그리고 상기 다결정 실리콘층(41)상에 게이트 절연막(42)을 형성하고, 상기 게이트 절연막(42)상에 게이트 형성용 물질을 증착하고, 채널영역에만 남도록 패터닝 하여 게이트 전극(43)을 형성한다.A gate insulating layer 42 is formed on the polycrystalline silicon layer 41, a gate forming material is deposited on the gate insulating layer 42, and the gate electrode 43 is formed by patterning the gate insulating material to remain only in the channel region.
이때, 스토리지 커패시터가 형성되는 영역위에는 게이트 전극 물질이 남지 않도록 한다.At this time, the gate electrode material is not left on the region where the storage capacitor is formed.
이어, 제4도 (b) 및 제5도 (b)에서와 같이, 상기 게이트 전극(43)을 마스크로 하여 상기 다결정 실리콘층(41)에 P(Phosphorus) 또는 B(Boron) 등의 불순물을 이온주입하여 열처리를 통하여 이온주입된 불순물을 활성화 시켜 소오스/드레인 영역 및 화소전극을 형성한다.Subsequently, as shown in FIGS. 4B and 5B, impurities such as P (Phosphorus) or B (Boron) are applied to the polycrystalline silicon layer 41 using the gate electrode 43 as a mask. Ion implantation activates the implanted impurities through heat treatment to form source / drain regions and pixel electrodes.
상기와 같이, 다결정 실리콘층(41)에 불순물을 주입시켜 활성화 시키면 다결정 실리콘층(41)이 투명전극이 되어 화소전극으로 사용할 수 있게 된다.As described above, when the impurity is injected into the polycrystalline silicon layer 41 and activated, the polycrystalline silicon layer 41 becomes a transparent electrode and can be used as a pixel electrode.
그리고 제4도 (c) 및 제5도 (c)에서와 같이, 투명 절연기판(40)의 전면에 층간절연을 위한 제1층간 절연막(44)을 증착한 후, 소오스 영역상의 제1층간 절연막(44), 게이트 절연막(42)을 일정부분 식각하여 금속 콘택홀(45)을 형성한다.As shown in FIGS. 4C and 5C, after depositing the first interlayer insulating film 44 for interlayer insulation on the entire surface of the transparent insulating substrate 40, the first interlayer insulating film on the source region is deposited. 44, the gate insulating layer 42 is partially etched to form the metal contact hole 45.
이어, 제4도 (d) 및 제5도 (d)에서와 같이, 금속을 증착하고 패터닝 하여 금속전극(46)을 형성한다.Subsequently, as in FIGS. 4D and 5D, metals are deposited and patterned to form metal electrodes 46.
그리고 제4도 (e) 및 제5도 (e)에서와 같이, 층간절연을 위한 제2층간 절연막(47)을 증착하고, 제4도 (f) 및 제5도 (f)에서와 같이, 스토리지 커패시터가 형성될 부분의 제1층간 절연막(44) 및 제2층간 절연막(47)을 패터닝 하여 제거한다.And as shown in Figs. 4 (e) and 5 (e), a second interlayer insulating film 47 for interlayer insulation is deposited, and as in Figs. 4 (f) and 5 (f), The first interlayer insulating film 44 and the second interlayer insulating film 47 of the portion where the storage capacitor is to be formed are patterned and removed.
이어, 제4도 (g) 및 제5도 (g)에서와 같이, 스토리지 커패시터의 상부전극을 만들기 위하여 투명전극 물질인 ITO를 증착한 후 제4도 (g), 제5도 (g) 및 제6도에서와 같이 ITO를 패터닝 한다.Subsequently, as shown in FIGS. 4G and 5G, after depositing ITO, which is a transparent electrode material, to form an upper electrode of the storage capacitor, FIGS. 4G, 5G, and ITO is patterned as in FIG.
이렇게 하여 ITO(49)가 공통전극(Common Electrode)으로 연결되어 스토리지 커패시터(Storage Capacitor)의 상부전극으로 사용되는 것이다.In this way, the ITO 49 is connected to the common electrode and used as the upper electrode of the storage capacitor.
그리고 보호막(50)을 증착하고 패드오픈(PAD open) 공정을 진행하여 하부패널을 완성하게 된다.The passivation layer 50 is deposited and a pad open process is completed to complete the lower panel.
상기와 같은 본 발명의 액정표시 소자의 제조방법은 화소전극으로 불순물이 주입된 다결정 실리콘층(41)을 사용하고, 스토리지 커패시터의 상부전극이 투명 전극물질인 ITO(49)를 사용하고, 스토리지 커패시터부의 제1층간 절연막(44) 및 제2층간 절연막(47)을 에칭하여 제거하여 스토리지 커패시터를 투명하게 한 것이다.The manufacturing method of the liquid crystal display of the present invention as described above uses a polycrystalline silicon layer 41 into which impurities are injected into the pixel electrode, and uses an ITO 49, which is a transparent electrode material, as the upper electrode of the storage capacitor. The negative first interlayer insulating film 44 and the second interlayer insulating film 47 are etched and removed to make the storage capacitor transparent.
상기와 같은 공정진행에 있어서는 제1,2층간 절연막(44)(47)과 게이트 절연막(42)의 식각 선택비가 좋아야 한다.In the above process, the etching selectivity of the first and second interlayer insulating layers 44 and 47 and the gate insulating layer 42 should be good.
즉, 모든 절연막을 동일계가 아닌 다른 계열의 물질을 사용한 것이다.In other words, all insulating films are made of materials of different types than the same type.
예를들어, 게이트 절연막(42)으로 SiO2를 이용하고, 제1,2층간 절연막(44)(47)으로 질화막(Silicon Nitride)를 사용하면 된다.For example, SiO 2 may be used as the gate insulating film 42, and silicon nitride may be used as the first and second interlayer insulating films 44 and 47.
물론 게이트 절연막(42)으로 질화막을, 층간 절연막으로 SiO2를 사용해도 된다.Of course, a nitride film may be used as the gate insulating film 42 and SiO 2 may be used as the interlayer insulating film.
상기와 같은 본 발명의 액정표시 소자의 제조방법은 스토리지 커패시터를 투명한 물질로 형성하기 때문에 개구율을 20~30%(종래 기술에 대비해서) 향상시키게 되어 고화질의 화면구현이 가능하게 된다.As described above, the manufacturing method of the liquid crystal display device of the present invention improves the aperture ratio by 20 to 30% (compared to the prior art) because the storage capacitor is formed of a transparent material, thereby enabling high quality screen display.
그리고 스토리지 커패시터의 하부전극을 형성할때 별도의 공정이 추가되지 않으므로(소오스/드레인 영역의 정의시에 자동으로 형성된다) 활성층을 오염시키지 않고, ITO와 다결정 실리콘층의 접촉저항 문제도 해결하여 소자의 특성을 향상시키는 효과가 있다.In addition, since no additional process is added when forming the lower electrode of the storage capacitor (it is automatically formed when defining the source / drain regions), the contact resistance between the ITO and the polycrystalline silicon layer is solved without contaminating the active layer. It is effective to improve the characteristics of the.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950036364A KR0156180B1 (en) | 1995-10-20 | 1995-10-20 | Method for producing lcd device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950036364A KR0156180B1 (en) | 1995-10-20 | 1995-10-20 | Method for producing lcd device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970022415A KR970022415A (en) | 1997-05-28 |
| KR0156180B1 true KR0156180B1 (en) | 1998-11-16 |
Family
ID=19430802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950036364A KR0156180B1 (en) | 1995-10-20 | 1995-10-20 | Method for producing lcd device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0156180B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100495701B1 (en) * | 2001-03-07 | 2005-06-14 | 삼성에스디아이 주식회사 | A processing for a organic electroluminescent display |
| KR100515677B1 (en) * | 2001-12-27 | 2005-09-23 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display Device and Fabricating Method Thereof |
-
1995
- 1995-10-20 KR KR1019950036364A patent/KR0156180B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970022415A (en) | 1997-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100205373B1 (en) | Manufacturing method of liquid crystal display element | |
| KR0156178B1 (en) | Method for producing lcd device | |
| US5976902A (en) | Method of fabricating a fully self-aligned TFT-LCD | |
| KR0156202B1 (en) | Liquid crystal display device and its manufacturing method | |
| US6323068B1 (en) | Liquid crystal display device integrated with driving circuit and method for fabricating the same | |
| US6083779A (en) | Method for fabricating a thin film transistor of a liquid crystal device | |
| US5827760A (en) | Method for fabricating a thin film transistor of a liquid crystal display device | |
| KR0178775B1 (en) | Fabricating method for active matrix substrate | |
| KR970010774B1 (en) | Thin film transistor for liquid crystal device | |
| KR0156180B1 (en) | Method for producing lcd device | |
| JP3210196B2 (en) | Thin film transistor and manufacturing method thereof | |
| KR100223879B1 (en) | Liquid crystal display device and its manufacturing method | |
| JPH1187721A (en) | Thin-film transistor and liquid crystal display device comprising the same, and manufacture of tft array substrate | |
| KR100192234B1 (en) | Structure and fabrication method of liquid crystal display device | |
| KR100267995B1 (en) | Lcd and its fabrication method | |
| KR100209621B1 (en) | Liquid crystal display device and its manufacturing method | |
| JP3312490B2 (en) | Method for manufacturing thin film transistor | |
| KR100218578B1 (en) | Structure and its manufacturing method of liquid crystal display device | |
| KR100226857B1 (en) | Manufacturing method of liquid crystal display device | |
| KR100205868B1 (en) | A dual gate thin film transistor and a method of fabricating the same | |
| JPH01236655A (en) | Thin film field-effect transistor and manufacture thereof | |
| JP2694912B2 (en) | Active matrix substrate manufacturing method | |
| KR100923054B1 (en) | Display pixel and method for fabricating thereof | |
| KR100837883B1 (en) | method for fabricating thin film transistor | |
| KR100192886B1 (en) | Fabrication method of liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070629 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |