JPH04246801A - 厚膜混成集積回路装置 - Google Patents
厚膜混成集積回路装置Info
- Publication number
- JPH04246801A JPH04246801A JP3032382A JP3238291A JPH04246801A JP H04246801 A JPH04246801 A JP H04246801A JP 3032382 A JP3032382 A JP 3032382A JP 3238291 A JP3238291 A JP 3238291A JP H04246801 A JPH04246801 A JP H04246801A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- conductors
- integrated circuit
- thick film
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004020 conductor Substances 0.000 claims abstract description 40
- 238000007665 sagging Methods 0.000 abstract description 3
- 230000000740 bleeding effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、厚膜混成集積回路装置
に関する。
に関する。
【０００２】
【従来の技術】従来、厚膜混成集積回路装置にあっては
、図７で示すように、共通した一方の導体１から個別の
他方の導体２まで延在する抵抗体３がアレイ状に複数設
けられているが、特開平１−３０３７８４号公報におい
て、共通した一方の導体１を実質的に帯状にし、この導
体２に複数の抵抗体アレイ３の各一方の端部を対応させ
るとともに、個別の他方の導体のパターン幅を抵抗体ア
レイのパターン幅より小さくした厚膜混成集積回路装置
が開示されている。
、図７で示すように、共通した一方の導体１から個別の
他方の導体２まで延在する抵抗体３がアレイ状に複数設
けられているが、特開平１−３０３７８４号公報におい
て、共通した一方の導体１を実質的に帯状にし、この導
体２に複数の抵抗体アレイ３の各一方の端部を対応させ
るとともに、個別の他方の導体のパターン幅を抵抗体ア
レイのパターン幅より小さくした厚膜混成集積回路装置
が開示されている。
【０００３】
【発明が解決しようとする課題】しかし、前記従来の厚
膜混成集積回路装置にあっては、導体パターンの形状を
変えることで抵抗アレイ３の形成領域を小面積に抑えて
いるが、抵抗体３を個別のものとして印刷形成するため
、印刷ダレ，ニジミ等の発生から抵抗体３同士の間隔が
制限されてしまい、ある程度以上の小面積化は不可能で
あった。
膜混成集積回路装置にあっては、導体パターンの形状を
変えることで抵抗アレイ３の形成領域を小面積に抑えて
いるが、抵抗体３を個別のものとして印刷形成するため
、印刷ダレ，ニジミ等の発生から抵抗体３同士の間隔が
制限されてしまい、ある程度以上の小面積化は不可能で
あった。
【０００４】本発明は、前記従来の問題点に鑑みてなさ
れたもので、抵抗体の印刷ダレ等に制限されることなく
、抵抗体の形成領域を小面積化できる厚膜混成集積回路
装置を提供することを目的とする。
れたもので、抵抗体の印刷ダレ等に制限されることなく
、抵抗体の形成領域を小面積化できる厚膜混成集積回路
装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、対向配置した導体間に抵抗体を設けて各
対応する導体を電気的に接続するとともに、前記導体の
少なくとも一方を個別の導体とした厚膜混成集積回路装
置において、前記抵抗体を印刷により一体に設け、この
抵抗体をレーザ溝により前記個別の導体に対応して個別
の抵抗体に分割構成した。
に、本発明は、対向配置した導体間に抵抗体を設けて各
対応する導体を電気的に接続するとともに、前記導体の
少なくとも一方を個別の導体とした厚膜混成集積回路装
置において、前記抵抗体を印刷により一体に設け、この
抵抗体をレーザ溝により前記個別の導体に対応して個別
の抵抗体に分割構成した。
【０００６】
【作用】上記構成にあっては、印刷により一体に設けら
れた抵抗体は、その後レーザ光で切断され、レーザ溝に
より複数の個別の抵抗体に分割される。そして、各導体
は、個別の抵抗体と配線パターンとを電気的に接続する
。
れた抵抗体は、その後レーザ光で切断され、レーザ溝に
より複数の個別の抵抗体に分割される。そして、各導体
は、個別の抵抗体と配線パターンとを電気的に接続する
。
【０００７】
【実施例１】図１は、本発明の実施例１の厚膜混成集積
回路装置における要部を示す平面図で、抵抗体５の配列
方向に延長して帯状の共通した一方の導体６と、一方の
導体６に対向して設けた個別の他方の導体７との間には
、抵抗体５が印刷により一体形成されている。この抵抗
体５は、レーザ光によるレーザ溝８により、他方の導体
７と対応して複数の個別の抵抗体５ａに分割されている
。
回路装置における要部を示す平面図で、抵抗体５の配列
方向に延長して帯状の共通した一方の導体６と、一方の
導体６に対向して設けた個別の他方の導体７との間には
、抵抗体５が印刷により一体形成されている。この抵抗
体５は、レーザ光によるレーザ溝８により、他方の導体
７と対応して複数の個別の抵抗体５ａに分割されている
。
【０００８】本実施例にあっては、印刷により一体形成
された抵抗体５は、その後レーザ光りで切断され、レー
ザ溝８により分割されることにより複数の個別の抵抗体
５ａに形成される。そして、共通した一方の導体６と個
別の他方のそれぞれの導体７は、抵抗体５ａと配線パタ
ーン（図示省略）とを電気的に接続する。
された抵抗体５は、その後レーザ光りで切断され、レー
ザ溝８により分割されることにより複数の個別の抵抗体
５ａに形成される。そして、共通した一方の導体６と個
別の他方のそれぞれの導体７は、抵抗体５ａと配線パタ
ーン（図示省略）とを電気的に接続する。
【０００９】本実施例によれば、印刷により一体形成さ
れた抵抗体５が、微細なレーザ溝８により複数の個別の
抵抗体５ａに分割されているので、抵抗アレイを小型化
できる。すなわち、図２に示す従来の抵抗体９間の間隔
Ｗを狭めることができ、抵抗アレイの形成領域を小さく
することができる。
れた抵抗体５が、微細なレーザ溝８により複数の個別の
抵抗体５ａに分割されているので、抵抗アレイを小型化
できる。すなわち、図２に示す従来の抵抗体９間の間隔
Ｗを狭めることができ、抵抗アレイの形成領域を小さく
することができる。
【００１０】
【実施例２】図３は、本発明の実施例２の厚膜混成集積
回路装置における要部を示す平面図、図４は、本実施例
の模式図で、互いに対向して形成された個別の導体１０
，１１と、導体１０，１１に対して所要間隔を有する位
置で平行に形成された導体１２との間には、抵抗体１３
が印刷により一体形成されている。この抵抗体１３は、
導体１２側の一部を残してレーザ溝８により分割されて
いる。
回路装置における要部を示す平面図、図４は、本実施例
の模式図で、互いに対向して形成された個別の導体１０
，１１と、導体１０，１１に対して所要間隔を有する位
置で平行に形成された導体１２との間には、抵抗体１３
が印刷により一体形成されている。この抵抗体１３は、
導体１２側の一部を残してレーザ溝８により分割されて
いる。
【００１１】本実施例にあっては、印刷により一体形成
された抵抗体１３は、その後レーザ光で切断されるが、
レーザ溝８の位置を変えることで抵抗体１３の抵抗値を
任意に制御できる。そして、導体１０，１１および１２
は、抵抗体１３と配線パターン（図示省略）とを電気的
に接続する。
された抵抗体１３は、その後レーザ光で切断されるが、
レーザ溝８の位置を変えることで抵抗体１３の抵抗値を
任意に制御できる。そして、導体１０，１１および１２
は、抵抗体１３と配線パターン（図示省略）とを電気的
に接続する。
【００１２】本実施例によれば、導体１０，１１および
１２により配線された抵抗体１３をレーザでファンクシ
ョントリミングすることにより、図４に示すように抵抗
体１３にトリマー抵抗と同様の機能を持たせることがで
きる。
１２により配線された抵抗体１３をレーザでファンクシ
ョントリミングすることにより、図４に示すように抵抗
体１３にトリマー抵抗と同様の機能を持たせることがで
きる。
【００１３】
【実施例３】図５は、本発明の実施例３の厚膜混成集積
回路装置における要部を示す平面図で、近接して複数形
成した個別の導体１５と、導体１５にそれぞれ対向して
近接するように形成した個別の導体１６との間には、抵
抗体１７が印刷により一体形成されている。この抵抗体
１７は、レーザ溝８により対向した導体１５，１６に対
応して複数の個別の抵抗体１７ａに分割されている。
回路装置における要部を示す平面図で、近接して複数形
成した個別の導体１５と、導体１５にそれぞれ対向して
近接するように形成した個別の導体１６との間には、抵
抗体１７が印刷により一体形成されている。この抵抗体
１７は、レーザ溝８により対向した導体１５，１６に対
応して複数の個別の抵抗体１７ａに分割されている。
【００１４】本実施例にあっては、印刷により一体形成
された抵抗体１７は、その後レーザ光で切断され、レー
ザ溝８により分割されることにより複数の個別の抵抗体
１７ａに形成される。そして、それぞれ対向した導体１
５，１６は、それぞれ抵抗体１７ａと配線パターン（図
示省略）とを電気的に接続する。
された抵抗体１７は、その後レーザ光で切断され、レー
ザ溝８により分割されることにより複数の個別の抵抗体
１７ａに形成される。そして、それぞれ対向した導体１
５，１６は、それぞれ抵抗体１７ａと配線パターン（図
示省略）とを電気的に接続する。
【００１５】本実施例によれば、それぞれ近接した導体
間１５，１６に一体形成された抵抗体１７をレーザ光で
切断することで、ファインライン化された導体間であっ
ても抵抗体１７ａを形成することができる。また、図６
に示す従来の導体１および２間の間隔Ａを狭めることが
できるとともに抵抗体３間を狭めることができ、前記実
施例１と同様な効果を得ることができる。
間１５，１６に一体形成された抵抗体１７をレーザ光で
切断することで、ファインライン化された導体間であっ
ても抵抗体１７ａを形成することができる。また、図６
に示す従来の導体１および２間の間隔Ａを狭めることが
できるとともに抵抗体３間を狭めることができ、前記実
施例１と同様な効果を得ることができる。
【００１６】
【発明の効果】本発明によれば、印刷により一体形成さ
れた抵抗体を、その後レーザで切断し、複数の個別の抵
抗体に分割することによって、抵抗体の印刷ダレ，ニジ
ミ等を防止でき、抵抗体の形成領域を小面積化すること
ができる。
れた抵抗体を、その後レーザで切断し、複数の個別の抵
抗体に分割することによって、抵抗体の印刷ダレ，ニジ
ミ等を防止でき、抵抗体の形成領域を小面積化すること
ができる。
【図１】本発明の実施例１の厚膜混成集積回路装置にお
ける要部を示す平面図である。
ける要部を示す平面図である。
【図２】本発明の実施例１と同パターンの従来の厚膜混
成集積回路装置の平面図である。
成集積回路装置の平面図である。
【図３】本発明の実施例２の厚膜混成集積回路装置にお
ける要部を示す平面図である。
ける要部を示す平面図である。
【図４】図３の模式図である。
【図５】本発明の実施例３の厚膜混成集積回路装置にお
ける要部を示す平面図である。
ける要部を示す平面図である。
【図６】本発明の実施例３と同パターンの従来の厚膜混
成集積回路装置の平面図である。
成集積回路装置の平面図である。
【図７】従来の厚膜混成集積回路装置の要部を示す平面
図である。
図である。
５ １３ １７ 抵抗体
５ａ １７ａ 個別の抵抗体
６ １２ １５ 導体
７ １０ １１ １６ 導体
Claims (1)
- 【請求項１】 対向配置した導体間に抵抗体を設けて
各対応する導体を電気的に接続するとともに、前記導体
の少なくとも一方を個別の導体とした厚膜混成集積回路
装置において、前記抵抗体を印刷により一体に設け、こ
の抵抗体をレーザ溝により前記個別の導体に対応して個
別の抵抗体に分割構成したことを特徴とする厚膜混成集
積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3032382A JPH04246801A (ja) | 1991-01-31 | 1991-01-31 | 厚膜混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3032382A JPH04246801A (ja) | 1991-01-31 | 1991-01-31 | 厚膜混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04246801A true JPH04246801A (ja) | 1992-09-02 |
Family
ID=12357406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3032382A Withdrawn JPH04246801A (ja) | 1991-01-31 | 1991-01-31 | 厚膜混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04246801A (ja) |
-
1991
- 1991-01-31 JP JP3032382A patent/JPH04246801A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6260274B2 (ja) | ||
| JP3787591B2 (ja) | 抵抗回路 | |
| JPH04246801A (ja) | 厚膜混成集積回路装置 | |
| JPH04209501A (ja) | 半導体装置用基板 | |
| KR20060069350A (ko) | 칩 저항기와 그 제조방법 | |
| JPH06349899A (ja) | 半導体装置 | |
| KR0120334Y1 (ko) | 인쇄저항구조체 | |
| JPH0347289Y2 (ja) | ||
| JPH05235279A (ja) | 半導体集積回路装置 | |
| JP2554818B2 (ja) | サーマルプリントヘッドの製造方法 | |
| JPS61288402A (ja) | 抵抗体アレイの製造方法 | |
| JP2568607B2 (ja) | チップ形ネットワーク抵抗器 | |
| JP3524587B2 (ja) | 微細薄膜抵抗の作成方法 | |
| JP2635799B2 (ja) | ネットワーク型抵抗器の製造方法 | |
| KR950008236B1 (ko) | 점퍼칩 어레이 및 제조방법 | |
| JPH0316194A (ja) | 厚膜印刷基板 | |
| JPH01251601A (ja) | 薄膜抵抗素子 | |
| JPH07115479B2 (ja) | サーマルプリントヘッドの製造方法 | |
| JPH01264202A (ja) | 混成集積回路用抵抗素子 | |
| JPH0126521B2 (ja) | ||
| JP2684935B2 (ja) | トリミング用抵抗器 | |
| JPH10256076A (ja) | トリマブルコンデンサ | |
| JPH0629109A (ja) | 抵抗体の抵抗値調整方法 | |
| JPH0679894A (ja) | サーマルヘッド | |
| JPS61222101A (ja) | 調整の容易な印刷抵抗の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |