JPH04245456A - 半導体集積回路配線方法 - Google Patents

半導体集積回路配線方法

Info

Publication number
JPH04245456A
JPH04245456A JP3010293A JP1029391A JPH04245456A JP H04245456 A JPH04245456 A JP H04245456A JP 3010293 A JP3010293 A JP 3010293A JP 1029391 A JP1029391 A JP 1029391A JP H04245456 A JPH04245456 A JP H04245456A
Authority
JP
Japan
Prior art keywords
wiring
layer
wires
delay time
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3010293A
Other languages
English (en)
Other versions
JP2673046B2 (ja
Inventor
Katsuki Suzuki
勝喜 鈴木
Takemoto Ishii
建基 石井
Tomio Taniguchi
富夫 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Software Engineering Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Software Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Software Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Software Engineering Co Ltd
Priority to JP3010293A priority Critical patent/JP2673046B2/ja
Priority to US07/830,338 priority patent/US5212107A/en
Publication of JPH04245456A publication Critical patent/JPH04245456A/ja
Application granted granted Critical
Publication of JP2673046B2 publication Critical patent/JP2673046B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路配線方
法に関し、特に信号伝達遅延時間を考慮した多層配線層
構造の半導体集積回路の配線技術において、配線層間の
クロス配線における信号伝達遅延時間のばらつきの低減
が可能とされる半導体集積回路配線方法に適用して有効
な技術に関する。
【０００２】
【従来の技術】従来の信号伝達遅延時間を考慮した半導
体集積回路配線方法としては、たとえば特開昭６４−４
２１４６号公報などに記載されるように、ゲートとゲー
トの間にバッファゲートを挿入し、ゲート間の配線長を
短くして演算速度の高速化および信号波形のなまりを防
ぐことができる半導体集積回路がある。
【０００３】
【発明が解決しようとする課題】ところが、前記のよう
な従来技術においては、配線長が長くなることによる信
号伝達遅延時間の増加考慮が主目的であり、たとえばク
ロック信号配線などの着目する配線と、これにクロスす
る他の配線とによって発生する遅延時間についての考慮
がされておらず、このために遅延時間が小さくても、ク
ロスする配線の数によって遅延時間にばらつきが生じる
という問題がある。
【０００４】従って、従来の配線方法においては、特に
クロック系配線などのタイミングを必要とする半導体集
積回路の配線方法としては良好に適用できないという問
題がある。
【０００５】そこで、本発明の目的は、信号伝達遅延時
間のばらつきを最小限に抑え、かつトータル的な遅延時
間の短縮も可能とすることができる半導体集積回路配線
方法を提供することにある。
【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【０００８】すなわち、本発明の半導体集積回路配線方
法は、多層配線層構造の半導体集積回路配線方法であっ
て、信号伝達遅延時間のばらつき、最大値および最小値
に制約を持つ配線を主とする配線層を、電源専用層を除
く一般配線層の最下位層、最上位層または最下位層およ
び最上位層の組合せとするものである。
【０００９】この場合に、前記信号伝達遅延時間に制約
を持つ配線の選択時に、信号種別に応じて重みを付加し
、この重みの高い順に前記配線層への割付けを行うよう
にするものである。
【００１０】また、本発明の他の半導体集積回路配線方
法は、配線長を等しくすることにより信号伝達遅延時間
を一定にする多層配線層構造の半導体集積回路配線方法
であって、前記配線長の等しい配線の各々にクロスする
配線数を、この配線を除く他の配線の配線経路の変更、
またはアンテナパターンの生成により同本数か、または
所定範囲内の本数に調整するものである。
【００１１】さらに、本発明の他の半導体集積回路配線
方法は、信号伝達遅延時間を等しくする多層配線層構造
の半導体集積回路配線方法であって、信号伝達遅延時間
の等しい配線の各々にクロスする配線数を、この配線を
除く他の配線の配線経路の変更、またはアンテナパター
ンの生成により同本数か、または所定範囲内の本数に調
整するものである。
【００１２】この場合に、前記クロスする配線数を調整
する配線の選択時に、予め設定した信号伝達遅延時間の
ばらつきの許容範囲を違反した配線に対してのみ調整を
行うようにするものである。
【００１３】
【作用】前記した半導体集積回路配線方法によれば、信
号伝達遅延時間に制約を持つ配線の配線層が、一般配線
層の最下位層、最上位層または最下位層および最上位層
の組合せとされ、この場合に信号種別に応じた重みの高
い順に前記配線層への割付けが行われることにより、ク
ロス配線の影響による遅延時間の発生を下層または上層
のどちらか一方のクロス配線のみとし、中間層を使用し
た場合の遅延時間発生確率を半分とすることができる。
【００１４】これにより、クロス配線の本数によって各
信号単位に遅延時間のばらつきが発生するものの、クロ
ス配線の発生確率を半分に低減することができるので、
遅延時間のばらつき量を半分に抑えることができ、同時
に遅延時間の短縮を図ることができる。
【００１５】また、前記した他の半導体集積回路配線方
法によれば、信号伝達遅延時間を一定にするために配線
長を等しくした配線の各々にクロスする配線数が、他の
配線の配線経路の変更、またはアンテナパターンの生成
により同本数か、または所定範囲内の本数に、たとえば
予め設定した信号伝達遅延時間のばらつきの許容範囲を
違反した配線に対してのみ調整されることにより、遅延
時間の考慮を必要とする配線へのクロス配線数を等しく
することができる。
【００１６】これにより、クロス配線による容量で生じ
る遅延時間のばらつきを抑えることができる。
【００１７】さらに、前記した他の半導体集積回路配線
方法によれば、信号伝達遅延時間の等しい配線の各々に
クロスする配線数が、他の配線の配線経路の変更、また
はアンテナパターンの生成により同本数か、または所定
範囲内の本数に調整されることにより、遅延時間の考慮
を必要とする配線へのクロス配線数を等しくすることが
できる。
【００１８】これにより、上記同様にクロス配線による
容量で生じる遅延時間のばらつきを抑えることができ、
かつ遅延時間に制約される配線の配線長を必ずしも等し
くする必要がないので、配線の自由度、融通性を良くす
ることができる。
【００１９】
【実施例１】図１は本発明の半導体集積回路配線方法の
一実施例である半導体集積回路を示す概略正面図、図２
は本実施例の半導体集積回路を示す概略断面図、図３は
本実施例の半導体集積回路におけるクロス配線による容
量の発生を示す説明図、図４および図５は本実施例にお
けるクロス配線による信号伝達遅延時間の違いを示す説
明図、図６および図７は本実施例におけるクロス配線に
よる容量の発生要因を示す説明図、図８は本実施例にお
ける自動配線プログラムの処理を示すフロー図である。
【００２０】まず、図１および図２により本実施例の半
導体集積回路の構成を説明する。
【００２１】本実施例の半導体集積回路は、たとえば６
層の多層配線層構造の半導体集積回路とされ、ゲートが
敷き詰められた第１層１と、論理配線層である第２層２
、第３層３、第４層４および第５層５と、電源層である
第６層６とから構成されている。そして、第２層２およ
び第４層４に縦方向、第３層３および第５層５に横方向
の格子状の配線が形成され、また電源層である第６層６
は幅の広いべたパターンとなっている。
【００２２】次に、本実施例の作用について説明する。
【００２３】以上のような多層配線構造を持つ半導体集
積回路において、演算速度の高速化に影響する信号伝達
遅延時間を計算する場合、その要素の一つとして、着目
する配線とこれにクロスする配線との間に発生する容量
を考慮する必要がある。たとえば、図３に示すように第
３層３の配線３ａに着目すると、第２層２の配線２ａと
のクロス配線による容量と、第４層４の配線４ａとのク
ロス配線による容量を考慮しなければならない。
【００２４】また、たとえばクロック系の配線パターン
などの場合には、この配線の配線長による遅延時間を等
しくするために配線長が意図的に等しく設計されている
ものの、実際の配線では図４および図５に示すようにこ
の配線にクロスする配線が存在し、クロスによる遅延時
間が発生するために各配線毎にクロス配線の数で遅延時
間にばらつきが生じてくる。
【００２５】たとえば、図４のように配線３ｂに１００
本の配線４ｂ、図５のように配線３ｃに２０本の配線４
ｃがクロスすると、８０本分のクロス配線の容量による
遅延時間の差が発生してしまう。この対応策として考え
られる手段は、クロス配線をなくすか、または数を等し
くすることで可能となるものの、前者のクロス配線をな
くす方法は、第２層２および第４層４にクロス配線禁止
領域を設定すること、すなわち第２層２および第４層４
の配線可能領域を減らす結果となり、未配線発生の大き
な要因となることが考えられる。
【００２６】そこで本実施例では、クロスする配線の数
を他の配線に影響しない範囲で極力少なくかつ等しくす
るために、クロック系などの遅延時間を考慮する必要の
ある配線について、主たる配線層として一般配線層の最
下位層である第２層２、最上位層である第５層５、また
は第２層２および第５層５の両配線層を使用している。
【００２７】すなわち、第５層５の配線層を使用する場
合は、図６に示すように第５層５の配線５ｄに対してク
ロスするのは第４層４の配線４ｄのみで、第６層６は幅
広のべたパターンのために遅延時間のばらつき要素とし
て考慮する必要がなく、また第２層２の配線２ｅについ
ても、図７に示すようにクロスするのは第３層３の配線
３ｅのみで、第１層１はゲート敷き詰めのために第６層
６と同様に考慮する必要はない。このように、第２層２
または第５層５を主に配線層として使用することにより
、第３層３または第４層４の使用時に比較して遅延時間
のばらつき要素を半分とすることができる。
【００２８】次に、実際に自動配線する場合には、図８
に示すようにクロック系などの遅延時間を考慮する必要
のある配線を抽出し（ステップ８０１）、主たる配線層
として第５層５および第２層２を使用して優先的に割付
けを行う（ステップ８０２）。その後、一般配線の配線
を行う（ステップ８０３）。
【００２９】この場合に、第５層５および第２層２の使
用については、優先的に配線することによって配線チャ
ネルが不足または配線率が１００％を越えるという事態
は極めて発生しにくい。
【００３０】ところが、半導体集積回路の配線遅延時間
を考慮する必要のあるものには、クロック系配線、スキ
ャン系配線などタイミングを必要とする配線の他に、一
般論理配線においても最大値、最小値などの制約が存在
する。このために、ほとんど全ての配線が遅延時間を考
慮する必要のある配線の対象となり、上記の発明をその
まま適用することは困難となる。
【００３１】そこで本実施例では、さらに各遅延時間制
約項目に重みを付加し、この重みの高い配線から何割か
、または可能な範囲で優先的に配線することによって十
分な効果を得ることが可能となる。
【００３２】従って、本実施例の半導体集積回路によれ
ば、以上のように信号伝達遅延時間のばらつき、最大値
および最小値に制約を持つ配線を主とする配線層を、主
たる配線層として第２層２、第５層５または両配線層を
使用し、この場合に遅延時間制約項目の重みの高い順か
ら優先的に配線することにより、遅延時間のばらつきを
従来に比べて小さくすることができ、高速かつ高性能な
半導体集積回路の製造を可能とすることができる。
【００３３】
【実施例２】図９は本発明の半導体集積回路配線方法の
他の実施例である半導体集積回路における自動配線プロ
グラムの処理を示すフロー図、図１０は本実施例におけ
る配線経路の変更によってクロス配線容量の調整を示す
説明図、図１１は本実施例におけるアンテナパターンの
生成によってクロス配線容量の調整を示す説明図である
。
【００３４】本実施例の半導体集積回路は、信号伝達遅
延時間の制約を持つ配線を第２層２または第５層５に優
先的に割付けする実施例１と異なり、着目する配線に対
してクロスする配線数を所定範囲内の本数に調整する半
導体集積回路である。
【００３５】たとえば、図９に示すように自動配線終了
後に遅延時間を考慮する必要のある配線についてのクロ
ス配線の数を調べ（ステップ９０１）、遅延時間が制約
値を超過しない範囲で上限のクロス数を基準値として設
定し（ステップ９０２）、この基準値と調べたクロス配
線数とを比較する（ステップ９０３）。
【００３６】この場合に、基準値より不足している配線
については、図１０に示すように第３層３の配線３ｆに
着目した場合に、一般の配線３ｇの配線経路を迂回させ
てクロス配線を付加したり、または図１１に示すように
一般の配線３ｈからアンテナパターンを引き出してクロ
ス配線を付加することでクロス配線の数を均等にする（
ステップ９０４）。
【００３７】そして、以上の動作を遅延時間を考慮する
必要のある配線の全てが終了するまで行い（ステップ９
０５）、終了後にさらに一般配線の配線を行う（ステッ
プ９０６）。
【００３８】これにより、実施例１と同様に遅延時間の
ばらつきを従来に比べて小さくすることが可能となり、
高速かつ高性能な半導体集積回路の製造が可能である。
【００３９】以上、本発明者によってなされた発明を実
施例１および２に基づき具体的に説明したが、本発明は
前記各実施例に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。
【００４０】たとえば、実施例２の半導体集積回路につ
いては、遅延時間が制約値を超過しない範囲でクロス数
を設定する場合について説明したが、本発明は前記実施
例に限定されるものではなく、たとえばばらつき分布の
許容値を予め設定しておき、たとえば分布の上下３０％
を占める配線に対してのみ図１０、図１１に示すような
調整を行う場合についても適用可能とされ、この場合に
は遅延時間の全体的な増加をさらに少なくすることがで
きる。
【００４１】また、６層の多層配線層構造に４層の論理
配線層が形成された半導体集積回路について説明したが
、たとえば２層、３層の論理配線層、さらに５層以上の
多くの論理配線層が形成された半導体集積回路に特に良
好に適用可能である。
【００４２】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００４３】（１）．信号伝達遅延時間のばらつき、最
大値および最小値に制約を持つ配線を主とする配線層を
、電源専用層を除く一般配線層の最下位層、最上位層ま
たは最下位層および最上位層の組合せとし、この場合に
前記信号伝達遅延時間に制約を持つ配線の選択時に、信
号種別に応じて付加された重みの高い順に前記配線層へ
の割付けを行うことにより、クロス配線の影響による遅
延時間の発生が下層または上層のどちらか一方のクロス
配線のみとされ、中間層を使用した場合の遅延時間発生
確率を半分とすることができるので、遅延時間のばらつ
き量を半分に抑えることが可能となる。
【００４４】（２）．配線長の等しい配線の各々にクロ
スする配線数を、この配線を除く他の配線の配線経路の
変更、またはアンテナパターンの生成により同本数か、
または所定範囲内の本数に、たとえば予め設定した信号
伝達遅延時間のばらつきの許容範囲を違反した配線に対
してのみ調整することにより、遅延時間の考慮を必要と
する配線へのクロス配線数を等しくすることができるの
で、クロス配線による容量で生じる遅延時間のばらつき
を抑えることが可能となる。
【００４５】（３）．信号伝達遅延時間の等しい配線の
各々にクロスする配線数を、この配線を除く他の配線の
配線経路の変更、またはアンテナパターンの生成により
同本数か、または所定範囲内の本数に調整することによ
り、遅延時間の考慮を必要とする配線へのクロス配線数
を等しくすることができるので、前記（２）　と同様に
クロス配線による容量で生じる遅延時間のばらつきを抑
えることができ、かつ前記（２）　に比べて遅延時間に
制約される配線の配線長を必ずしも等しくする必要がな
いので、配線の自由度、融通性を良くすることができる
。
【００４６】（４）．前記（１）　、（２）　または（
３）　により、信号伝達遅延時間のばらつきを抑えるこ
とができると同時に、遅延時間の短縮が可能となるので
、特にクロック系配線などのタイミングを必要とする半
導体集積回路に良好に適用可能とされる半導体集積回路
配線方法を得ることができる。
【図面の簡単な説明】
【図１】本発明の半導体集積回路配線方法の実施例１で
ある半導体集積回路を示す概略正面図である。
【図２】実施例１の半導体集積回路を示す概略断面図で
ある。
【図３】実施例１の半導体集積回路におけるクロス配線
による容量の発生を示す説明図である。
【図４】実施例１におけるクロス配線による信号伝達遅
延時間の違いを示す説明図である。
【図５】実施例１におけるクロス配線による信号伝達遅
延時間の違いを示す説明図である。
【図６】実施例１におけるクロス配線による容量の発生
要因を示す説明図である。
【図７】実施例１におけるクロス配線による容量の発生
要因を示す説明図である。
【図８】実施例１における自動配線プログラムの処理を
示すフロー図である。
【図９】本発明の半導体集積回路配線方法の実施例２で
ある半導体集積回路における自動配線プログラムの処理
を示すフロー図である。
【図１０】実施例２における配線経路の変更によるクロ
ス配線容量の調整を示す説明図である。
【図１１】実施例２におけるアンテナパターンの生成に
よるクロス配線容量の調整を示す説明図である。
【符号の説明】
１　　第１層 ２　　第２層 ２ａ　　配線 ２ｅ　　配線 ３　　第３層 ３ａ　　配線 ３ｂ　　配線 ３ｃ　　配線 ３ｅ　　配線 ３ｆ　　配線 ３ｇ　　配線 ３ｈ　　配線 ４　　第４層 ４ａ　　配線 ４ｂ　　配線 ４ｃ　　配線 ４ｄ　　配線 ５　　第５層 ５ｄ　　配線 ６　　第６層

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】　　多層配線層構造の半導体集積回路配線
    方法であって、信号伝達遅延時間のばらつき、最大値お
    よび最小値に制約を持つ配線を主とする配線層を、電源
    専用層を除く一般配線層の最下位層、最上位層または該
    最下位層および最上位層の組合せとすることを特徴とす
    る半導体集積回路配線方法。
  2. 【請求項２】　　配線長を等しくすることにより信号伝
    達遅延時間を一定にする多層配線層構造の半導体集積回
    路配線方法であって、配線長の等しい配線の各々にクロ
    スする配線数を、該配線を除く他の配線の配線経路の変
    更、またはアンテナパターンの生成により同本数か、ま
    たは所定範囲内の本数に調整することを特徴とする半導
    体集積回路配線方法。
  3. 【請求項３】　　信号伝達遅延時間を等しくする多層配
    線層構造の半導体集積回路配線方法であって、信号伝達
    遅延時間の等しい配線の各々にクロスする配線数を、該
    配線を除く他の配線の配線経路の変更、またはアンテナ
    パターンの生成により同本数か、または所定範囲内の本
    数に調整することを特徴とする半導体集積回路配線方法
    。
  4. 【請求項４】　　前記信号伝達遅延時間に制約を持つ配
    線の選択時に、信号種別に応じて重みを付加し、該重み
    の高い順に前記配線層への割付けを行うことを特徴とす
    る請求項１記載の半導体集積回路配線方法。
  5. 【請求項５】　　前記クロスする配線数を調整する配線
    の選択時に、予め設定した信号伝達遅延時間のばらつき
    の許容範囲を違反した配線に対してのみ調整を行うこと
    を特徴とする請求項２または３記載の半導体集積回路配
    線方法。
  6. 【請求項６】　　前記請求項１、２、３、４または５記
    載の配線方法を組み合わせることを特徴とする半導体集
    積回路配線方法。
JP3010293A 1991-01-31 1991-01-31 半導体集積回路配線方法 Expired - Lifetime JP2673046B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3010293A JP2673046B2 (ja) 1991-01-31 1991-01-31 半導体集積回路配線方法
US07/830,338 US5212107A (en) 1991-01-31 1992-01-31 Wiring method for semiconductor integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3010293A JP2673046B2 (ja) 1991-01-31 1991-01-31 半導体集積回路配線方法

Publications (2)

Publication Number Publication Date
JPH04245456A true JPH04245456A (ja) 1992-09-02
JP2673046B2 JP2673046B2 (ja) 1997-11-05

Family

ID=11746242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3010293A Expired - Lifetime JP2673046B2 (ja) 1991-01-31 1991-01-31 半導体集積回路配線方法

Country Status (2)

Country Link
US (1) US5212107A (ja)
JP (1) JP2673046B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2702595A1 (fr) * 1993-03-11 1994-09-16 Toshiba Kk Structure de câblage multicouche.
US5872719A (en) * 1995-08-04 1999-02-16 Hitachi, Ltd. Method of wiring semiconductor integrated circuit and semiconductor integrated circuit

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618744A (en) * 1992-09-22 1997-04-08 Fujitsu Ltd. Manufacturing method and apparatus of a semiconductor integrated circuit device
JP4363716B2 (ja) * 1999-06-25 2009-11-11 株式会社東芝 Ｌｓｉの配線構造の設計方法
JP2001015637A (ja) * 1999-06-30 2001-01-19 Mitsubishi Electric Corp 回路配線方式及び回路配線方法及び半導体パッケージ及び半導体パッケージ基板
US6389581B1 (en) * 1999-07-16 2002-05-14 Silicone Graphics Inc. Optimizing repeaters positioning along interconnects
DE10104233B4 (de) * 2001-01-31 2006-08-03 Technische Universität München Lehrstuhl für integrierte Schaltungen Verfahren zur Zuordnung von Leitungen auf Verdrahtungsebenen für integrierte Halbleiterschaltungsanordnungen
DE10151379C1 (de) 2001-10-18 2003-04-24 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Halbleiterschaltung
EP1398834A3 (de) * 2002-09-12 2006-03-22 Infineon Technologies AG Elektronisches Bauteil mit Spannungsversorgungsstruktur und Verfahren zu dessen Herstellung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03274764A (ja) * 1990-03-26 1991-12-05 Hitachi Ltd 半導体集積回路装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2940593A1 (de) * 1979-10-06 1981-04-16 Ibm Deutschland Gmbh, 7000 Stuttgart Mehrlagen-modul mit konstantem wellenwiderstand
JPS57133712A (en) * 1981-02-12 1982-08-18 Fujitsu Ltd Constituting method of delay circuit in master slice ic
JPS61240652A (ja) * 1985-04-18 1986-10-25 Toshiba Corp 半導体集積回路装置
JPH07120707B2 (ja) * 1987-01-12 1995-12-20 日本電信電話株式会社 マイクロ波集積回路
JP2693448B2 (ja) * 1987-08-08 1997-12-24 株式会社東芝 半導体集積回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03274764A (ja) * 1990-03-26 1991-12-05 Hitachi Ltd 半導体集積回路装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2702595A1 (fr) * 1993-03-11 1994-09-16 Toshiba Kk Structure de câblage multicouche.
US5723908A (en) * 1993-03-11 1998-03-03 Kabushiki Kaisha Toshiba Multilayer wiring structure
US5872719A (en) * 1995-08-04 1999-02-16 Hitachi, Ltd. Method of wiring semiconductor integrated circuit and semiconductor integrated circuit

Also Published As

Publication number Publication date
US5212107A (en) 1993-05-18
JP2673046B2 (ja) 1997-11-05

Similar Documents

Publication Publication Date Title
US6601227B1 (en) Method for making large-scale ASIC using pre-engineered long distance routing structure
US5544088A (en) Method of I/O pin assignment in a hierarchial packaging system
US7895557B2 (en) Concurrent buffering and layer assignment in integrated circuit layout
JPH04245456A (ja) 半導体集積回路配線方法
JPH0750817B2 (ja) 配線相互接続構造体
JPS59154055A (ja) 論理回路基板上の素子配置方法
US6025740A (en) Clock feeding circuit and method for adjusting clock skew
KR960000514B1 (ko) 반도체 집적회로
US6944842B1 (en) Method for making large-scale ASIC using pre-engineered long distance routing structure
US9564394B1 (en) Methods and apparatus for reducing spatial overlap between routing wires
JP2701779B2 (ja) クロックスキュー低減方法
JPH04196462A (ja) 多層配線構造の配線方法および半導体装置
US20150355672A1 (en) Clock skew adjusting structure
US6819138B2 (en) Dividing and distributing the drive strength of a single clock buffer
JP2877003B2 (ja) 自動配線経路決定方法
JPH0951037A (ja) 半導体集積回路配線方法及び半導体集積回路
JPH06349947A (ja) 半導体集積回路装置のマスクパターン設計方法および設計装置
JPH05243383A (ja) 自動配線方法
JP2737620B2 (ja) 半導体集積回路の配線方法
JP2002368097A (ja) 半導体集積回路のレイアウト設計における配線方法、半導体集積回路及び機能マクロ
JP2960601B2 (ja) 論理セルの配置方法
JPH04290261A (ja) 半導体回路のレイアウト方法
JP2002342401A (ja) 半導体集積回路の自動配線装置とその配線方法及びコンピュータプログラム
JP2009105091A (ja) 半導体装置の信号線配置方法及び配置・配線装置
JP2005284838A (ja) 半導体集積回路装置の自動配線方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070711

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080711

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080711

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090711

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090711

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100711

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100711

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 14