JPH04243398A - 動き検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は動き検出回路、特にデジ
タルテレビジョン受信機やハイビジョン受信機などに用
いる画像の動きを検出する回路に関する。

【０００２】

【従来の技術】第５図は、従来の動き検出回路を示すブ
ロック図である。図において、デジタル画像信号を入力
する入力端子（１０）には２個のフレームメモリ（１１
），（１２）が直列に接続され、このフレームメモリ（
１２）には上記フレームメモリ（１１）の入力信号とフ
レームメモリ（１２）の出力信号の２フレーム差分を求
める減算器（１３）が接続されている。また、上記減算
器（１３）には非線形処理により上記２フレーム差分を
動き量に変換する非線形変換器（１４）が接続され、こ
の非線形変換器（１４）に出力端子（１５）が接続され
る。

【０００３】次に動作について説明する。図５に示され
るように、入力端子（１０）より入力されたデジタル画
像信号はフレームメモリ（１１）及びフレームメモリ（
１２）によって２フレーム分遅延される。この２フレー
ム分遅延された信号は、減算器（１３）により現フレー
ム信号との差が演算されることとなるが、このようにし
て求められた２フレーム差分（２フレーム後の情報との
差）は画像の動き量とみなすことができる。

【０００４】上記において、基本的に１フレーム差分で
も動き量は算出可能であるが、ＮＴＳＣ（Ｎａｔｉｏｎ
ａｌ　Ｔｅｌｅｖｉｓｉｏｎ　Ｓｙｓｔｅｍ　Ｃｏｍｍ
ｉｔｔｅｅ）のコンポジットビデオ信号やハイビジョン
信号のようなフレーム間オフセットサブサンプルを行っ
ているシステムでの信号においては、上記１フレーム差
分では不都合があるため、一般には２フレーム差分にて
動き量が算出される。すなわち、フレーム周波数をｆＦ
　とすると、１フレーム差分を求める回路は（１／２）
ｆＦ　の成分を抽出するバンドパスフィルタとなる。と
ころが、上記のコンポジットビデオ信号等においては静
止した画像でも、上記（１／２）ｆＦ　に信号成分が存
在するため、１フレーム差分による動き検出が不可能と
なるからである。

【０００５】そして、上記のようにして求められた２フ
レーム差分は非線形変換器（１４）で絶対値化等の処理
が施され、動き量に変換されることになり、出力端子（
１５）から得られる動き量によって、出力や動き適応処
理の制御が可能となる。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
動き検出回路は、上述のように２フレーム差分を求める
ために２フレーム分の画像メモリを用いており、従って
大容量のメモリが必要となってハードウエアの規模が大
きくなるという問題があった。

【０００７】発明は上記問題点に鑑みてなされたもので
あり、その目的は、より少ないメモリ容量で２フレーム
差分相当の動き量を得ることができる動き検出回路を提
供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、１フレーム差分を求める第１差分演算回
路と、この第１差分演算回路の出力に対し非線形変換処
理を行う非線形変換器と、この非線形変換器の出力を１
フレーム分遅延させるフレームメモリと、このフレーム
メモリの出力と上記第１差分演算回路の出力から２フレ
ーム差分に相当する動き量を演算する第２差分演算回路
と、を有することを特徴とする。

【０００９】

【作用】上記の構成によれば、まず第１差分演算回路に
て求められた１フレーム差分が非線形変換器にて非線形
処理される。この後、上記非線形変換器の出力はフレー
ムメモリにて更に１フレーム分遅延させられることにな
り、フレームメモリからの出力は結局２フレーム分遅れ
た画像信号となる。従って、第２差分演算回路では２フ
レーム差分に相当する動き量が演算されることになる。

【００１０】

【実施例】以下、本発明の１実施例について説明する。 図１には、実施例に係る動き検出回路の構成ブロックが
示されており、入力端子（１）には従来と同様に画像信
号を１フレーム分遅延させるフレームメモリ（２）が接
続され、このフレームメモリ（２）の後段に第１差分演
算器として減算器（３）が接続されており、この減算器
（３）により上記フレームメモリ（２）の入力信号から
出力信号を減算し１フレーム差分を求める。そして、上
記減算器（３）には上記１フレーム差分から冗長部分を
除くために、図３に示す特性の非線形変換器（４）が接
続され、この非線形変換器（４）に１フレーム分遅延さ
せるフレームメモリ（５）が接続されており、また上記
フレームメモリ（５）にはフレームメモリ（５）の出力
と上記減算器（３）の出力である１フレーム差分から２
フレーム差分を演算し、動き量を求める第２差分演算回
路としてのルックアップテーブル（６）が接続され、こ
のルックアップテーブル（６）に出力端子（７）が接続
される。

【００１１】次に実施例の動作について説明する。上記
入力端子（１）より入力されたデジタル画像信号はフレ
ームメモリ（２）によって１フレーム分が遅延され、こ
の１フレーム分遅延された信号は減算器（３）により現
フレーム信号との差、つまり１フレーム差分が演算され
る。この１フレーム差分には、動画像の動き情報と静止
画像の（１／２）ｆＦ　成分の両方が含まれる。

【００１２】ここで、図２に示されるように、画像信号
の各フレームに番号を付し、Ｆ２を現フレームデータと
すれば、Ｆ１は１フレーム前のデータ、Ｆ０は２フレー
ム前のデータである。この時、減算器（３）の出力は、
Ｆ１−Ｆ０であり、非線形変換器（４）の変換特性をｇ
（ｘ）で表せばフレームメモリ（５）の出力はｇ（Ｆ１
−Ｆ０）となる。一方、フレームメモリ（５）の出力は
ｇ（Ｆ２−Ｆ１）である。

【００１３】そして、ルックアップテーブル（６）の特
性を、例えば加算器と同等と考えれば、ルックアップテ
ーブル（６）の出力Ｄは、 　　　　　　Ｄ＝ｇ（Ｆ１−Ｆ０）＋ｇ（Ｆ２−Ｆ１）
　　　　　　　　　　　　　　　　…　　［１］となり
、仮にｘ＝ｇ（ｘ）（無変換）であれば、　　　　　　
Ｄ＝Ｆ２−Ｆ０　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　…　　
［２］となるので、出力Ｄは２フレーム差分そのもので
ある。

【００１４】ところで、１フレーム差分、すなわちＦ１
−Ｆ０は差分情報であるから、統計的に０付近の値に集
中する性質があることが周知であり、このため、上記ル
ックアップテーブル（６）におけるｇ（ｘ）の特性を適
当に選んで大振幅部分の情報を除去すれば情報量の削減
が可能となる。これは、差分ＰＣＭの考え方と同じであ
るが、求める最終結果が動き情報であるため信号経路の
差分ＰＣＭとは異なり、直接画像信号の劣化に反映しな
いことと、最終的に必要な情報の量が少ない（一般的に
３〜４ビット程度）ことを考え合わせれば大幅なデータ
削減が可能となる。例えば、非線形変換器（４）におけ
るｇ（ｘ）の特性を図３に示される特性とすることがで
きる。

【００１５】動き情報として２フレーム差分に相当する
情報を得るためには、ｇ（ｘ）の特性は任意に選ぶこと
ができない。静止画像の（１／２）ｆＦ　成分（フレー
ム間折返し成分）は明らかに、 　　　　　　Ｆ１−Ｆ０＝−（Ｆ２−Ｆ２）　　　　　
　　　　　　　　　　　　　　　　　　　　　…　　［
３］なる関係を満足させるので、この折返し成分に対し
てルックアップテーブル（６）の出力においてＤ＝０と
なるためには、 　　　　　　ｇ（−ｘ）＝−ｇ（ｘ）　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　…
　　［４］となる必要がある。

【００１６】しかし、動き画像の場合は上記［３］式が
成立しないためＤ≠０となり、ルックアップテーブル（
６）の出力は２フレーム差分に相当する出力となる。 従って、上記［４］式を満たし、ビット（ｂｉｔ）数を
減らすようにｇ（ｘ）の特性を選べば、フレームメモリ
（５）の容量を削減することができる。従来においては
、映像信号が８ビットのときにフレームメモリ（５）は
約４Ｍビットを必要としたが、本発明では、非線形変換
器（４）の出力をｇ（ｘ）の特性を選択することにより
４ビットにしたとすれば、フレームメモリ（５）は従来
の半分の２Ｍビットでよいことになる。

【００１７】上記説明では、ルックアップテーブル（６
）の特性を加算器と同等として考えたが、この特性を図
４に示すような特性にすることにより、更に有効な情報
の活用が可能となる。すなわち、上記フレームメモリ（
５）の出力は、非線形変換器（４）により情報量が削減
されているため、１フレーム差分に比べて有効ビット数
が少ないので、対等の加算では情報を十分に活用できな
い。

【００１８】そこで、図４に示されるように、１フレー
ム差分情報を横軸に、フレームメモリの出力を縦軸にと
り、静止領域（１００）と動き領域（２００）に領域分
割を行う。このようにすれば、領域分割の選び方で動き
検出の特性をアレンジすることが可能となり、図４の場
合は動き画像を静止画像と判定する可能性を最小にする
構成を示すものである。

【００１９】以上のようにして得られた２フレーム差分
に相当する信号は、ルックアップテーブル（６）に非線
形特性を合せ持たせることにより、絶対値化、レベル合
せ等が行われ、動き量として出力端子（７）から出力さ
れる。

【００２０】なお、実施例では上記式［４］において、
ｇ（−ｘ）＝−ｇ（ｘ）としたが定数Ｃを用いてｇ（−
ｘ）＝−ｇ（ｘ）＋Ｃとしても同様の効果を得ることが
できる。また、非線形変換器（４）の出力は必要に応じ
てｇ（ｘ）を適当に選ぶことにより４ビット以外の値を
選ぶことができる。更に、上記式［４］を満たさない場
合でも、ルックアップテーブル（６）をアレンジするこ
とにより同等の効果を得ることも可能である。

【００２１】

【発明の効果】以上説明したように、本発明によれば、
１フレーム差分を非線形変換し、この非線形変換信号を
さらに１フレーム分遅延させることにより、最終的に２
フレーム差分に比例する動き量を演算するようにしたの
で、非線形変換処理後の信号をフレームメモリに記憶す
る際に、冗長な情報を除去することができ、上記フレー
ムメモリの容量を大幅に削減することが可能となる。従
って、ハードウエアの規模を小さくできるという効果が
ある。

【図面の簡単な説明】

【図１】本発明の１実施例に係る動き検出回路の構成を
示すブロック図である。

【図２】フレームメモリ毎の画像信号の並び状態を示す
図である。

【図３】実施例における非線形変換器の特性を示す図で
ある。

【図４】実施例におけるルックアップテーブルの変換特
性を示す図ある。

【図５】従来の動き検出回路の構成を示すブロック図で
ある。

【符号の説明】

（１），（１０）　　入力端子 （２），（５），（１１），（１２）　　フレームメモ
リ（３），（１３）　　減算器 （４），（１４）　　非線形変換器 （６）　　ルックアップテーブル

Claims (1)

【特許請求の範囲】
1. 【請求項１】１フレーム差分を求める第１差分演算回路
   と、この第１差分演算回路の出力に対し非線形変換処理
   を行う非線形変換器と、この非線形変換器の出力を１フ
   レーム分遅延させるフレームメモリと、このフレームメ
   モリの出力と上記第１差分演算回路の出力から２フレー
   ム差分に相当する動き量を演算する第２差分演算回路と
   、を有する動き検出回路。