JPH03266565A - 巡回型ノイズリデューサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、テレビ信号等の入力画像信号からノイズを
除去するために用いるノイズリデューサに関する。

〔従来の技術〕

テレビ画像において画質を劣化させる主な原因にノイズ
があり、従来このノイズを除去するために種々の提案が
なされている。第３図は、最も一般的な巡回型のノイズ
リデューサを示すブロック構成図である。一般にテレビ
信号はフレーム間の相関が高いが、ノイズはフレーム間
の相関がなく、この性質を利用してフレームメモリを用
いて入力信号を加算していくとノイズの低減を計ること
ができる。上記第３図に示す巡回型のノイズリデューサ
はこれを実現するもので、遅延素子１０１をフレーム又
はフィールドメモリで構成し、入力画像信号を乗算器１
０２でに倍（０≦に≦１）し、一方、遅延素子１０１か
らのぼ延出力信号を乗算器１０３で（１−Ｋ）倍し、こ
れらの２つの信号を加算器１０４で加算することにより
、出力画像信号を得るようにしている。

この第３図に示したノイズリデューサにおいては、乗算
器の係数にの値を小さくすることによりＳ／Ｎを改善す
ることはできるが、残像が増大するため、入力画像信号
が静止画の場合には、Ｋを０に近づけ、動画の場合には
Ｋを１に近づけて処理をしなければ、画質のよい出力画
像信号を取り出すことができない。このような入力画像
の動きを判定して、それに応じて乗算器の係数Ｋを制御
する手法も知られているが、コストの低減を計るため、
Ｋ＝１／２に設定して構成している場合が多い。

〔発明が解決しようとする課題〕

ところで、上記第３図に示したノイズリデューサにおい
て、乗算器の係数Ｋを１／２にすると、遅延素子をフィ
ールドメモリで構成した場合、垂直解像度が劣化し、遅
延素子をフレームメモリで構成した場合でも、動物体の
輪郭解像度が低下する。

これを解決するため、工業技術セミナーＴ２２１７“ビ
デオ信号のディジタル処理技術と事例研究”（第６２頁
〜第６６頁）には、第４図に示すような構成で、画像の
動き信号を検出し、乗算器の係数にの値を制御する方式
が提案されている。すなわち第４図において、入力画像
信号は遅延素子１０１からの遅延出力信号と減算器１０
５により減算処理され、差分信号εとして出力される。

この差分信号εは符号付きデータであるので絶対値回路
１０６により正のデータとして変換される。そして差分
信号εの絶対値の大きさに応して除算器１０７により、
差分信号εを１　／　ｎにした後、加算器１０８で遅延
素子１０１の遅延出力信号と加算し、遅延素子１０１の
入力信号とすると共に、出力画像信号を得るように構成
されている。

しかしながら、上記文献において提案されている第４図
に示すノイズリデューサにおいては、動きの大きな物体
の輪郭解像度の低下、シーンチェンジ等についての対応
は十分でなく、過去の履歴が残るという巡回型フィルタ
の欠点があった。

本発明は、上記提案のノイズリデューサにおける問題点
を解消するためになされたもので、シーンチェンジをス
ムーズに処理し、且つ動物体の輪郭解像度の低下を伴う
ことなく画像信号に混入したノイズを低減する低コスト
の巡回型ノイズリデューサを提供することを目的とする
。

〔課題を解決するための手段及び作用〕上記問題点を解
決するため、本発明は、フレームメモリ又はフィールド
メモリを遅延手段として備えた巡回型ノイズリデューサ
において、前記遅延手段におけるメモリ出力信号又はメ
モリ入力信号のいずれか一方を選択的に出力画像信号と
して切り換え出力させる手段を設けるものである。

このように構成した巡回型ノイズリデューサにおいては
、入力画像信号においてシーンチェンジ等の大きな画面
変化がない場合は、遅延手段のメモリ出力信号を出力画
像信号として出力し、シーンチェンジ等の大きな画面変
化が発生した場合は、切り換え手段により遅延手段のメ
モリ入力信号がそのまま出力画像信号として切り換え出
力される。

これによりシーンチェンジ等の大きな画面変化に即時に
対応でき、シーンチェン・ジ等の大きな画面変化のスム
ーズな処理及び動物体の輪郭解像度の低下を伴うことな
（、入力画像信号に混入したノイズを低減することが可
能となる。

〔実施例〕

次に実施例について説明する。第１図は、本発明に係る
ノイズリデューサの一実施例を示すブロック構成図であ
る。図において、２は減算器で、デジタル入力画像信号
１とフレームメモリ又はフィールドメモリからなる遅延
素子３の遅延出力信号との差分信号εを取り出すための
ものである。

４は前記減算器２からの符号付きデータである差分信号
εを正のデータに変換するための絶対値回路で、５は該
絶対値回路４の出力値の大きさに応して前記差分信号ε
を１　／　ｎにする除算器である。

６は該除算器５の出力信号と前記遅延素子３の遅延出力
信号とを加算して前記遅延素子３の入力信号とする加算
器であ不。７は前記絶対値回路４の出力信号が所定のレ
ベルを越える場合の信号を検出するデジタルコンパレー
タ等からなるコンパレータで、該コンパレータ７におけ
る検出回数は積分器８により計測されるようになってい
る。そして積分器８の出力ａの“Ｈ７レベルにより、前
記減算器２．除算器５及び加算器６を、該加算器６の出
力が入力画像信号ｌとなるように制御するように構成さ
れている。９はアンドゲート及びオアゲートからなるス
イッチ回路で、前記積分器８の出力すにより駆動され、
遅延素子３の入力信号又は出力信号を、出力画像信号と
して切り換えて出力するように構成されている。

次にこのように構成されたノイズリデューサの動作につ
いて説明する。Ａ／Ｄ変換されたデジタル入力画像信号
１は、減算器２において遅延素子３からの遅延出力信号
とｆＩｉＸ処理され、差分信号εとして出力される。こ
の差分信号εは符号付きデータであり、絶対値回路４に
より正のデータに変換される。そして該絶対値回路４の
出力値の大きさに応じて除算器５において前記差分信号
εを１　／　ｎに除算処理したのち、加算器６において
前記遅延素子３の出力信号と加算処理し、該遅延素子３
の入力信号とする。

入力画像信号は、大きな動き、カメラのパンニング、シ
ーンチェンジ等を除けば、フィールド間又はフレーム間
に強い相関があり、したがってフィールド間又はフレー
ム間の差分は、画像の種類によらず一定の範囲に集中す
る。通常この範囲のデジタル入力画像信号は、前記遅延
素子３から取り出される遅延出力信号を、スイッチ回路
９を通して出力画像信号として出力するようになってお
り、通常の巡回型ノイズリデューサとして機能している
。

シーンチェンジ等の大きな画面変化があると、本発明に
おいては、コンパレータ７において変換差分信号１ε１
が所定レベルを越える信号として検出され、検出された
回数が積分器８により計測される。コンパレータ７の検
出回数が積分器８により計測されると、第２図のタイミ
ングチャートに示すように、積分器８め出力ａが“Ｈ”
レベルとなり、この信号により前記減算器２．除算器５
加算器６からなる演算器を制御して、加算器６の出力が
入力画像信号１となるようにすると共に、遅延素子３に
同期して積分器日の出力すを“Ｈ”レベルにし、遅延素
子３を構成するフレームメモリ又はフィールドメモリの
メモリ内容を入力画像信号１にプリセットする。またこ
れと同時に、スイッチ回路９を切り換えて、遅延素子３
の入力信号を出力画像信号として出力する。更に遅延素
子骨のメモリ書き込みが終了した（メモリ内容のプリセ
ラ日のち、積分器８の出力ａ、ｂを“Ｌ”レベルにし、
スイッチ回路９を切り換えて遅延素子３の遅延出力信号
を出力画像信号として出力させる。なお第２図のタイミ
ングチャートは遅延素子３としてフレームメモリを使用
した場合のＭＩＡｍを示しており、ＶＤは入力画像信号
に同期した信号を示している。

このような入力画像信号の処理を行うと、シーンチェン
ジ等の大きな画面変化が検出された場合、全く同じ画像
が遅延量分連続することになり画質劣化につながること
が考えられるが、人間の目の視覚特性から判断して劣化
は殆ど認知できず、良好な画像を得ることができる。ま
・た巡回型の欠点である過去の履歴もなく、即時にノイ
ズリデューサをリセットすることを同時に行うことがで
きる。

上記実施例においては遅延素子としてフレームメモリを
用いたものを示したが、遅延素子としてフィールドメモ
リを用いる場合には、外部に１／２Ｈのラインメモリを
別途設け、スキュー補正することにより同様な作用効果
が得られる。

〔発明の効果〕

以上実施例に基づいて説明したように、本発明によれば
、シーンチェンジ等の大きな画面変化に即時に対応でき
、そのスムーズな処理及び動物体の輪郭解像度の低下を
伴うことなく、入力画像信号に混入したノイズを低減す
る低コストの巡回型ノイズリデューサを提供することが
できる。

【図面の簡単な説明】

第１図は、本発明に係る巡回型ノイズリデューサの一実
施例を示すブロック構成図、第２図は、その動作を説明
するためのタイミングチャート、第３図は、従来の一般
的な巡回型ノイズリデューサを示すブロック構成図、第
４図は、従来提案された巡回型ノイズリデューサの構成
を示すブロック構成図である。 図において、１は入力画像信号、２は減算器、３は遅延
素子、４は絶対値回路、５は除算器、６は加算器、７は
コンパレータ、８は積分器、９はスイッチ回路、１０は
出力画像信号を示す。

Claims (1)

1. 【特許請求の範囲】 １、フレームメモリ又はフィールドメモリを遅延手段と
   して備えた巡回型ノイズリデューサにおいて、前記遅延
   手段におけるメモリ出力信号又はメモリ入力信号のいず
   れか一方を選択的に出力画像信号として切り換え出力さ
   せる手段を備えていることを特徴とする巡回型ノイズリ
   デューサ。 ２、前記出力画像信号を得るための切り換え手段は、遅
   延手段のメモリ出力信号と入力画像信号の差分信号を積
   分した積分量に応じて制御されるように構成しているこ
   とを特徴とする請求項１記載の巡回型ノイズリデューサ
   。