JPS63244978A - 巡回型雑音低減装置 - Google Patents
巡回型雑音低減装置Info
- Publication number
- JPS63244978A JPS63244978A JP62077277A JP7727787A JPS63244978A JP S63244978 A JPS63244978 A JP S63244978A JP 62077277 A JP62077277 A JP 62077277A JP 7727787 A JP7727787 A JP 7727787A JP S63244978 A JPS63244978 A JP S63244978A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- noise reduction
- flat part
- period
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 125000004122 cyclic group Chemical group 0.000 title claims abstract description 20
- 230000001603 reducing effect Effects 0.000 title abstract description 7
- 230000003111 delayed effect Effects 0.000 claims description 11
- 230000000694 effects Effects 0.000 claims description 11
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 6
- 206010047571 Visual impairment Diseases 0.000 description 4
- 230000000007 visual effect Effects 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 230000002045 lasting effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、信号レベルの変化が少ない平坦部での雑音
低減効果を高めた巡回型雑音低減装置に関する。
低減効果を高めた巡回型雑音低減装置に関する。
[従来の技術]゛
第3図に示す巡回型雑音低減装置!は、AD変換器2に
てディジタル信号に変えた入力映像信号と、これを夏フ
レーム期間遅延した信号を加算することで巡回型雑音低
減処理を施すもので、入力映像信号がともに被減算入力
である一対の減算器。
てディジタル信号に変えた入力映像信号と、これを夏フ
レーム期間遅延した信号を加算することで巡回型雑音低
減処理を施すもので、入力映像信号がともに被減算入力
である一対の減算器。
3.4と、減算器4の減算出力を1フレ一ム期間(τ)
だけ遅延し減算器3の減算入力とする遅延器5と、減算
器3の減算出力に1以下の係数Kを乗じ減算器4の減算
入力とする係数器6からなる。
だけ遅延し減算器3の減算入力とする遅延器5と、減算
器3の減算出力に1以下の係数Kを乗じ減算器4の減算
入力とする係数器6からなる。
すなわち、入力映像信号Vi(t)は減算器3と係数器
6を通過したあと減算器4にて原映像信号から減算され
ることで、実質的に1−に倍され、遅延器5から得られ
る遅延出力映像信号Vo(を−τ)は、減算器3と係数
器6及び減算器4を通過することでに倍されて取り出さ
れる。従って、出力映像信号Vo(t)は、 Vo(t)= (1−K)Vi(t)+KVo(t−r
)で表され、DA変換器7を介して外部に取り出される
。
6を通過したあと減算器4にて原映像信号から減算され
ることで、実質的に1−に倍され、遅延器5から得られ
る遅延出力映像信号Vo(を−τ)は、減算器3と係数
器6及び減算器4を通過することでに倍されて取り出さ
れる。従って、出力映像信号Vo(t)は、 Vo(t)= (1−K)Vi(t)+KVo(t−r
)で表され、DA変換器7を介して外部に取り出される
。
なお、この実施例の場合、相関の薄い入力映像信号Vi
(t)と遅延出力映像信号Vo(t)どうしの加算によ
る残像発生を抑制するため、減算器2の減算出力から画
像の動きを検出する動き検出回路8を設け、動き検出回
路8が検出する動き信号のレベルが一定レベルを越える
場合、係数器6の係数Kを小なる値に切り替え、雑音低
減効果を抑制することで、残像発生を抑制するようにし
である。
(t)と遅延出力映像信号Vo(t)どうしの加算によ
る残像発生を抑制するため、減算器2の減算出力から画
像の動きを検出する動き検出回路8を設け、動き検出回
路8が検出する動き信号のレベルが一定レベルを越える
場合、係数器6の係数Kを小なる値に切り替え、雑音低
減効果を抑制することで、残像発生を抑制するようにし
である。
[発明が解決しようとする問題点]
一般に、画面上に見られる雑音は、人間の視覚特性の関
係で、信号レベルの変化の少ない部分で目立ちやすく、
信号レベルの変化が大きい部分では目立ちにくい。しか
るに、従来の巡回型雑音低減装置lは、こうした視覚特
性を考慮せず、ただ−律に雑音低減処理を施すだけであ
るため、見た目に雑音低減効果を訴える力が不足がちで
ある等の問題点があった。
係で、信号レベルの変化の少ない部分で目立ちやすく、
信号レベルの変化が大きい部分では目立ちにくい。しか
るに、従来の巡回型雑音低減装置lは、こうした視覚特
性を考慮せず、ただ−律に雑音低減処理を施すだけであ
るため、見た目に雑音低減効果を訴える力が不足がちで
ある等の問題点があった。
[問題点を解決するための手段]
この発明は、上記問題点を解決したものであり、入力映
像信号に対し、出力映像信号を1フィールド又はlフレ
ーム期間遅延して得られる遅延出力映像信号を、適宜比
率で巡回的に加算し、巡回型雑音低減処理を施す雑音低
減回路と、前記入力映像信号から、信号レベルが一定期
間以上変化しない平坦部を検出し、検出された平坦部期
間について前記加算比率を大とすることで、雑音低減効
果を高める制御手段から構成したことを特徴とするもの
である。
像信号に対し、出力映像信号を1フィールド又はlフレ
ーム期間遅延して得られる遅延出力映像信号を、適宜比
率で巡回的に加算し、巡回型雑音低減処理を施す雑音低
減回路と、前記入力映像信号から、信号レベルが一定期
間以上変化しない平坦部を検出し、検出された平坦部期
間について前記加算比率を大とすることで、雑音低減効
果を高める制御手段から構成したことを特徴とするもの
である。
[作用]
この発明は、あらかじめ定めた一定期間以上変化レベル
が変化しない平坦部を検出し、その間の巡回型雑音低域
回路による雑音低減効果を高めることで、視覚的に雑音
が目立ちやすい画像の平坦部を、重点的に雑音低減する
。
が変化しない平坦部を検出し、その間の巡回型雑音低域
回路による雑音低減効果を高めることで、視覚的に雑音
が目立ちやすい画像の平坦部を、重点的に雑音低減する
。
[実施例]
以下、この発明の実施例について、第1.2図を参照し
て説明する。第1図は、この発明の巡回型雑音低減装置
の一実施例を示す回路構成図、第2図は、第1図に示し
た回路各部の信号波形図である。
て説明する。第1図は、この発明の巡回型雑音低減装置
の一実施例を示す回路構成図、第2図は、第1図に示し
た回路各部の信号波形図である。
第1図中、巡回型雑音低減装置11は、雑音低減回路I
O内の係数器6を、係数がKlとに、の2つの係数回路
12.13に分解し、係数回路12は従萌通り動き検出
回路8により、また検出回路13は後述する係数制御回
路14により、それぞれ係数を可変する構成としたもの
である。
O内の係数器6を、係数がKlとに、の2つの係数回路
12.13に分解し、係数回路12は従萌通り動き検出
回路8により、また検出回路13は後述する係数制御回
路14により、それぞれ係数を可変する構成としたもの
である。
係数制御回路14は、映像信号の隣接する画素間の相関
の有無から、信号レベルが一定期間以上変化しない平坦
部を検出する平坦部検出回路15と、この平坦部検出回
路15の検出出力にもとづき、lライン期間遅れで係数
切り替え信号を形成し、同信号により前記係数回路13
の係数に、を切り替える係数切り替え回路I6から構成
される。
の有無から、信号レベルが一定期間以上変化しない平坦
部を検出する平坦部検出回路15と、この平坦部検出回
路15の検出出力にもとづき、lライン期間遅れで係数
切り替え信号を形成し、同信号により前記係数回路13
の係数に、を切り替える係数切り替え回路I6から構成
される。
第2図(A)に示した入力映像信号は、AD変換器2の
出力側から平坦部検出回路15内に取り込まれ、まずD
フリップフロップ回路17により1クロック分遅延され
たのち、減算器18にて遅延前の映像信号を差し引かれ
る。そして、減算器18から得られる隣接画素間の差分
信号は、絶対値検出回路19において、第2E (B)
に示したように、正符号を付されて絶対値とされ、続く
比較回路20に設定された基準レベルと比較される。
出力側から平坦部検出回路15内に取り込まれ、まずD
フリップフロップ回路17により1クロック分遅延され
たのち、減算器18にて遅延前の映像信号を差し引かれ
る。そして、減算器18から得られる隣接画素間の差分
信号は、絶対値検出回路19において、第2E (B)
に示したように、正符号を付されて絶対値とされ、続く
比較回路20に設定された基準レベルと比較される。
比較回路20は、隣接画素間の相関が高い平坦部分でだ
け、ハイレベルとなり、このハイレベル出力が、次段の
Nビットシフトレジスタ回路21のデータ入力端子とリ
セット入力端子に供給される。
け、ハイレベルとなり、このハイレベル出力が、次段の
Nビットシフトレジスタ回路21のデータ入力端子とリ
セット入力端子に供給される。
Nビットシフトレジスタ回路21は、平坦部の持続期間
を判定するものであり、Nクロック期間Tnを越えるハ
イレベルの入力があった場合だけ、後段の係数切り替え
回路16に対し第2図(C)に示した平坦部検出信号を
出力する。なお、シフトレジスタ回路21のビット数は
、平坦部の判断基準に選んだ期間を、クロック数に換算
した値にもとづいて決定しである。
を判定するものであり、Nクロック期間Tnを越えるハ
イレベルの入力があった場合だけ、後段の係数切り替え
回路16に対し第2図(C)に示した平坦部検出信号を
出力する。なお、シフトレジスタ回路21のビット数は
、平坦部の判断基準に選んだ期間を、クロック数に換算
した値にもとづいて決定しである。
一方、平坦部検出回路15の出力は、次段の係数切り替
え回路16内の遅延回路22にて期間Tだけ遅延される
。この場合の遅延期間Tは、■ライン期間ThからNク
ロック期間Tnを差し引いたもので、期間T(=Th−
Tn)の遅延により、平坦部検出信号の先頭部分は、第
2図(D)に示したように、1ライン遅れで当該平坦部
の水平走査位置に合致する。しかし、この1ライン遅れ
の平坦部検出信号は、平坦部期間よりもNクロック期間
Tnだけ短いため、Nクロックパルス期間の延長を図る
立ち下がり動作型のNクロックパルス発生回路23と、
延長部との隙間を埋めるパルスを発生するDフリップフ
ロップ回路24に供給される。
え回路16内の遅延回路22にて期間Tだけ遅延される
。この場合の遅延期間Tは、■ライン期間ThからNク
ロック期間Tnを差し引いたもので、期間T(=Th−
Tn)の遅延により、平坦部検出信号の先頭部分は、第
2図(D)に示したように、1ライン遅れで当該平坦部
の水平走査位置に合致する。しかし、この1ライン遅れ
の平坦部検出信号は、平坦部期間よりもNクロック期間
Tnだけ短いため、Nクロックパルス期間の延長を図る
立ち下がり動作型のNクロックパルス発生回路23と、
延長部との隙間を埋めるパルスを発生するDフリップフ
ロップ回路24に供給される。
すなわち、Nクロックパルス発生回路23は、遅延回路
22によって遅延された平坦部検出信号の立ち下がりで
動作し、第2図(F)に示したように、動作直後に供給
されたクロックのN個分だけ持続するパルスを発生する
。これに対し、Dフリップフロップ回路24は、第2図
(E)に示したように、遅延回路22のハイレベル出力
を1クロック分遅延して出力する。このため、Nクロッ
クパルス発生回路23とDフリップフロップ回路24の
出力を人力とするオアゲート回路25からは、第2図(
G)に示したように、はぼlライン前の平坦部の水平走
査位置に合致する係数切り替え信号が得られる。その結
果、係数切り替え回路I6は、映像信号の平坦部につい
てlライン後で係数回路13の係数に、を大に切り替え
、平坦部での雑音低減効果を高めることができる。
22によって遅延された平坦部検出信号の立ち下がりで
動作し、第2図(F)に示したように、動作直後に供給
されたクロックのN個分だけ持続するパルスを発生する
。これに対し、Dフリップフロップ回路24は、第2図
(E)に示したように、遅延回路22のハイレベル出力
を1クロック分遅延して出力する。このため、Nクロッ
クパルス発生回路23とDフリップフロップ回路24の
出力を人力とするオアゲート回路25からは、第2図(
G)に示したように、はぼlライン前の平坦部の水平走
査位置に合致する係数切り替え信号が得られる。その結
果、係数切り替え回路I6は、映像信号の平坦部につい
てlライン後で係数回路13の係数に、を大に切り替え
、平坦部での雑音低減効果を高めることができる。
なお、平坦部の検出と係数の切り替えの間に存在する約
1ライン期間Thの遅れは、元来ライン相関の高い映像
信号を取り扱う上で、さほど問題とはならないが、例え
ばAD変換器2と減算器3゜4間の平坦部検出点の後方
に、位相合わせのためのライン遅延素子(図示せず)を
挿入することで、上記lライン期間Thの遅れを解消す
ることもできる。
1ライン期間Thの遅れは、元来ライン相関の高い映像
信号を取り扱う上で、さほど問題とはならないが、例え
ばAD変換器2と減算器3゜4間の平坦部検出点の後方
に、位相合わせのためのライン遅延素子(図示せず)を
挿入することで、上記lライン期間Thの遅れを解消す
ることもできる。
このように、上記巡回型雑音低減装置11は、あらかじ
め定めた一定期間(Nクロック期間Tn)以上信号のレ
ベルが変化しない平坦部を、平坦部検出回路15が、水
平画素間の相関の有無にもとづいて検出した信号の持続
期間と基準期間との大小比較を通じて検出し、平坦部が
検出された場合は、係数切り替え回路16が、その間の
巡回型雑音低減回路IOによる雑音低減効果を高める構
成としたから、視覚的に雑音が目立ちやすい画像の平坦
部を、重点的に雑音低減することができる。
め定めた一定期間(Nクロック期間Tn)以上信号のレ
ベルが変化しない平坦部を、平坦部検出回路15が、水
平画素間の相関の有無にもとづいて検出した信号の持続
期間と基準期間との大小比較を通じて検出し、平坦部が
検出された場合は、係数切り替え回路16が、その間の
巡回型雑音低減回路IOによる雑音低減効果を高める構
成としたから、視覚的に雑音が目立ちやすい画像の平坦
部を、重点的に雑音低減することができる。
また、入力映像信号に対する遅延出力映像信号との加算
比率(K、)を大としても、巡回型雑音低減処理方式が
苦手とする動画部分と異なり、残像発生の確率は極めて
少なく、また動画部分での動きを検出して加算比率に、
を抑制する動き検出回路8を併用したことで、高品位の
雑音低減が可能である。
比率(K、)を大としても、巡回型雑音低減処理方式が
苦手とする動画部分と異なり、残像発生の確率は極めて
少なく、また動画部分での動きを検出して加算比率に、
を抑制する動き検出回路8を併用したことで、高品位の
雑音低減が可能である。
なお、上記実施例において、雑音低減回路IOに用いる
遅延器5は、フレーム周期τではなく、その1/2のフ
ィールド周期の遅延を行うものを用いてもよい。
遅延器5は、フレーム周期τではなく、その1/2のフ
ィールド周期の遅延を行うものを用いてもよい。
[発明の効果]
以上説明したように、この発明は、あらかじめ定めた一
定期間以上信号レベルが変化しない平坦部を検出し、そ
の間の巡回型雑音低減回路による雑音低減効果を高める
ことで、視覚的に雑音が目立ちやすい画像の平坦部を、
重点的に雑音低減する構成としたから、視覚的に雑音が
目立ちやすい画像の平坦部を、重点的に雑音低域するこ
とができ、しかも入力映像信号に対する遅延出力映像信
号との加算比率を大としても、巡回型雑音低減処理方式
が苦手とする動画部分と異なり、残像発生の確率は極め
て少なく、また動画部分での動きを検出して加算比率を
抑制する残像抑制手段と併用することで、さらに高品位
の雑音低減が可能である等の優れた効果を奏する。
定期間以上信号レベルが変化しない平坦部を検出し、そ
の間の巡回型雑音低減回路による雑音低減効果を高める
ことで、視覚的に雑音が目立ちやすい画像の平坦部を、
重点的に雑音低減する構成としたから、視覚的に雑音が
目立ちやすい画像の平坦部を、重点的に雑音低域するこ
とができ、しかも入力映像信号に対する遅延出力映像信
号との加算比率を大としても、巡回型雑音低減処理方式
が苦手とする動画部分と異なり、残像発生の確率は極め
て少なく、また動画部分での動きを検出して加算比率を
抑制する残像抑制手段と併用することで、さらに高品位
の雑音低減が可能である等の優れた効果を奏する。
第1図は、この発明の巡回型雑音低減装置の一実施例を
示す回路構成図、第2図は、第1図に示した回路各部の
信号波形図、第3図は、従来の巡回型雑音低減回路の一
例を示す回路構成図である。 3.4.、、減算器、5.、、遅延器、10.。 、雑音低減回路、it、、、巡回型雑音低減装置。 12.13.、、係数回路、14.、、係数制御回路、
15.、、平坦部検出回路、16.、、係数切り替え回
路。
示す回路構成図、第2図は、第1図に示した回路各部の
信号波形図、第3図は、従来の巡回型雑音低減回路の一
例を示す回路構成図である。 3.4.、、減算器、5.、、遅延器、10.。 、雑音低減回路、it、、、巡回型雑音低減装置。 12.13.、、係数回路、14.、、係数制御回路、
15.、、平坦部検出回路、16.、、係数切り替え回
路。
Claims (1)
- 入力映像信号に対し、出力映像信号を1フィールド又は
1フレーム期間遅延して得られる遅延出力映像信号を、
適宜比率で巡回的に加算し、巡回型雑音低減処理を施す
雑音低減回路と、前記入力映像信号から、信号レベルが
一定期間以上変化しない平坦部を検出し、検出された平
坦部期間について前記加算比率を大とすることで、雑音
低減効果を高める制御手段からなる巡回型雑音低減装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62077277A JPS63244978A (ja) | 1987-03-30 | 1987-03-30 | 巡回型雑音低減装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62077277A JPS63244978A (ja) | 1987-03-30 | 1987-03-30 | 巡回型雑音低減装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63244978A true JPS63244978A (ja) | 1988-10-12 |
Family
ID=13629366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62077277A Pending JPS63244978A (ja) | 1987-03-30 | 1987-03-30 | 巡回型雑音低減装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63244978A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02158282A (ja) * | 1988-12-12 | 1990-06-18 | Mitsubishi Electric Corp | 適応型雑音抑圧装置 |
JPH02266665A (ja) * | 1989-04-07 | 1990-10-31 | Hitachi Ltd | ノイズリデューサ |
WO2011151966A1 (ja) * | 2010-06-01 | 2011-12-08 | パナソニック株式会社 | 画像処理装置およびそれを備えた電子機器 |
-
1987
- 1987-03-30 JP JP62077277A patent/JPS63244978A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02158282A (ja) * | 1988-12-12 | 1990-06-18 | Mitsubishi Electric Corp | 適応型雑音抑圧装置 |
JPH02266665A (ja) * | 1989-04-07 | 1990-10-31 | Hitachi Ltd | ノイズリデューサ |
WO2011151966A1 (ja) * | 2010-06-01 | 2011-12-08 | パナソニック株式会社 | 画像処理装置およびそれを備えた電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4257382B1 (ja) | ノイズリダクション装置、ノイズリダクション方法 | |
JPH06121192A (ja) | ノイズ除去回路 | |
JPH04220089A (ja) | テレビ画像におけるエッジフリッカーを減少するための方法及び装置 | |
KR100281877B1 (ko) | 임펄스노이즈감소장치및그방법 | |
EP1101352B1 (en) | Method and apparatus for reducing flicker in a video image sequence | |
JPS63244978A (ja) | 巡回型雑音低減装置 | |
JPH04101579A (ja) | テレビジョン信号の処理装置 | |
JPH04296171A (ja) | 輪郭補正装置 | |
JP5147655B2 (ja) | 映像信号処理装置および映像表示装置 | |
US4984070A (en) | Picture quality improving apparatus capable of reducing deterioration of interpolated signal | |
JPS6346881A (ja) | デジタル輪郭補正回路 | |
JPH0437264A (ja) | 雑音抑圧装置 | |
JPH077639A (ja) | 動き適応ノイズリダクション回路 | |
JP2008182627A (ja) | 色トランジェント補正装置 | |
JPH0522463A (ja) | 動き検出回路 | |
JP2582154B2 (ja) | ノイズリデユーサ | |
JPH06121193A (ja) | ノイズ除去回路 | |
JP3385764B2 (ja) | エッジ強調処理装置 | |
JP2011029826A (ja) | ノイズ除去装置 | |
JPH02211778A (ja) | 適応型雑音抑圧装置 | |
JPH0923357A (ja) | ノイズ低減装置 | |
JP2862700B2 (ja) | 動き検出装置 | |
JPH082101B2 (ja) | 動き適応走査線補間回路 | |
JPH0369276A (ja) | ノイズ低減回路 | |
JPH04145774A (ja) | ノイズ低減装置 |