JPH04239911A - １０進乗算方式 - Google Patents
１０進乗算方式Info
- Publication number
- JPH04239911A JPH04239911A JP3006742A JP674291A JPH04239911A JP H04239911 A JPH04239911 A JP H04239911A JP 3006742 A JP3006742 A JP 3006742A JP 674291 A JP674291 A JP 674291A JP H04239911 A JPH04239911 A JP H04239911A
- Authority
- JP
- Japan
- Prior art keywords
- multiplicand
- significant digits
- multiplier
- routine
- multiplication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 24
- 238000010586 diagram Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は１０進乗算方式に関し、
特に１０進乗算命令の実行処理を行うコンピュータの１
０進乗算方式に関する。
特に１０進乗算命令の実行処理を行うコンピュータの１
０進乗算方式に関する。
【０００２】
【従来の技術】図２は従来の１０進乗算方式の一例を示
す流れ図である。
す流れ図である。
【０００３】従来の１０進乗算方式では、図２に示すよ
うに、１０進乗算命令の実行処理が、乗数および被乗数
を取出すオペランドフェッチルーチン２１と、乗数，乗
数の有効桁数，被乗数，被乗数の有効桁数を含むパラメ
ータを受けて乗算を行うメインルーチン２２と、このメ
インルーチン２２の乗算結果を格納するストアルーチン
２３とを順次に実行している。
うに、１０進乗算命令の実行処理が、乗数および被乗数
を取出すオペランドフェッチルーチン２１と、乗数，乗
数の有効桁数，被乗数，被乗数の有効桁数を含むパラメ
ータを受けて乗算を行うメインルーチン２２と、このメ
インルーチン２２の乗算結果を格納するストアルーチン
２３とを順次に実行している。
【０００４】以下に、乗算命令が、可変桁数の三つのオ
ペランド１，２，３を持ち、被乗数のオペランド２に乗
数のオペランド１を乗じた結果を積のオペランド３とす
る場合について説明する。
ペランド１，２，３を持ち、被乗数のオペランド２に乗
数のオペランド１を乗じた結果を積のオペランド３とす
る場合について説明する。
【０００５】先ず、オペランドフェッチルーチン２１は
、オペランド１，２を取出すとともに、それらの有効桁
数を調べて、乗数（ＭＰ），乗数の有効桁数（ＭＰＬ）
，被乗数（ＭＤ），被乗数の有効桁数（ＭＤＬ）をワー
クエリアに取込んでいる。
、オペランド１，２を取出すとともに、それらの有効桁
数を調べて、乗数（ＭＰ），乗数の有効桁数（ＭＰＬ）
，被乗数（ＭＤ），被乗数の有効桁数（ＭＤＬ）をワー
クエリアに取込んでいる。
【０００６】そこで、メインルーチン２２は、ステップ
２２−１で、乗数の有効桁数（ＭＰＬ）が“０”でない
かどうかを調べて、“０”であれば、ステップ２２−５
に移行し、“０”でないときには、ステップ２２−２に
移行している。
２２−１で、乗数の有効桁数（ＭＰＬ）が“０”でない
かどうかを調べて、“０”であれば、ステップ２２−５
に移行し、“０”でないときには、ステップ２２−２に
移行している。
【０００７】そして、ステップ２２−２で、乗数の有効
桁数（ＭＰＬ）が示す乗数（ＭＰ）の最上位の桁位置か
ら１桁を取出して、ステップ２２−３で、その１桁と被
乗数（ＭＤ）との部分積を生成してワークエリアに退避
し、ステップ２２−４で、乗数の有効桁数（ＭＰＬ）か
ら“１”を減じて、ステップ２２−１に戻ってこの動作
を繰返している。
桁数（ＭＰＬ）が示す乗数（ＭＰ）の最上位の桁位置か
ら１桁を取出して、ステップ２２−３で、その１桁と被
乗数（ＭＤ）との部分積を生成してワークエリアに退避
し、ステップ２２−４で、乗数の有効桁数（ＭＰＬ）か
ら“１”を減じて、ステップ２２−１に戻ってこの動作
を繰返している。
【０００８】そして、ステップ２２−５で、ワークエリ
アに退避しておいた部分積の総和を求めて、乗算結果の
積を得ている。
アに退避しておいた部分積の総和を求めて、乗算結果の
積を得ている。
【０００９】そこで、ストアルーチン２３は、その乗算
結果の積をオペランド３に書込んでいる。
結果の積をオペランド３に書込んでいる。
【００１０】
【発明が解決しようとする課題】上述した従来の１０進
乗算方式は、乗数の有効桁数（ＭＰＬ）回の部分積を求
る動作を実行しているので、乗数の有効桁数（ＭＰＬ）
が大きくなると、部分積を求る回数が増加して、乗算に
長い時間がかかるという欠点を有している。
乗算方式は、乗数の有効桁数（ＭＰＬ）回の部分積を求
る動作を実行しているので、乗数の有効桁数（ＭＰＬ）
が大きくなると、部分積を求る回数が増加して、乗算に
長い時間がかかるという欠点を有している。
【００１１】本発明の目的は、乗数の有効桁数と被乗数
の有効桁数とを比較して、乗数の有効桁数が被乗数の有
効桁数より大きい場合にだけ、乗数と被乗数とを交換し
てから、乗算動作を実行させることにより、部分積を求
る回数を減少させて、乗算時間を短縮することができる
１０進乗算方式を提供することにある。
の有効桁数とを比較して、乗数の有効桁数が被乗数の有
効桁数より大きい場合にだけ、乗数と被乗数とを交換し
てから、乗算動作を実行させることにより、部分積を求
る回数を減少させて、乗算時間を短縮することができる
１０進乗算方式を提供することにある。
【００１２】
【課題を解決するための手段】第１の発明の１０進乗算
方式は、１０進乗算命令の実行処理が、乗数および被乗
数を取出すオペランドフェッチルーチンと、前記乗数，
前記乗数の有効桁数，前記被乗数，前記被乗数の有効桁
数を含むパラメータを受けて乗算を行うメインルーチン
と、前記メインルーチンの乗算結果を格納するストアル
ーチンとを順次に実行する１０進乗算方式において、前
記オペランドフェッチルーチンを終了後に、前記乗数と
前記乗数の有効桁数と前記被乗数と前記被乗数の有効桁
数とを含むパラメータを受けて、前記乗数の有効桁数と
前記被乗数の有効桁数とを比較して、前記乗数の有効桁
数が前記被乗数の有効桁数より大きい場合にだけ、前記
乗数と前記被乗数とを交換するとともに、前記乗数の有
効桁数と前記被乗数の有効桁数とを交換した後に、これ
らを前記メインルーチンに渡して、前記メインルーチン
に移行するオペランド交換ルーチンを実行することによ
り構成されている。
方式は、１０進乗算命令の実行処理が、乗数および被乗
数を取出すオペランドフェッチルーチンと、前記乗数，
前記乗数の有効桁数，前記被乗数，前記被乗数の有効桁
数を含むパラメータを受けて乗算を行うメインルーチン
と、前記メインルーチンの乗算結果を格納するストアル
ーチンとを順次に実行する１０進乗算方式において、前
記オペランドフェッチルーチンを終了後に、前記乗数と
前記乗数の有効桁数と前記被乗数と前記被乗数の有効桁
数とを含むパラメータを受けて、前記乗数の有効桁数と
前記被乗数の有効桁数とを比較して、前記乗数の有効桁
数が前記被乗数の有効桁数より大きい場合にだけ、前記
乗数と前記被乗数とを交換するとともに、前記乗数の有
効桁数と前記被乗数の有効桁数とを交換した後に、これ
らを前記メインルーチンに渡して、前記メインルーチン
に移行するオペランド交換ルーチンを実行することによ
り構成されている。
【００１３】また、第２の発明の１０進乗算方式は、乗
数および被乗数を取出すオペランドフェッチルーチンと
、前記乗数，前記乗数の有効桁数，前記被乗数，前記被
乗数の有効桁数を含むパラメータを受けて乗算を行うメ
インルーチンと、前記メインルーチンの乗算結果を格納
するストアルーチンとを有する１０進乗算命令の実行処
理を行うコンピュータの１０進乗算方式において、前記
オペランドフェッチルーチンを終了後に、前記乗数と前
記乗数の有効桁数と前記被乗数と前記被乗数の有効桁数
とを含むパラメータを受けて、前記乗数の有効桁数と前
記被乗数の有効桁数とを比較して、前記乗数の有効桁数
が前記被乗数の有効桁数より大きい場合にだけ、前記乗
数と前記被乗数とを交換するとともに、前記乗数の有効
桁数と前記被乗数の有効桁数とを交換した後に、これら
を前記メインルーチンに渡して、前記メインルーチンに
移行するオペランド交換ルーチンを備えて構成されてい
る。
数および被乗数を取出すオペランドフェッチルーチンと
、前記乗数，前記乗数の有効桁数，前記被乗数，前記被
乗数の有効桁数を含むパラメータを受けて乗算を行うメ
インルーチンと、前記メインルーチンの乗算結果を格納
するストアルーチンとを有する１０進乗算命令の実行処
理を行うコンピュータの１０進乗算方式において、前記
オペランドフェッチルーチンを終了後に、前記乗数と前
記乗数の有効桁数と前記被乗数と前記被乗数の有効桁数
とを含むパラメータを受けて、前記乗数の有効桁数と前
記被乗数の有効桁数とを比較して、前記乗数の有効桁数
が前記被乗数の有効桁数より大きい場合にだけ、前記乗
数と前記被乗数とを交換するとともに、前記乗数の有効
桁数と前記被乗数の有効桁数とを交換した後に、これら
を前記メインルーチンに渡して、前記メインルーチンに
移行するオペランド交換ルーチンを備えて構成されてい
る。
【００１４】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１５】図１は本発明の１０進乗算方式の一実施例
を示す流れ図である。
を示す流れ図である。
【００１６】本実施例の１０進乗算方式では、図１に示
すように、１０進乗算命令の実行処理が、乗数および被
乗数を取出すオペランドフェッチルーチン１１と、乗数
，乗数の有効桁数，被乗数，被乗数の有効桁数を含むパ
ラメータを受けて、乗数の有効桁数が被乗数の有効桁数
より大きい場合にだけ、乗数と被乗数とを交換するとと
もに、乗数の有効桁数と被乗数の有効桁数とを交換する
オペランド交換ルーチン１２と、乗算を行うメインルー
チン１３と、メインルーチン１３の乗算結果を格納する
ストアルーチン１４とを順次に実行している。
すように、１０進乗算命令の実行処理が、乗数および被
乗数を取出すオペランドフェッチルーチン１１と、乗数
，乗数の有効桁数，被乗数，被乗数の有効桁数を含むパ
ラメータを受けて、乗数の有効桁数が被乗数の有効桁数
より大きい場合にだけ、乗数と被乗数とを交換するとと
もに、乗数の有効桁数と被乗数の有効桁数とを交換する
オペランド交換ルーチン１２と、乗算を行うメインルー
チン１３と、メインルーチン１３の乗算結果を格納する
ストアルーチン１４とを順次に実行している。
【００１７】以下に、乗算命令が、可変桁数の三つのオ
ペランド１，２，３を持ち、被乗数のオペランド２に乗
数のオペランド１を乗じた結果を積のオペランド３とす
る場合について説明する。
ペランド１，２，３を持ち、被乗数のオペランド２に乗
数のオペランド１を乗じた結果を積のオペランド３とす
る場合について説明する。
【００１８】先ず、オペランドフェッチルーチン１１は
、オペランド１，２を取出すとともに、それらの有効桁
数を調べて、乗数（ＭＰ），乗数の有効桁数（ＭＰＬ）
，被乗数（ＭＤ），被乗数の有効桁数（ＭＤＬ）をワー
クエリアに取込んでいる。
、オペランド１，２を取出すとともに、それらの有効桁
数を調べて、乗数（ＭＰ），乗数の有効桁数（ＭＰＬ）
，被乗数（ＭＤ），被乗数の有効桁数（ＭＤＬ）をワー
クエリアに取込んでいる。
【００１９】そこで、オペランド交換ルーチン１２は、
ステップ１２−１で、乗数の有効桁数（ＭＰＬ）が被乗
数の有効桁数（ＭＤＬ）より大きいかどうかをを調べて
、小さければ、ステップ１３−１に移行し、大きければ
、ステップ１２−２に移行している。
ステップ１２−１で、乗数の有効桁数（ＭＰＬ）が被乗
数の有効桁数（ＭＤＬ）より大きいかどうかをを調べて
、小さければ、ステップ１３−１に移行し、大きければ
、ステップ１２−２に移行している。
【００２０】そして、ステップ１２−２で、乗数（ＭＰ
）と被乗数（ＭＤ）とを交換（ＳＷＡＰ）し、乗数の有
効桁数（ＭＰＬ）と被乗数の有効桁数（ＭＤＬ）とを交
換（ＳＷＡＰ）している。
）と被乗数（ＭＤ）とを交換（ＳＷＡＰ）し、乗数の有
効桁数（ＭＰＬ）と被乗数の有効桁数（ＭＤＬ）とを交
換（ＳＷＡＰ）している。
【００２１】次に、メインルーチン１３は、ステップ１
３−１で、乗数の有効桁数（ＭＰＬ）が“０”でないか
どうかを調べて、“０”であれば、ステップ１３−５に
移行し、“０”でないときには、ステップ１３−２に移
行している。
３−１で、乗数の有効桁数（ＭＰＬ）が“０”でないか
どうかを調べて、“０”であれば、ステップ１３−５に
移行し、“０”でないときには、ステップ１３−２に移
行している。
【００２２】そして、ステップ１３−２で、乗数の有効
桁数（ＭＰＬ）が示す乗数（ＭＰ）の最上位の桁位置か
ら１桁を取出して、ステップ１３−３で、その１桁と被
乗数（ＭＤ）との部分積を生成してワークエリアに退避
し、ステップ１３−４で、乗数の有効桁数（ＭＰＬ）か
ら“１”を減じて、ステップ１３−１に戻ってこの動作
を繰返している。
桁数（ＭＰＬ）が示す乗数（ＭＰ）の最上位の桁位置か
ら１桁を取出して、ステップ１３−３で、その１桁と被
乗数（ＭＤ）との部分積を生成してワークエリアに退避
し、ステップ１３−４で、乗数の有効桁数（ＭＰＬ）か
ら“１”を減じて、ステップ１３−１に戻ってこの動作
を繰返している。
【００２３】そして、ステップ１３−５で、ワークエリ
アに退避しておいた部分積の総和を求めて、乗算結果の
積を得ている。
アに退避しておいた部分積の総和を求めて、乗算結果の
積を得ている。
【００２４】そこで、ストアルーチン１４は、その乗算
結果の積をオペランド３に書込んでいる。
結果の積をオペランド３に書込んでいる。
【００２５】
【発明の効果】以上説明したように、本発明の１０進乗
算方式は、乗数の有効桁数と被乗数の有効桁数とを比較
して、乗数の有効桁数が被乗数の有効桁数より大きい場
合にだけ、乗数と被乗数とを交換してから、乗算動作を
実行させることにより、部分積を求る回数を減少させて
、乗算時間を短縮することができるという効果を有して
いる。
算方式は、乗数の有効桁数と被乗数の有効桁数とを比較
して、乗数の有効桁数が被乗数の有効桁数より大きい場
合にだけ、乗数と被乗数とを交換してから、乗算動作を
実行させることにより、部分積を求る回数を減少させて
、乗算時間を短縮することができるという効果を有して
いる。
【図１】本発明の１０進乗算方式の一実施例を示す流れ
図である。
図である。
【図２】従来の１０進乗算方式の一例を示す流れ図であ
る。
る。
１１，２１ オペランドフェッチルーチン１２
オペランド交換ルーチン １３，２２ メインルーチン １４，２３ ストアルーチン
オペランド交換ルーチン １３，２２ メインルーチン １４，２３ ストアルーチン
Claims (2)
- 【請求項１】 １０進乗算命令の実行処理が、乗数お
よび被乗数を取出すオペランドフェッチルーチンと、前
記乗数，前記乗数の有効桁数，前記被乗数，前記被乗数
の有効桁数を含むパラメータを受けて乗算を行うメイン
ルーチンと、前記メインルーチンの乗算結果を格納する
ストアルーチンとを順次に実行する１０進乗算方式にお
いて、前記オペランドフェッチルーチンを終了後に、前
記乗数と前記乗数の有効桁数と前記被乗数と前記被乗数
の有効桁数とを含むパラメータを受けて、前記乗数の有
効桁数と前記被乗数の有効桁数とを比較して、前記乗数
の有効桁数が前記被乗数の有効桁数より大きい場合にだ
け、前記乗数と前記被乗数とを交換するとともに、前記
乗数の有効桁数と前記被乗数の有効桁数とを交換した後
に、これらを前記メインルーチンに渡して、前記メイン
ルーチンに移行するオペランド交換ルーチンを実行する
ことを特徴とする１０進乗算方式。 - 【請求項２】 乗数および被乗数を取出すオペランド
フェッチルーチンと、前記乗数，前記乗数の有効桁数，
前記被乗数，前記被乗数の有効桁数を含むパラメータを
受けて乗算を行うメインルーチンと、前記メインルーチ
ンの乗算結果を格納するストアルーチンとを有する１０
進乗算命令の実行処理を行うコンピュータの１０進乗算
方式において、前記オペランドフェッチルーチンを終了
後に、前記乗数と前記乗数の有効桁数と前記被乗数と前
記被乗数の有効桁数とを含むパラメータを受けて、前記
乗数の有効桁数と前記被乗数の有効桁数とを比較して、
前記乗数の有効桁数が前記被乗数の有効桁数より大きい
場合にだけ、前記乗数と前記被乗数とを交換するととも
に、前記乗数の有効桁数と前記被乗数の有効桁数とを交
換した後に、これらを前記メインルーチンに渡して、前
記メインルーチンに移行するオペランド交換ルーチンを
備えることを特徴とする１０進乗算方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006742A JPH04239911A (ja) | 1991-01-24 | 1991-01-24 | １０進乗算方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006742A JPH04239911A (ja) | 1991-01-24 | 1991-01-24 | １０進乗算方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04239911A true JPH04239911A (ja) | 1992-08-27 |
Family
ID=11646661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3006742A Pending JPH04239911A (ja) | 1991-01-24 | 1991-01-24 | １０進乗算方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04239911A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07287649A (ja) * | 1994-04-20 | 1995-10-31 | Kofu Nippon Denki Kk | １０進乗算処理装置 |
-
1991
- 1991-01-24 JP JP3006742A patent/JPH04239911A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07287649A (ja) * | 1994-04-20 | 1995-10-31 | Kofu Nippon Denki Kk | １０進乗算処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0368416B2 (ja) | ||
| US4797849A (en) | Pipelined vector divide apparatus | |
| US8909687B2 (en) | Efficient FIR filters | |
| JPH0368021A (ja) | 高速数値処理装置 | |
| JPH04239911A (ja) | １０進乗算方式 | |
| Mirzaev et al. | Digital signal processing based on spline functions | |
| JPH0644289A (ja) | 並列プロセッサのための線形回帰分散方法 | |
| JPH04190453A (ja) | 複素数の演算処理方式 | |
| JPS6162174A (ja) | 情報婦理装置 | |
| KR20080106754A (ko) | 이미지 필터링을 위한 마이크로프로세서의 연산방법 및연산장치 | |
| JPH04205525A (ja) | パイプライン方式を用いた乗算器 | |
| Bowlyn et al. | A novel distributed arithmetic approach for computing a radix-2 FFT butterfly implementation | |
| JPS6246369A (ja) | 積和命令実行方式 | |
| JPH02247726A (ja) | １０進型データの高速二項演算処理判定方式 | |
| JPH02178833A (ja) | 異なるビット長のデータを加算する加算器 | |
| JPH02249025A (ja) | 信号処理プロセッサ | |
| JPS63170788A (ja) | 画像処理装置 | |
| JPS6120130A (ja) | 演算処理装置 | |
| JPS58107956A (ja) | 乗算処理方式 | |
| JPH04286070A (ja) | 積和演算装置 | |
| JPH0635678A (ja) | 十進除算回路 | |
| JP2005071056A (ja) | 演算処理プログラム、演算処理方法、および演算処理装置 | |
| JPH0658671B2 (ja) | ベクトル処理装置 | |
| JPS63187332A (ja) | 演算処理装置 | |
| JPH07271767A (ja) | ベクトル演算処理装置 |