JPH0635678A - 十進除算回路 - Google Patents

Abstract

(57)【要約】 【目的】 効率的な演算を可能とする。 【構成】 被除数レジスタ１は演算すべき十進数の被除
数を格納し、倍数レジスタ２は演算すべき除数の１、
２、４、８倍の数のうちいずれかを格納し、除数レジス
タ３は演算すべき十進数の除数を格納する。加減算回路
４は被除数レジスタ１の出力１０１である被除数データ
と、倍数レジスタ２の出力１０２である除数の倍数デー
タとの加減算を行う。比較回路５は被除数レジスタ１の
出力１０１である被除数データと、除数レジスタ３の出
力１０３である除数データとを比較する。記憶回路６は
加減算回路４を用いて算出した演算すべき除数の１、
２、４、８倍の数を夫々記憶する。除算商算出回路７は
加減算回路４の桁上がり出力１０５と、比較回路５の比
較結果出力１０６とを基に商を算出する。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明は十進除算回路に関し、特に十進数
データの除算を行う十進除算回路に関する。

【０００２】

【従来技術】従来、十進除算回路においては、図２に示
すように、被除数レジスタ１と、倍数レジスタ２と、加
減算回路４と、除数の１、２、４、８倍の数各々を記憶
する記憶回路６と、除算商算出回路８とを含んで構成さ
れている。

【０００３】被除数に対する除数の除算によって商を算
出する場合、まず加減算回路４で加算を繰返すことによ
って、除数１１１の１、２、４、８倍の数を生成し、そ
れら倍数を予め記憶回路６に記憶しておく。

【０００４】その後、記憶回路６からそれら倍数各々を
読出し、被除数１１０または加減算回路４の出力１０４
を保持する被除数レジスタ１の出力１０１と、記憶回路
６からの出力１０７であるそれら倍数を保持する倍数レ
ジスタ２の出力１０２との加減算を加減算回路４で行
う。

【０００５】このとき加減算回路４で発生する桁上がり
出力１０５を用いて、除算商算出回路８によって十進数
の商を１桁ずつ算出している。すなわち、商１桁を算出
するのに少なくとも被除数１１０と除数１１１の１、
２、４、８倍の数との４回の加減算を行っている。

【０００６】特に、商の最下位桁が偶数となる場合には
さらに補正の加減算を一回行うので、商ｎ桁を算出する
には４×ｎ＋ｉ（ｉは商の最下位桁が偶数の時に１、奇
数の時に０）回の加減算を行う。

【０００７】このような従来の十進除算回路では、商算
出の過程で商の値にかかわらず、商１桁に対して４回の
加減算を行う必要があり、さらに補正時に１回の加減算
を行う必要があるので、演算の実行クロック数が多くな
り、効率が悪いという問題がある。

【０００８】

【発明の目的】本発明は上記のような従来のものの問題
点を除去すべくなされたもので、効率的な演算を行うこ
とができる十進除算回路の提供を目的とする。

【０００９】

【発明の構成】本発明による十進除算回路は、各々除数
に対して異なる倍率の数を示す複数の倍数と被除数との
加減算を行う加減算手段を含む十進除算回路であって、
前記除数と前記被除数とを比較する比較手段と、前記加
減算手段の桁上がり出力と前記比較手段の比較結果とか
ら前記被除数と前記除数との除算商を算出する算出手段
とを設けたことを特徴とする。

【００１０】

【実施例】次に、本発明の一実施例について図面を参照
して説明する。

【００１１】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、被除数レジスタ１は演算す
べき十進数の被除数を格納し、倍数レジスタ２は演算す
べき除数の１、２、４、８倍の数のうちいずれかを格納
し、除数レジスタ３は演算すべき十進数の除数を格納す
る。

【００１２】加減算回路４は被除数レジスタ１の出力１
０１である被除数データと、倍数レジスタ２の出力１０
２である除数の倍数データとの加減算を行う。比較回路
５は被除数レジスタ１の出力１０１である被除数データ
と、除数レジスタ３の出力１０３である除数データとを
比較する。

【００１３】記憶回路６は加減算回路４を用いて算出し
た演算すべき除数の１、２、４、８倍の数を夫々記憶す
る。除算商算出回路７は加減算回路４の桁上がり出力１
０５と、比較回路５の比較結果出力１０６とを基に商を
算出する。

【００１４】この図１を用いて本発明の一実施例による
十進数の除算を行うときの制御方法について説明する。

【００１５】除算の１クロックサイクル目では、入力信
号１００によって倍数レジスタ２および除数レジスタ３
に夫々除数をセットする。このとき、被除数レジスタ１
は０にリセットする。

【００１６】除算の２クロックサイクル目では、記憶回
路６のアドレス１番地と被除数レジスタ１とに夫々加減
算回路４の出力１０４を書込む。このとき、加減算回路
４は被除数レジスタ１の出力１０１と倍数レジスタ２の
出力１０２との加算を行うので、出力１０４としてはそ
の加算結果（除数の１倍）が出力される。

【００１７】除算の３クロックサイクル目では、記憶回
路６のアドレス２番地と被除数レジスタ１と倍数レジス
タ２とに夫々加減算回路４の出力１０４を書込む。この
とき、加減算回路４は被除数レジスタの出力１０１と倍
数レジスタ２の出力１０２との加算を行うので、出力１
０４としてはその加算結果（除数の２倍）が出力され
る。

【００１８】除算の４クロックサイクル目では、記憶回
路６のアドレス４番地と被除数レジスタ１と倍数レジス
タ２とに夫々加減算回路４の出力１０４を書込む。この
とき、加減算回路４は被除数レジスタ１の出力１０１と
倍数レジスタ２の出力１０２との加算を行うので、出力
１０４としてはその加算結果（除数の４倍）が出力され
る。

【００１９】除算の５クロックサイクル目では、記憶回
路６のアドレス８番地と倍数レジスタ２とに夫々加減算
回路４の出力１０４を書込む。このとき、加減算回路４
は被除数レジスタ１の出力１０１と倍数レジスタ２の出
力１０２との加算を行うので、出力１０４としてはその
加算結果（除数の８倍）が出力される。

【００２０】上記の処理動作によって、記憶回路６には
除数の１、２、４、８倍の数が記憶されて用意される。
この後に、入力信号１００によって被除数レジスタ１に
被除数をセットする。

【００２１】除算の６クロックサイクル目では、比較回
路５において被除数レジスタ１の出力１０１（被除数）
と除数レジスタ３の出力１０３（除数）とが比較され
る。その結果、除数の方が被除数よりも大きいことが検
出されると、除算商算出回路７でその桁の商として０を
設定し、次の桁の処理を行う。

【００２２】また、除数の方が被除数よりも小さいかあ
るいは等しいことが検出されると、加減算回路４におい
て被除数レジスタ１の出力１０１（被除数）から倍数レ
ジスタ２の出力１０２（除数の８倍の数）を減算し、加
減算回路４の出力１０４（減算結果）を被除数レジスタ
１にセットする。

【００２３】このとき、倍数レジスタ２には記憶回路６
のアドレス４番地から読出した出力１０６（除数の４倍
の数）がセットされる。除算商算出回路７では中間商と
して８を設定する。

【００２４】除算の７クロックサイクル目では、比較回
路５において被除数レジスタ１の出力１０１［被除数−
（除数の８倍の数）］と、除数レジスタ３の出力１０３
（除数）とが比較される。その結果、除数の方が被除数
よりも大きいことが検出されると、除算商算出回路７で
その桁の商として８を設定し、次の桁の処理を行う。

【００２５】但し、被除数レジスタ１の出力１０１が負
のときには比較結果にかかわらず以下のような動作を行
う。すなわち、除数の方が被除数よりも小さいかあるい
は等しいことが検出されると、加減算回路４において被
除数レジスタ１の出力１０１［被除数−（除数の８倍の
数）］と倍数レジスタ２の出力１０２（除数の４倍の
数）との加減算を行い、加減算回路４の出力１０４（加
減算結果）を被除数レジスタ１にセットする。

【００２６】この場合、加減算回路４で加算を行うのか
あるいは減算を行うのかは、この直前の６クロックサイ
クル目における減算の結果が負か正かによる。つまり、
減算の結果が負であれば加算が行われ、減算の結果が正
であれば減算が行われる。

【００２７】このとき、倍数レジスタ２には記憶回路６
のアドレス２番地から読出した出力１０６（除数の２倍
の数）がセットされる。除算商算出回路７では中間商と
して８±４＝１２ｏｒ４を設定する。

【００２８】除算の８クロックサイクル目では、比較回
路５において被除数レジスタ１の出力１０１［被除数−
（除数の１２倍ｏｒ４倍の数）］と、除数レジスタ３の
出力１０３（除数）とが比較される。その結果、除数の
方が被除数よりも大きいことが検出されると、除算商算
出回路７でその桁の商として４を設定し、次の桁の処理
を行う。

【００２９】但し、被除数レジスタ１の出力１０１が負
のときには比較結果にかかわらず以下のような動作を行
う。すなわち、除数の方が被除数よりも小さいかあるい
は等しいことが検出されると、加減算回路４において被
除数レジスタ１の出力１０１［被除数−（除数の１２倍
ｏｒ４倍の数）］と倍数レジスタ２の出力１０２（除数
の２倍の数）との加減算を行い、加減算回路４の出力１
０４（加減算結果）を被除数レジスタ１にセットする。

【００３０】この場合、加減算回路４で加算を行うのか
あるいは減算を行うのかは、この直前の７クロックサイ
クル目における減算の結果が負か正かによる。つまり、
減算の結果が負であれば加算が行われ、減算の結果が正
であれば減算が行われる。

【００３１】このとき、倍数レジスタ２には記憶回路６
のアドレス１番地から読出した出力１０６（除数の１倍
の数）がセットされる。除算商算出回路７では中間商と
して１２−２＝１０かまたは４±２＝６ｏｒ２を設定す
る。

【００３２】除算の９クロックサイクル目では、比較回
路５において被除数レジスタ１の出力１０１［被除数−
（除数の１０倍ｏｒ６倍ｏｒ２倍の数）］と除数レジス
タ３の出力１０３（除数）とが比較される。その結果、
除数の方が被除数よりも大きいことが検出されると、除
算商算出回路７でその桁の商として６ｏｒ２を設定し、
次の桁の処理を行う。

【００３３】但し、被除数レジスタ１の出力１０１が負
のときには比較結果にかかわらず以下のような動作を行
う。すなわち、除数の方が被除数よりも小さいかあるい
は等しいことが検出されると、加減算回路４において被
除数レジスタ１の出力１０１［被除数−（除数の１０倍
ｏｒ６倍ｏｒ２倍の数）］と倍数レジスタ２の出力１０
２（除数の１倍の数）との加減算を行い、加減算回路４
の出力１０４（加減算結果）を被除数レジスタ１にセッ
トする。

【００３４】この場合、加減算回路４で加算を行うのか
あるいは減算を行うのかは、この直前の８クロックサイ
クル目における減算の結果が負か正かによる。つまり、
減算の結果が負であれば加算が行われ、減算の結果が正
であれば減算が行われる。

【００３５】このとき、倍数レジスタ２には記憶回路６
のアドレス８番地から読出した出力１０６（除数の８倍
の数）が次の桁算出のためにセットされる。除算商算出
回路７では中間商として１０−１＝９かまたは６±１＝
７ｏｒ５、あるいは２±１＝３ｏｒ１を設定する。

【００３６】以上のように除算の６〜９クロックサイク
ルの間に商１桁が算出される。商＝０なら６クロックサ
イクル目、商＝８なら７クロックサイクル目、商＝４な
ら８クロックサイクル目、商＝６，２，９，７，５，
３，１なら９クロックサイクル目に決まることになる。
これら６〜９クロックサイクルの動作を繰返し行うこと
で、商全桁を求めることができる。

【００３７】次に、例えば「９８７６５÷３２１」の商
を求める場合の動作手順について、いくつかのステップ
に分けて以下説明する。

【００３８】ステップ１において、被除数レジスタ１を
０にリセットし、倍数レジスタ２および除数レジスタ３
に夫々除数「３２１」をセットする。

【００３９】ステップ２において、加減算回路４で「０
＋３２１」の加算を行い、除数の１倍である加算結果
「３２１」を記憶回路６のアドレス１番地に書込むとと
もに、除数の１倍である加算結果「３２１」を被除数レ
ジスタ１にセットする。この場合、倍数レジスタ２およ
び除数レジスタ３の値はそのままとする。

【００４０】ステップ３において、加減算回路４で「３
２１＋３２１」の加算を行い、除数の２倍である加算結
果「６４２」を記憶回路６のアドレス２番地に書込むと
ともに、除数の２倍である加算結果「６４２」を被除数
レジスタ１および倍数レジスタ２にセットする。この場
合、除数レジスタ３の値はそのままとする。

【００４１】ステップ４において、加減算回路４で「６
４２＋６４２」の加算を行い、除数の４倍である加算結
果「１２８４」を記憶回路６のアドレス４番地に書込む
とともに、除数の４倍である加算結果「１２８４」を被
除数レジスタ１および倍数レジスタ２にセットする。こ
の場合、除数レジスタ３の値はそのままとする。

【００４２】ステップ５において、加減算回路４で「１
２８４＋１２８４」の加算を行い、除数の８倍である加
算結果「２５６８」を記憶回路６のアドレス８番地に書
込むとともに、除数の８倍である加算結果「２５６８」
を倍数レジスタ２にセットする。この場合、被除数レジ
スタ１には被除数「０９８７６５」をセットし、除数レ
ジスタ３の値はそのままとする。

【００４３】ステップ６において、比較回路５で被除数
「０９８７６５」の上位３桁「９８７」と除数「３２
１」との比較を行う。このとき、比較回路５では除数
「３２１」の方が小さいことを検出するので、加減算回
路４は「０９８７６５−２５６８００」の減算を行う。

【００４４】ここで、加減算回路４ではこの減算をその
ままの値で行うことができないので、除算商算出回路７
に桁上がり出力１０５を出力して「１０９８７６５−２
５６８００」の減算を行い、被除数−（除数の８倍の
数）である減算結果「８４１９６５」を被除数レジスタ
１にセットする。

【００４５】この場合、倍数レジスタ２には除数の４倍
である「１２８４」をセットし、除数レジスタ３の値は
そのままとする。除算商算出回路７では中間商として
「８」を設定する。

【００４６】ステップ７において、加減算回路４で「８
４１９６５＋１２８４００」の加算を行い、被除数−
（除数の４倍の数）である加算結果「９７０３６５」を
被除数レジスタ１にセットする。

【００４７】この場合、倍数レジスタ２には除数の２倍
である「６４２」をセットし、除数レジスタ３の値はそ
のままとする。除算商算出回路７では「８−４＝４」を
中間商として設定する。

【００４８】ステップ８において、加減算回路４で「９
７０３６５＋０６４２００」の加算を行う。加減算回路
４ではこの加算結果が「１０３４５６５」となるので、
除算商算出回路７に桁上がり出力１０５を出力し、被除
数−（除数の２倍の数）である減算結果「０３４５６
５」を被除数レジスタ１にセットする。

【００４９】この場合、倍数レジスタ２には除数の１倍
である「３２１」をセットし、除数レジスタ３の値はそ
のままとする。除算商算出回路７では「４−２＝２」を
中間商として設定する。

【００５０】ステップ９において、比較回路５で被除数
「０３４５６５」の上位３桁「３４５」と除数「３２
１」との比較を行う。このとき、比較回路５では除数
「３２１」の方が小さいことを検出するので、加減算回
路４は「０３４５６５−０３２１００」の減算を行う。

【００５１】加減算回路４は被除数−（除数の３倍の
数）である減算結果「２４６５」を被除数レジスタ１に
セットする。この場合、倍数レジスタ２には除数の８倍
である「２５８６」をセットし、除数レジスタ３の値は
そのままとする。除算商算出回路７では「２＋１＝３」
をこの桁の商として設定する。

【００５２】ステップ１０において、比較回路５で被除
数「２４６５」の上位３桁「２４６」と除数「３２１」
との比較を行う。このとき、比較回路５では除数「３２
１」の方が大きいことを検出するので、除算商算出回路
７では「０」をこの桁の商として設定する。この場合、
被除数レジスタ１には被除数「２４６５」をセットし、
除数レジスタ３の値はそのままとする。

【００５３】ステップ１１において、比較回路５で被除
数「２４６５」と除数「３２１」との比較を行う。この
とき、比較回路５では除数「３２１」の方が小さいこと
を検出するので、加減算回路４は「２４６５−２５６
８」の減算を行う。

【００５４】ここで、加減算回路４ではこの減算をその
ままの値で行うことができないので、除算商算出回路７
に桁上がり出力１０５を出力して「１２４６５−２５６
８」の減算を行い、被除数−（除数の８倍の数）である
減算結果「９８９７」を被除数レジスタ１にセットす
る。

【００５５】この場合、倍数レジスタ２には除数の４倍
である「１２８４」をセットし、除数レジスタ３の値は
そのままとする。除算商算出回路７では中間商として
「８」を設定する。

【００５６】ステップ１２において、加減算回路４で
「９８９７＋１２８４」の加算を行う。加減算回路４で
はこの加算結果が「１１１８１」となるので、除算商算
出回路７に桁上がり出力１０５を出力し、被除数−（除
数の４倍の数）である加算結果「１１８１」を被除数レ
ジスタ１にセットする。

【００５７】この場合、倍数レジスタ２には除数の２倍
である「６４２」をセットし、除数レジスタ３の値はそ
のままとする。除算商算出回路７では「８−４＝４」を
中間商として設定する。

【００５８】ステップ１３において、比較回路５で被除
数「１１８１」と除数「３２１」との比較を行う。この
とき、比較回路５では除数「３２１」の方が小さいこと
を検出するので、加減算回路４は「１１８１−０６４
２」の減算を行う。

【００５９】加減算回路４は被除数−（除数の２倍の
数）である減算結果「０５３９」を被除数レジスタ１に
セットする。この場合、倍数レジスタ２には除数の１倍
である「３２１」をセットし、除数レジスタ３の値はそ
のままとする。除算商算出回路７では「４＋２＝６」を
中間商として設定する。

【００６０】ステップ１４において、比較回路５で被除
数「５３９」と除数「３２１」との比較を行う。このと
き、比較回路５では除数「３２１」の方が小さいことを
検出するので、加減算回路４は「０５３９−０３２１」
の減算を行う。

【００６１】加減算回路４は被除数−（除数の１倍の
数）である減算結果「０２１８」を被除数レジスタ１に
セットする。この場合、除算商算出回路７では「６＋１
＝７」をこの桁の商として設定する。

【００６２】上述したステップ１〜ステップ１４の動作
によって、「９８７６５÷３２１」の商として「３０
７」が求められる。尚、剰余は加減算回路４から出力さ
れる「２１８」である。

【００６３】このように、被除数と除数の１、２、４、
８倍の数との加減算を行う加減算回路４の桁上がり出力
１０５と、除数と被除数との比較を行う比較回路５の比
較結果出力１０６とから除数と被除数との除算の商を算
出する除算商算出回路７において、除数が被除数よりも
大なることを比較結果出力１０６が示すときに当該桁の
算出を中止して当該桁の次の桁の算出を行うようにする
ことによって、被除数と除数との組合せによってはその
商の値に関係して、加減算回路４において最大３×ｍ＋
１（ｍは商の桁数）回の加減算回数を減らすことができ
る。よって、本発明の一実施例による十進除算回路にお
いて効率的な演算を行うことができる。

【００６４】

【発明の効果】以上説明したように本発明によれば、各
々除数に対して異なる倍率の数を示す複数の倍数と被除
数との加減算における桁上がり出力と、除数と被除数と
の比較結果とから被除数と除数との除算商を算出するこ
とによって、効率的な演算を行うことができるという効
果がある。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図であ
る。

【図２】従来例の構成を示すブロック図である。

【符号の説明】

１ 被除数レジスタ ２ 倍数レジスタ ３ 除数レジスタ ４ 加減算回路 ５ 比較回路 ６ 記憶回路 ７ 除算商算出回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 各々除数に対して異なる倍率の数を示す
   複数の倍数と被除数との加減算を行う加減算手段を含む
   十進除算回路であって、前記除数と前記被除数とを比較
   する比較手段と、前記加減算手段の桁上がり出力と前記
   比較手段の比較結果とから前記被除数と前記除数との除
   算商を算出する算出手段とを設けたことを特徴とする十
   進除算回路。
2. 【請求項２】 前記比較手段によって前記除数が前記被
   除数よりも大なることを検出したときに前記加減算手段
   による当該桁の演算を中止して当該桁の次の桁の演算を
   行うようにしたことを特徴とする請求項１記載の十進除
   算回路。