JPH04236645A

JPH04236645A - メモリ診断方式

Info

Publication number: JPH04236645A
Application number: JP3004727A
Authority: JP
Inventors: Atsushi Yoshioka; 敦史吉岡
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-01-18
Filing date: 1991-01-18
Publication date: 1992-08-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ処理装置におい
て、誤り検出訂正機能を具備するメモリを診断するメモ
リ診断方式に関する。

【０００２】

【従来の技術】図３は従来あるデータ処理装置の一例を
示す図であり、図４は図３におけるメモリ診断過程の一
例を示す図であり、図５は図３における誤り検出訂正機
能診断過程の一例を示す図であり、図６は従来あるデー
タ処理装置の他の一例を示す図である。

【０００３】図３において、データ処理装置は、プロセ
ッサ（ＣＰＵ）１と、メモリ（ＭＥＭ）２と、誤り検出
訂正回路（ＥＣＣ）３と、制御信号レジスタ（ＲＥＧ）
４と、バス５とを具備している。

【０００４】メモリ（ＭＥＭ）２には、プロセッサ（Ｃ
ＰＵ）１が実行する各種命令およびデータを記憶する。また誤り検出訂正回路（ＥＣＣ）３は、制御信号レジス
タ（ＲＥＧ）４から入力される制御信号ＥＮが論理“１
”に設定された場合には、メモリ（ＭＥＭ）２に格納さ
れるデータに誤り検出訂正符号を付加し、データと共に
メモリ（ＭＥＭ）２に格納し、またメモリ（ＭＥＭ）２
から抽出される誤り検出訂正符号付きデータに対して２
ビット迄の誤りを検出し、１ビットの誤りを自動的に訂
正するが、制御信号レジスタ（ＲＥＧ）４から入力され
る制御信号ＥＮが論理“０”に設定された場合には、メ
モリ（ＭＥＭ）２に格納されるデータに、誤り検出訂正
符号を付加すること無くその儘格納し、またメモリ（Ｍ
ＥＭ）２から抽出されるデータに対して誤り検出および
訂正を実行しない。

【０００５】また制御信号レジスタ（ＲＥＧ）４は、プ
ロセッサ（ＣＰＵ）１が誤り検出訂正機能を有効化する
命令を実行することにより、バス５を介して論理“１”
に設定された制御信号ＥＮを蓄積し、その結果誤り検出
訂正回路（ＥＣＣ）３に入力する制御信号ＥＮを論理“
１”に設定し、またプロセッサ（ＣＰＵ）１が誤り検出
訂正機能を無効化する命令を実行することにより、バス
５を介して論理“０”に設定された制御信号ＥＮを蓄積
し、その結果誤り検出訂正回路（ＥＣＣ）３に入力する
制御信号ＥＮを論理“０”に設定する。

【０００６】図３および図４において、メモリ（ＭＥＭ
）２の正常性を試験する場合には、最初にプロセッサ（
ＣＰＵ）１が誤り検出訂正機能を無効化する命令を実行
することにより、制御信号レジスタ（ＲＥＧ）４から誤
り検出訂正回路（ＥＣＣ）３に入力される制御信号ＥＮ
を論理“０”に設定し、誤り検出訂正回路（ＥＣＣ）３
の誤り検出訂正機能を無効化する（図４ステップＳ１１
）。

【０００７】以後プロセッサ（ＣＰＵ）１は、データ格
納命令およびデータ抽出命令を順次実行することにより
、メモリ診断用に予め準備されたデータＤ１をメモリ（
ＭＥＭ）２の或る番地に一旦格納した後（ステップＳ１
２）、該番地から格納したデータＤ１　を抽出し（ステ
ップＳ１３）、抽出したデータＤ１　を格納前のデータ
Ｄ１　と照合することにより、データＤ１　に対する誤
りの有無を評価する（ステップＳ１４）。

【０００８】以上の過程を、メモリ（ＭＥＭ）２の全番
地に対して実行することにより（ステップＳ１５）、メ
モリ（ＭＥＭ）２の正常性を診断する。次に図３および
図５において、誤り検出訂正回路（ＥＣＣ）３の正常性
を診断する場合には、最初にプロセッサ（ＣＰＵ）１が
誤り検出訂正機能を有効化する命令を実行することによ
り、制御信号レジスタ（ＲＥＧ）４から誤り検出訂正回
路（ＥＣＣ）３に入力される制御信号ＥＮを論理“１”
に設定し、誤り検出訂正回路（ＥＣＣ）３の誤り検出訂
正機能を有効化する（図５ステップＳ２１）。

【０００９】次にプロセッサ（ＣＰＵ）１は、データ格
納命令を実行することにより、メモリ診断用に予め準備
されたデータＤ１　を、誤り検出訂正回路（ＥＣＣ）３
を介してメモリ（ＭＥＭ）２の或る番地に格納させる（
ステップＳ２２）。

【００１０】制御信号ＥＮ（＝論理“１”）を入力され
た誤り検出訂正回路（ＥＣＣ）３は、プロセッサ（ＣＰ
Ｕ）１から伝達されたデータＤ１　に、誤り検出訂正符
号Ｅ１　を付加し、メモリ（ＭＥＭ）２の該当番地に格
納する。

【００１１】次にプロセッサ（ＣＰＵ）１は、１ビット
反転命令を実行することにより、データＤ１　の或る１
ビットの論理値を反転してデータＤ２　を作成する（ス
テップＳ２３）。

【００１２】次にプロセッサ（ＣＰＵ）１は、誤り検出
訂正機能を無効化する命令を実行することにより、制御
信号レジスタ（ＲＥＧ）４から誤り検出訂正回路（ＥＣ
Ｃ）３に入力される制御信号ＥＮを論理“０”に設定し
、誤り検出訂正回路（ＥＣＣ）３の誤り検出訂正機能を
無効化する（ステップＳ２４）。

【００１３】次にプロセッサ（ＣＰＵ）１は、データ格
納命令を実行することにより、データＤ２　を、誤り検
出訂正回路（ＥＣＣ）３を介してメモリ（ＭＥＭ）２の
、データＤ１　を格納済の番地に格納させる（ステップ
Ｓ２５）。

【００１４】制御信号ＥＮ（＝論理“０”）を入力され
た誤り検出訂正回路（ＥＣＣ）３は、プロセッサ（ＣＰ
Ｕ）１から伝達されたデータＤ２　に、誤り検出訂正符
号を付加すること無く、その儘メモリ（ＭＥＭ）２の該
当番地に格納する。

【００１５】その結果、メモリ（ＭＥＭ）２の該当番地
には、データＤ１　と共に格納された誤り検出訂正符号
Ｅ１　と、データＤ１　の或る１ビットの論理値が誤っ
たデータＤ２　とが格納されることとなる。

【００１６】次にプロセッサ（ＣＰＵ）１は、誤り検出
訂正機能を有効化する命令を実行することにより、制御
信号レジスタ（ＲＥＧ）４から誤り検出訂正回路（ＥＣ
Ｃ）３に入力される制御信号ＥＮを論理“１”に設定し
、誤り検出訂正回路（ＥＣＣ）３の誤り検出訂正機能を
有効化する（ステップＳ２６）。

【００１７】次にプロセッサ（ＣＰＵ）１は、データ抽
出命令を実行することにより、メモリ（ＭＥＭ）２の該
当番地に格納されている誤り検出訂正符号Ｅ１　付きデ
ータＤ２　を、誤り検出訂正回路（ＥＣＣ）３を介して
抽出させる（ステップＳ２７）。

【００１８】制御信号ＥＮ（＝論理“１”）を入力され
た誤り検出訂正回路（ＥＣＣ）３は、メモリ（ＭＥＭ）
２の該当番地から誤り検出訂正符号Ｅ１　付きデータＤ
２　を抽出し、２ビット迄の誤りの検出、並びに１ビッ
トの誤りの訂正処理を実行することにより、誤ったデー
タＤ２　を正常なデータＤ１　に訂正した後、誤り検出
訂正結果と共にプロセッサ（ＣＰＵ）１に伝達する。

【００１９】プロセッサ（ＣＰＵ）１は、誤り検出訂正
回路（ＥＣＣ）３から伝達された誤り検出訂正結果、並
びに誤ったデータＤ２　が正常なデータＤ１　に訂正さ
れたことにより、誤り検出訂正回路（ＥＣＣ）３の正常
性を確認する（ステップＳ２８）。

【００２０】

【発明が解決しようとする課題】以上の説明から明らか
な如く、従来あるデータ処理装置おいては、プロセッサ
（ＣＰＵ）１が制御信号レジスタ（ＲＥＧ）４を介して
誤り検出訂正回路（ＥＣＣ）３の誤り検出訂正機能の有
効性を制御することにより、メモリ（ＭＥＭ）２および
誤り検出訂正回路（ＥＣＣ）３の診断を実行していた。

【００２１】然し、何れの診断過程においても、プロセ
ッサ（ＣＰＵ）１は誤り検出訂正機能を無効化した状態
で、各種命令をメモリ（ＭＥＭ）２から抽出し、実行す
る場合が生ずる為、誤った命令をその儘抽出して実行し
た結果、データ処理装置が暴走する可能性も生ずる問題
があった。

【００２２】かかる問題を解決する為に、例えば図６に
示す如き方策が考慮される。図６においては、制御信号
レジスタ（ＲＥＧ）４が出力する制御信号ＥＮは、ゲー
ト６を介して誤り検出訂正回路（ＥＣＣ）３に入力され
ている。

【００２３】ゲート６は、プロセッサ（ＣＰＵ）１が出
力する読出書込信号Ｗ／Ｒにより導通性を制御され、プ
ロセッサ（ＣＰＵ）１がメモリ（ＭＥＭ）２から命令或
いはデータを抽出する場合に、読出書込信号Ｗ／Ｒを読
出状態（例えば論理“１”）に設定すると、制御信号レ
ジスタ（ＲＥＧ）４が出力する制御信号ＥＮに拘らず、
誤り検出訂正回路（ＥＣＣ）３に入力する制御信号ＥＮ
を有効状態（論理“１”）に設定し、またプロセッサ（
ＣＰＵ）１がメモリ（ＭＥＭ）２に対してデータを格納
する場合に、読出書込信号Ｗ／Ｒを書込状態（例えば論
理“０”）に設定すると、制御信号レジスタ（ＲＥＧ）
４が出力する制御信号ＥＮをその儘検出訂正回路（ＥＣ
Ｃ）３に入力する。

【００２４】その結果、プロセッサ（ＣＰＵ）１がメモ
リ（ＭＥＭ）２から命令を抽出する場合には、誤り検出
訂正回路（ＥＣＣ）３の誤り検出訂正機能が必ず有効と
なり、プロセッサ（ＣＰＵ）１が誤った命令を実行して
暴走する恐れは無くなる。

【００２５】然しゲート６を付加すると、図４ステップ
Ｓ１３においてデータＤ１　を抽出する際にも誤り検出
訂正回路（ＥＣＣ）３が誤り検出訂正を実行する為、メ
モリ（ＭＥＭ）２の診断が不可能となり、必ずしも有効
な解決策とはならない。

【００２６】本発明は、メモリの診断を妨げること無く
、誤った命令の実行による暴走を防止することを目的と
する。

【００２７】

【課題を解決するための手段】図１は本発明の原理を示
す図である。図１において、１はプロセッサ、２はメモ
リ、２１はメモリ２が具備する誤り検出訂正機能、１０
０は誤り検出訂正制御手段、ＩＦはプロセッサ１が命令
を抽出する際に送出す命令抽出信号である。

【００２８】２００は、本発明により誤り検出訂正制御
手段１００に設けられた有効設定手段である。

【００２９】

【作用】誤り検出訂正制御手段１００は、プロセッサ１
からの制御に基づき、誤り検出訂正機能２１の有効性を
制御する。

【００３０】有効設定手段２００は、プロセッサ１から
命令抽出信号ＩＦが出力された場合に、プロセッサ１か
らの制御に拘らず誤り検出訂正機能２１を有効化する。その結果、プロセッサ１から誤り検出訂正制御手段１０
０を制御して誤り検出訂正機能２１を無効化した後、メ
モリ２に診断用データを格納および抽出し、抽出した診
断用データを、格納前のデータと照合することにより、
メモリ２の正常性を診断することが可能となる。

【００３１】またプロセッサ１から誤り検出訂正制御手
段１００を制御して誤り検出訂正機能２１を有効化した
後、メモリ２に診断用データを格納し、次に誤り検出訂
正制御手段１００を制御して誤り検出訂正機能２１を無
効化した後、診断用データの一ビットを反転させた誤り
診断用データをメモリ２に格納し、次に誤り検出訂正制
御手段１００を制御して誤り検出訂正機能２１を有効化
した後、誤り診断用データをメモリ２から抽出して誤り
の検出訂正状態を評価することにより、誤り検出訂正機
能２１の正常性を診断することが可能となる。

【００３２】従って、メモリからは常に誤り検出訂正機
能を有効とした状態で命令を抽出することにより、誤っ
た命令を実行することによるデータ処理装置の暴走を防
止し乍ら、メモリおよび誤り検出訂正機能の診断が可能
となり、当該データ処理装置の信頼性が大幅に向上する
。

【００３３】

【実施例】以下、本発明の一実施例を図面により説明す
る。図２は本発明の一実施例によるデータ処理装置を示
す図である。なお、全図を通じて同一符号は同一対象物
を示す。また対象とするメモリ診断過程および誤り検出
訂正機能診断過程は、それぞれ図４および図５に示す通
りとする。

【００３４】図２においては、図１における誤り検出訂
正機能２１を具備する誤り検出訂正回路（ＥＣＣ）３が
示され、また誤り検出訂正制御手段１００として制御信
号レジスタ（ＲＥＧ）４が示され、更に図１における有
効設定手段２００としてゲート７が設けられている。

【００３５】ゲート７は、プロセッサ（ＣＰＵ）１から
出力される命令抽出信号ＩＦにより導通状態を制御され
乍ら、制御信号レジスタ（ＲＥＧ）４が出力する制御信
号ＥＮを誤り検出訂正回路（ＥＣＣ）３に入力する。

【００３６】プロセッサ（ＣＰＵ）１は、メモリ（ＭＥ
Ｍ）２から誤り検出訂正回路（ＥＣＣ）３を介して命令
を抽出する場合には、出力する命令抽出信号ＩＦを論理
“１”に設定し、データを格納および抽出する場合には
、出力する命令抽出信号ＩＦを論理“０”に設定する。

【００３７】その結果ゲート７は、プロセッサ（ＣＰＵ
）１がメモリ（ＭＥＭ）２から命令を抽出する場合に、
命令抽出信号ＩＦを論理“１”に設定すると、制御信号
レジスタ（ＲＥＧ）４が出力する制御信号ＥＮに拘らず
、誤り検出訂正回路（ＥＣＣ）３に入力する制御信号Ｅ
Ｎを有効状態（論理“１”）に設定し、またプロセッサ
（ＣＰＵ）１がメモリ（ＭＥＭ）２に対してデータを格
納および抽出する場合に、命令抽出信号ＩＦを論理“０
”に設定すると、制御信号レジスタ（ＲＥＧ）４が出力
する制御信号ＥＮをその儘検出訂正回路（ＥＣＣ）３に
入力する。

【００３８】かかる状態で、プロセッサ（ＣＰＵ）１が
図４に示される如き過程でメモリ（ＭＥＭ）２の正常性
を試験する場合に、ステップＳ１１においてプロセッサ
（ＣＰＵ）１が誤り検出訂正機能を無効化する命令を実
行すると、制御信号レジスタ（ＲＥＧ）４が出力する制
御信号ＥＮは論理“０”に設定され、ゲート７を介して
誤り検出訂正回路（ＥＣＣ）３に入力され、誤り検出訂
正回路（ＥＣＣ）３の誤り検出訂正機能を無効化するが
（図４ステップＳ１１）、プロセッサ（ＣＰＵ）１がメ
モリ（ＭＥＭ）２から命令を抽出する場合に限り、前述
の如く論理“１”に設定され、誤り検出訂正回路（ＥＣ
Ｃ）３の誤り検出訂正機能を無効化する。

【００３９】その結果、プロセッサ（ＣＰＵ）１は、図
４ステップＳ１２乃至Ｓ１５を順次実行することにより
、誤り検出訂正回路（ＥＣＣ）３の誤り検出訂正機能を
無効化した状態でメモリ診断用のデータＤ１　をメモリ
（ＭＥＭ）２の各番地に格納しては抽出し、抽出したデ
ータＤ１　を格納前のデータＤ１　と照合し、データＤ
１　に対する誤りの有無を評価することにより、メモリ
（ＭＥＭ）２の正常性を診断する。然もプロセッサ（Ｃ
ＰＵ）１は、常に誤り検出訂正回路（ＥＣＣ）３の誤り
検出訂正機能を有効化した状態で各命令を抽出する為、
誤った命令を実行することにより、データ処理装置が暴
走する恐れは無くなる。

【００４０】次にプロセッサ（ＣＰＵ）１が、図５に示
される如き過程で誤り検出訂正回路（ＥＣＣ）３の正常
性を診断する場合にも、各ステップＳ２１乃至Ｓ２８で
メモリ（ＭＥＭ）２から各種命令を抽出する場合に、出
力する命令抽出信号ＩＦを論理“１”に設定する為、ゲ
ート７から誤り検出訂正回路（ＥＣＣ）３に入力される
制御信号ＥＮは論理“１”に設定され、誤り検出訂正回
路（ＥＣＣ）３の誤り検出訂正機能を有効化する。

【００４１】従って、例えばステップＳ２４においてプ
ロセッサ（ＣＰＵ）１が、誤り検出訂正機能を無効化す
る命令を実行することにより、制御信号レジスタ（ＲＥ
Ｇ）４が出力する制御信号ＥＮが論理“０”に設定され
、ゲート７を介して誤り検出訂正回路（ＥＣＣ）３に入
力され、誤り検出訂正回路（ＥＣＣ）３の誤り検出訂正
機能が無効化された状態でも、次にプロセッサ（ＣＰＵ
）１がステップＳ２３において作成したデータＤ２　を
メモリ（ＭＥＭ）２に格納する為に実行すべきデータ格
納命令をメモリ（ＭＥＭ）２から抽出する場合には、誤
り検出訂正回路（ＥＣＣ）３の誤り検出訂正機能を有効
化する為、やはり誤った命令を実行することにより、デ
ータ処理装置が暴走する恐れは無くなる。

【００４２】またプロセッサ（ＣＰＵ）１が抽出したデ
ータＤ２　の格納命令を実行する場合には、プロセッサ
（ＣＰＵ）１が出力する命令抽出信号ＩＦは論理“０”
に設定されている為、誤り検出訂正回路（ＥＣＣ）３に
は制御信号レジスタ（ＲＥＧ）４が出力する制御信号Ｅ
Ｎ（＝論理“０”）がその儘入力され、誤り検出訂正回
路（ＥＣＣ）３の誤り検出訂正機能を無効化する為、誤
り検出訂正回路（ＥＣＣ）３は、プロセッサ（ＣＰＵ）
１から伝達されたデータＤ２　に、誤り検出訂正符号を
付加すること無く、その儘メモリ（ＭＥＭ）２の該当番
地に格納し、以後図５に示される誤り検出訂正過程を実
行可することにより、誤り検出訂正回路（ＥＣＣ）３の
誤り検出訂正機能の正常性を診断可能となる。

【００４３】以上の説明から明らかな如く、本実施例に
よれば、プロセッサ（ＣＰＵ）１が誤り検出訂正回路（
ＥＣＣ）３から命令を抽出する場合に限り、出力する命
令抽出信号ＩＦを論理“１”に設定すると、誤り検出訂
正回路（ＥＣＣ）３に入力される制御信号ＥＮは制御信
号レジスタ（ＲＥＧ）４から出力される制御信号ＥＮに
拘らず、必ず論理“１”に設定され、誤り検出訂正回路
（ＥＣＣ）３の誤り検出訂正機能が有効化される為、誤
り検出訂正回路（ＥＣＣ）３が誤り検出および訂正処理
を実行した命令をプロセッサ（ＣＰＵ）１に伝達するこ
ととなり、プロセッサ（ＣＰＵ）１が誤った命令を実行
してデータ処理装置が暴走する恐れは無くなり、且つ命
令抽出以外においては、プロセッサ（ＣＰＵ）１が出力
する命令抽出信号ＩＦは論理“０”に設定される為、制
御信号レジスタ（ＲＥＧ）４が出力した制御信号ＥＮが
その儘誤り検出訂正回路（ＥＣＣ）３に入力され、図４
および図５に示されるメモリ（ＭＥＭ）２および誤り検
出訂正回路（ＥＣＣ）３の診断が実行可能となる。

【００４４】なお、図２はあく迄本発明の一実施例に過
ぎず、例えば誤り検出訂正制御手段１００および有効設
定手段２００は図示される制御信号レジスタ（ＲＥＧ）
４およびゲート７に限定されることは無く、他に幾多の
変形が考慮されるが、何れの場合にも本発明の効果は変
わらない。また本発明の対象となるデータ処理装置は、
図示されるものに限定されぬことは言う迄も無い。

【００４５】

【発明の効果】以上、本発明によれば、前記データ処理
装置において、メモリからは常に誤り検出訂正機能を有
効とした状態で命令を抽出することにより、誤った命令
を実行することによるデータ処理装置の暴走を防止し乍
ら、メモリおよび誤り検出訂正機能の診断が可能となり
、当該データ処理装置の信頼性が大幅に向上する。

【図面の簡単な説明】

【図１】　　本発明の原理を示す図

【図２】　　本発明の一実施例によるデータ処理装置を
示す図

【図３】　　従来あるデータ処理装置の一例を示す図

【
図４】　　図３におけるメモリ診断過程の一例を示す図

【図５】　　図３における誤り検出訂正機能診断過程の
一例を示す図

【図６】　　従来あるデータ処理装置の他の一例を示す
図

【符号の説明】

１　　プロセッサ（ＣＰＵ）２　　メモリ（ＭＥＭ）３　　誤り検出訂正回路（ＥＣＣ）４　　制御信号レジスタ（ＲＥＧ）５　　バス６、７　　ゲート２１　　誤り検出訂正機能１００　　誤り検出訂正制御手段２００　　有効設定手段

Claims

【特許請求の範囲】

【請求項１】　　命令を抽出中であることを示す命令抽
出信号（ＩＦ）の送出機能を具備するプロセッサ（１）
と、誤り検出訂正機能（２１）を具備するメモリ（２）
と、前記プロセッサ（１）からの制御に基づき前記誤り
検出訂正機能（２１）の有効性を制御する誤り検出訂正
制御手段（１００）とを具備するデータ処理装置におい
て、前記誤り検出訂正制御手段（１００）に、前記プロ
セッサ（１）から前記命令抽出信号（ＩＦ）が出力され
た場合に、前記プロセッサ（１）からの制御に拘らず前
記誤り検出訂正機能（２１）を有効化する有効設定手段
（２００）を設け、前記プロセッサ（１）から前記誤り
検出訂正制御手段（１００）を制御して前記誤り検出訂
正機能（２１）を無効化した後、前記メモリ（２）に診
断用データを格納および抽出し、該抽出した診断用デー
タを前記格納前のデータと照合することにより、前記メ
モリ（２）の正常性を診断することを特徴とするメモリ
診断方式。
【請求項２】　　命令を抽出中であることを示す命令抽
出信号（ＩＦ）の送出機能を具備するプロセッサ（１）
と、誤り検出訂正機能（２１）を具備するメモリ（２）
と、前記プロセッサ（１）からの制御に基づき前記誤り
検出訂正機能（２１）の有効性を制御する誤り検出訂正
制御手段（１００）とを具備するデータ処理装置におい
て、前記誤り検出訂正制御手段（１００）に、前記プロ
セッサ（１）から前記命令抽出信号（ＩＦ）が出力され
た場合に、前記プロセッサ（１）からの制御に拘らず前
記誤り検出訂正機能（２１）を有効化する有効設定手段
（２００）を設け、前記プロセッサ（１）から前記誤り
検出訂正制御手段（１００）を制御して前記誤り検出訂
正機能（２１）を有効化した後、前記メモリ（２）に診
断用データを格納し、次に前記誤り検出訂正制御手段（
１００）を制御して前記誤り検出訂正機能（２１）を無
効化した後、前記診断用データの一ビットを反転させた
誤り診断用データを前記メモリ（２）に格納し、次に前
記誤り検出訂正制御手段（１００）を制御して前記誤り
検出訂正機能（２１）を有効化した後、前記誤り診断用
データを前記メモリ（２）から抽出して誤りの検出訂正
状態を評価することにより、前記誤り検出訂正機能（２
１）の正常性を診断することを特徴とするメモリ診断方
式。