JPH04234211A - フィルター回路およびその制御方法 - Google Patents
フィルター回路およびその制御方法Info
- Publication number
- JPH04234211A JPH04234211A JP41751490A JP41751490A JPH04234211A JP H04234211 A JPH04234211 A JP H04234211A JP 41751490 A JP41751490 A JP 41751490A JP 41751490 A JP41751490 A JP 41751490A JP H04234211 A JPH04234211 A JP H04234211A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- filter
- filter circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims abstract description 44
- 239000003990 capacitor Substances 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 15
- 238000003379 elimination reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
Landscapes
- Filters And Equalizers (AREA)
- Networks Using Active Elements (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路に関し
、特にマイクロ波用のフィルター回路に関する。
、特にマイクロ波用のフィルター回路に関する。
【０００２】
【従来の技術】従来、この種のフィルター回路は、図４
の様にインダクタンスＬ’とキャパシタＣ’とを並列に
接続した基本構成を有しており、図５に示すように、上
述基本構成をシリーズに接続して端子１，３を入力端子
、端子２，４を出力端子とした帯域阻止型フィルター（
ＢＥＦ）と、図６に示すように上述基本構成をシャント
に接続し、端子１，３を入力端子、端子２，４を出力端
子とした帯域通過型フィルター（ＢＰＦ）を実現してい
た。
の様にインダクタンスＬ’とキャパシタＣ’とを並列に
接続した基本構成を有しており、図５に示すように、上
述基本構成をシリーズに接続して端子１，３を入力端子
、端子２，４を出力端子とした帯域阻止型フィルター（
ＢＥＦ）と、図６に示すように上述基本構成をシャント
に接続し、端子１，３を入力端子、端子２，４を出力端
子とした帯域通過型フィルター（ＢＰＦ）を実現してい
た。
【０００３】
【発明が解決しようとする問題点】上述した従来のフィ
ルター回路をマイクロ波モノリシック集積回路（以下、
ＭＭＩＣという）に使用する場合、キャパシタＣ’の占
有面積が大きくなり、チップサイズが増大し、配線設計
が困難になるという問題点を有していた。
ルター回路をマイクロ波モノリシック集積回路（以下、
ＭＭＩＣという）に使用する場合、キャパシタＣ’の占
有面積が大きくなり、チップサイズが増大し、配線設計
が困難になるという問題点を有していた。
【０００４】
【問題点を解決するための手段】本願第１発明の要旨は
、図１に示されているように、電界効果トランジスタＦ
ＥＴのソースＳとドレインＤ間にインダクタンスＬを並
列に接続し、電界効果トランジスタＦＥＴのゲートＧに
所定電圧を印加してこれを開閉する。フィルター回路の
基本構成を有することである。
、図１に示されているように、電界効果トランジスタＦ
ＥＴのソースＳとドレインＤ間にインダクタンスＬを並
列に接続し、電界効果トランジスタＦＥＴのゲートＧに
所定電圧を印加してこれを開閉する。フィルター回路の
基本構成を有することである。
【０００５】本願第２発明の要旨は、電界効果トランジ
スタのソースとドレインとの間に該電界効果トランジス
タと並列にインダクタを接続し、上記電界効果トランジ
スタのゲート電圧を変化させて開閉し、フィルターの帯
域特性を変化させることである。
スタのソースとドレインとの間に該電界効果トランジス
タと並列にインダクタを接続し、上記電界効果トランジ
スタのゲート電圧を変化させて開閉し、フィルターの帯
域特性を変化させることである。
【０００６】
【発明の作用】本願第１発明に係るフィルター回路は電
界効果トランジスタの各種パラメータを選択することで
、キャパシタと等価な機能を発揮させることができる。
界効果トランジスタの各種パラメータを選択することで
、キャパシタと等価な機能を発揮させることができる。
【０００７】本願第２発明では、電界効果トランジスタ
のゲート電圧を変化させると、そのパラメータが変化す
るのでフィルターの特性を容易に変更できる。
のゲート電圧を変化させると、そのパラメータが変化す
るのでフィルターの特性を容易に変更できる。
【０００８】
【実施例】本発明の実施例に関して図面を参照して説明
する。
する。
【０００９】図２は図１に示した基本構成を使用し、ド
レインＤを入力端子１として、ソースＳを出力端子３と
してシリーズに接続しており、１，２を入力端子、３，
４を出力端子とした帯域阻止型フィルター（ＢＥＦ）を
示す。
レインＤを入力端子１として、ソースＳを出力端子３と
してシリーズに接続しており、１，２を入力端子、３，
４を出力端子とした帯域阻止型フィルター（ＢＥＦ）を
示す。
【００１０】図３は図１の基本構成を使用した帯域通過
型フィルター（ＢＰＦ）を示すバイアス印加用ゲート端
子Ｇ１に電界効果トランジスタＦＥＴのピンチオフ電圧
以上の電圧を印加すると、電界効果トランジスタＦＥＴ
はオフ状態となり、一方、ゲート端子Ｇ１にソース電極
端子Ｓと同電位の電圧を印加すると電界効果トランジス
タＦＥＴはオン状態となりスイッチング動作をする。
型フィルター（ＢＰＦ）を示すバイアス印加用ゲート端
子Ｇ１に電界効果トランジスタＦＥＴのピンチオフ電圧
以上の電圧を印加すると、電界効果トランジスタＦＥＴ
はオフ状態となり、一方、ゲート端子Ｇ１にソース電極
端子Ｓと同電位の電圧を印加すると電界効果トランジス
タＦＥＴはオン状態となりスイッチング動作をする。
【００１１】ここでマイクロ波デバイスとしてのＧａＡ
Ｓ電界効果トランジスタの等価回路を図７と図８に示す
。 このＧａＡＳ電界効果トランジスタを上述したようなフ
ィルター回路のスイッチング素子用電界効果トランジス
タとして動作させる場合、図９に示すような近似等価回
路として表せる。抵抗分パラメータであるＲｄ，Ｒｓ，
Ｒｉ，Ｒｇ，Ｒｄｓと容量分パラメータであるＣｇｃ，
Ｃｇｄ，Ｃｄｓは、Ｒ１＝Ｒｄ＋Ｒｓ，Ｒ２＝Ｒｉ＋Ｒ
ｄｓ，Ｃ１＝Ｃｄｓ＋（Ｃｇｄ・Ｃｇｓ）／（Ｃｇｄ＋
Ｃｇｓ）の関係にある。
Ｓ電界効果トランジスタの等価回路を図７と図８に示す
。 このＧａＡＳ電界効果トランジスタを上述したようなフ
ィルター回路のスイッチング素子用電界効果トランジス
タとして動作させる場合、図９に示すような近似等価回
路として表せる。抵抗分パラメータであるＲｄ，Ｒｓ，
Ｒｉ，Ｒｇ，Ｒｄｓと容量分パラメータであるＣｇｃ，
Ｃｇｄ，Ｃｄｓは、Ｒ１＝Ｒｄ＋Ｒｓ，Ｒ２＝Ｒｉ＋Ｒ
ｄｓ，Ｃ１＝Ｃｄｓ＋（Ｃｇｄ・Ｃｇｓ）／（Ｃｇｄ＋
Ｃｇｓ）の関係にある。
【００１２】これらの関係式から図１０と図１１に示す
ような簡易等価回路が導出される。図１０は電界効果ト
ランジスタがオフしている状態を示し、図１１は電界効
果トランジスタがオンしている状態を示している。した
がって、図１の基本構成は、電界効果トランジスタＦＥ
Ｔのオフ状態とオン状態で、それぞれ図１２と図１３で
表すことができる。
ような簡易等価回路が導出される。図１０は電界効果ト
ランジスタがオフしている状態を示し、図１１は電界効
果トランジスタがオンしている状態を示している。した
がって、図１の基本構成は、電界効果トランジスタＦＥ
Ｔのオフ状態とオン状態で、それぞれ図１２と図１３で
表すことができる。
【００１３】図１２は図４の従来フィルター回路の基本
構成回路と同形であるため、図１のインダクタＬは図４
のインダクタＬ’と同値とし、図１の電界効果トランジ
スタＦＥＴをオフ状態で図４のキャパシタＣ’と等価に
なるように設計すればバイアス印加用ゲート端子Ｇにピ
ンチオフ電圧以上の電圧を印加して電界効果トランジス
タＦＥＴをオフ状態にすることによって、図５のＢＥＦ
回路および図６のＢＰＦ回路として動作する。
構成回路と同形であるため、図１のインダクタＬは図４
のインダクタＬ’と同値とし、図１の電界効果トランジ
スタＦＥＴをオフ状態で図４のキャパシタＣ’と等価に
なるように設計すればバイアス印加用ゲート端子Ｇにピ
ンチオフ電圧以上の電圧を印加して電界効果トランジス
タＦＥＴをオフ状態にすることによって、図５のＢＥＦ
回路および図６のＢＰＦ回路として動作する。
【００１４】ここで、図２と図３のバイアス印加用ゲー
ト端子Ｇ１に電界効果トランジスタＦＥＴのソースＳと
同電位の電圧を印加すると、図１は図１３の等価回路で
表せることができ、図２で示した接続にすると、全通過
型フィルター（ＡＰＦ）を、図３で示した接続にすると
全阻止型フィルター（ＡＥＦ）として動作する。
ト端子Ｇ１に電界効果トランジスタＦＥＴのソースＳと
同電位の電圧を印加すると、図１は図１３の等価回路で
表せることができ、図２で示した接続にすると、全通過
型フィルター（ＡＰＦ）を、図３で示した接続にすると
全阻止型フィルター（ＡＥＦ）として動作する。
【００１５】図１４に図５に示した従来の帯域阻止フィ
ルター回路で、中心周波数を１０ＧＨｚ、帯域幅を２Ｇ
Ｈｚに設計した回路の反射損失｜Ｓ１１｜と減衰量｜Ｓ
２１｜の周波数特性を示す。その結果、インダクタＬ’
のインダクタンス０．３３８ｎＨキャパシタＣ’のキャ
パシタンス０．７５ｐＦが得られた。したがって、図２
に示した帯域阻止型フィルター回路では、インダクタＬ
のインダクタンスは０．３３８ｎＨとなり、使用するＧ
ａＡＳ電界効果トランジスタのデハイス使用をゲート幅
１７６０ミクロンとして表１のパラメータで表される。
ルター回路で、中心周波数を１０ＧＨｚ、帯域幅を２Ｇ
Ｈｚに設計した回路の反射損失｜Ｓ１１｜と減衰量｜Ｓ
２１｜の周波数特性を示す。その結果、インダクタＬ’
のインダクタンス０．３３８ｎＨキャパシタＣ’のキャ
パシタンス０．７５ｐＦが得られた。したがって、図２
に示した帯域阻止型フィルター回路では、インダクタＬ
のインダクタンスは０．３３８ｎＨとなり、使用するＧ
ａＡＳ電界効果トランジスタのデハイス使用をゲート幅
１７６０ミクロンとして表１のパラメータで表される。
【００１６】ここで図１５は表１のＧａＡＳ電界効果ト
ランジスタを用いた場合に電界効果トランジスタＦＥＴ
をオン状態にして全通過型フィルター（ＡＰＦ）として
機能させたときの反射損失｜Ｓ１１｜と通過損失（＝減
衰量）｜Ｓ２１｜の周波数特性を示しており、全帯域に
渡って反射損失が極めて少なく通過損失も極めて少ない
という結果が得られた。したがって、電界効果トランジ
スタＦＥＴをスイッチング動作させることにより、本実
施例は以下の効果を産する。
ランジスタを用いた場合に電界効果トランジスタＦＥＴ
をオン状態にして全通過型フィルター（ＡＰＦ）として
機能させたときの反射損失｜Ｓ１１｜と通過損失（＝減
衰量）｜Ｓ２１｜の周波数特性を示しており、全帯域に
渡って反射損失が極めて少なく通過損失も極めて少ない
という結果が得られた。したがって、電界効果トランジ
スタＦＥＴをスイッチング動作させることにより、本実
施例は以下の効果を産する。
【００１７】図２に示した構成では、電界効果トランジ
スタをＦＥＴオフしたとき、帯域阻止型フィルター（Ｂ
ＥＦ）として動作し、オンしたときは全通過型フィルタ
ー（ＡＰＦ）として動作する。したがって、電界効果ト
ランジスタＦＥＴをオン，オフすることにより、電気的
に帯域阻止型フィルター回路を集積回路中に入れたり外
したりできる。
スタをＦＥＴオフしたとき、帯域阻止型フィルター（Ｂ
ＥＦ）として動作し、オンしたときは全通過型フィルタ
ー（ＡＰＦ）として動作する。したがって、電界効果ト
ランジスタＦＥＴをオン，オフすることにより、電気的
に帯域阻止型フィルター回路を集積回路中に入れたり外
したりできる。
【００１８】又、図３の構成では、電界効果トランジス
タＦＥＴをオフしたとき、帯域通過型フィルター（ＢＰ
Ｆ）として動作し、オンすると全阻止型フィルター（Ａ
ＥＰ）として動作する。
タＦＥＴをオフしたとき、帯域通過型フィルター（ＢＰ
Ｆ）として動作し、オンすると全阻止型フィルター（Ａ
ＥＰ）として動作する。
【００１９】
【発明の効果】以上説明したように本発明は、フィルタ
ー回路の基本構成回路として、電界効果トランジスタ（
ＦＥＴ）のドレインとソースとの間にインダクタを接続
した基本構成にしたので、キャパシタを不要にでき、半
導体集積回路のチップ面積の減少及び配線設計の簡易化
を図れるという効果を奏する。又、バイアス印加用ゲー
トに電圧を印加して電界効果トランジスタＦＥＴをオフ
状態とオン状態に切り換えると電気的に別種のフィルタ
ー回路を選択的に挿入できるという効果も得られる。
ー回路の基本構成回路として、電界効果トランジスタ（
ＦＥＴ）のドレインとソースとの間にインダクタを接続
した基本構成にしたので、キャパシタを不要にでき、半
導体集積回路のチップ面積の減少及び配線設計の簡易化
を図れるという効果を奏する。又、バイアス印加用ゲー
トに電圧を印加して電界効果トランジスタＦＥＴをオフ
状態とオン状態に切り換えると電気的に別種のフィルタ
ー回路を選択的に挿入できるという効果も得られる。
【図１】本発明のフィルター回路の基本構成を示す回路
図である。
図である。
【図２】本発明の実施例に係る帯域阻止型／全通過型フ
ィルターの回路図である。
ィルターの回路図である。
【図３】本発明の実施例に係る帯域通過型／全阻止型フ
ィルターの回路図である。
ィルターの回路図である。
【図４】従来のフィルター回路の基本構成を示す回路図
である。
である。
【図５】従来の帯域阻止型フィルターの回路図である。
【図６】従来の帯域通過型フィルターの回路図である。
【図７】ＧａＡＳ電界効果トランジスタの等価回路図で
ある。
ある。
【図８】ＧａＡＳ電界効果トランジスタの等価回路図で
ある。
ある。
【図９】ＧａＡＳ電界効果トランジスタの近似等価回路
図である。
図である。
【図１０】スイッチング用電界効果トランジスタの簡易
等価回路図である。
等価回路図である。
【図１１】スイッチング用電界効果トランジスタの簡易
等価回路図である。
等価回路図である。
【図１２】フィルター回路の簡易等価回路図である。
【図１３】フィルター回路の簡易等価回路図である。
【図１４】帯域阻止型フィルターの特性図である。
【図１５】表１のＧａＡＳ電界効果トランジスタを用い
た全通過型フィルター回路の特性図である。
た全通過型フィルター回路の特性図である。
ＦＥＴ 電界効果トランジスタ
Ｇ ゲート
Ｓ ソース
Ｄ ドレイン
Ｌ インダクタ
【表１】
Claims (2)
- 【請求項１】 電界効果トランジスタのソースとドレ
インとの間に該電界効果トランジスタと並列にインダク
タを接続し、上記電界効果トランジスタのゲートに所定
電圧を印加したことを特徴とするフィルター回路。 - 【請求項２】 電界効果トランジスタのソースとドレ
インとの間に該電界効果トランジスタと並列にインダク
タを接続し、上記電界効果トランジスタのゲート電圧を
変化させて開閉し、フィルターの帯域特性を変化させる
ことを特徴とするフィルターの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41751490A JPH04234211A (ja) | 1990-12-28 | 1990-12-28 | フィルター回路およびその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41751490A JPH04234211A (ja) | 1990-12-28 | 1990-12-28 | フィルター回路およびその制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04234211A true JPH04234211A (ja) | 1992-08-21 |
Family
ID=18525605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41751490A Pending JPH04234211A (ja) | 1990-12-28 | 1990-12-28 | フィルター回路およびその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04234211A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7649407B2 (en) * | 2007-09-28 | 2010-01-19 | Intel Corporation | Digitally tuned, integrated RF filters with enhanced linearity for multi-band radio applications |
| US7750697B2 (en) * | 2008-03-31 | 2010-07-06 | International Business Machines Corporation | Fractional-N phased-lock-loop (PLL) system |
| US8086974B2 (en) | 2008-03-31 | 2011-12-27 | International Business Machines Corporation | Structure for fractional-N phased-lock-loop (PLL) system |
| JP2013121122A (ja) * | 2011-12-08 | 2013-06-17 | Mitsubishi Electric Corp | 信号等化器 |
-
1990
- 1990-12-28 JP JP41751490A patent/JPH04234211A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7649407B2 (en) * | 2007-09-28 | 2010-01-19 | Intel Corporation | Digitally tuned, integrated RF filters with enhanced linearity for multi-band radio applications |
| US7750697B2 (en) * | 2008-03-31 | 2010-07-06 | International Business Machines Corporation | Fractional-N phased-lock-loop (PLL) system |
| US8086974B2 (en) | 2008-03-31 | 2011-12-27 | International Business Machines Corporation | Structure for fractional-N phased-lock-loop (PLL) system |
| JP2013121122A (ja) * | 2011-12-08 | 2013-06-17 | Mitsubishi Electric Corp | 信号等化器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3144477B2 (ja) | スイッチ回路及び半導体装置 | |
| US7786787B2 (en) | Series/shunt switch and method of control | |
| US9124265B2 (en) | Method and apparatus for transistor switch isolation | |
| US5666089A (en) | Monolithic step attenuator having internal frequency compensation | |
| US4967169A (en) | FET monolithic microwave integrated circuit variable slope gain-equalizer | |
| JPWO2002056467A1 (ja) | 移相器及び多ビット移相器 | |
| JP3087844B2 (ja) | 半導体移相器 | |
| JPH04234211A (ja) | フィルター回路およびその制御方法 | |
| US6734767B2 (en) | Diplexer | |
| JPH10336000A (ja) | 高周波信号切り替え器 | |
| JP2005508117A (ja) | コンパクトな１８０度移相器 | |
| KR100509947B1 (ko) | 연속적으로 인덕턴스를 가변할 수 있는 가변 인덕터 동작 방법 | |
| US5099155A (en) | Active element filter network | |
| JPH08321726A (ja) | 増幅回路 | |
| JP3315299B2 (ja) | マイクロ波スイッチ | |
| JP3137055B2 (ja) | 半導体スイッチ回路、この回路の制御方法及びアッテネータ回路 | |
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
| JPS59216307A (ja) | 半導体素子用整合回路 | |
| JPH10200302A (ja) | 可変移相器 | |
| JP2743884B2 (ja) | マイクロ波スイッチ | |
| JP2642600B2 (ja) | 半導体高周波スイッチ回路 | |
| JPH02119174A (ja) | 集積化高周波増幅器 | |
| JPH09261111A (ja) | Ｒｆスイッチ及びｒｆ信号セレクタ | |
| JPH0370380B2 (ja) | ||
| JPS6028315A (ja) | 入力フイルタ |