JPH0423262Y2 - - Google Patents
Info
- Publication number
- JPH0423262Y2 JPH0423262Y2 JP1984102672U JP10267284U JPH0423262Y2 JP H0423262 Y2 JPH0423262 Y2 JP H0423262Y2 JP 1984102672 U JP1984102672 U JP 1984102672U JP 10267284 U JP10267284 U JP 10267284U JP H0423262 Y2 JPH0423262 Y2 JP H0423262Y2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- substrate
- electrode pads
- periphery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 17
- 239000010409 thin film Substances 0.000 claims description 13
- 239000010408 film Substances 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000006059 cover glass Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002545 silicone oil Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案は薄膜ELパネルに関し、詳しくはマト
リクス状に配置された電極層を有し、平面薄型デ
イスプレイ・デバイスとして使用される薄膜EL
パネルの電極端子部に関するものである。
リクス状に配置された電極層を有し、平面薄型デ
イスプレイ・デバイスとして使用される薄膜EL
パネルの電極端子部に関するものである。
従来の技術
薄型デイスプレイパネルとして、発光層を上下
より第１、第２の誘電体層でサンドイツチした３
層構造の両面に透明電極及び背面電極を形成した
薄膜ELパネルがある。この薄膜ELパネルの具体
例を第５図から説明すると、同図に示すようにガ
ラス板等の透光性の基板１上に、In，Sn等の酸
化物等からなる透明電極、すなわち第１の電極層
２、Y2O3等からなる第１の誘電体層３、Mn等を
ドープしたZnS等よりなる発光層４、前記第１の
誘電体層３と同様の材料よりなる第２の誘電体層
５、Al製の背面電極、すなわち第２の電極層６
を順次積層し、薄膜EL素子７を形成する。更に
この薄膜EL素子７を覆うように凹板状のカバー
ガラス８を、光硬化性樹脂等の接着材９を介して
基板１上に固着させることにより基板１及びカバ
ーガラス８からなる外囲器１０を形成し、この外
囲器１０内にシリコンオイル等の絶縁性保護流体
１１を封入する（特公昭57−47559号公報）。ここ
で上記第１及び第２の電極層２，６は、第６図に
示すように発光層４を第１及び第２の絶縁層（図
示せず）を介して挟み込むことによりマトリクス
状に形成される。即ち、相互に直交するように平
行配列させた複数本の第１及び第２の電極層２，
６の端部２ａ，６ａは基板１の周辺部に延設さ
れ、各辺部にてフレキシブルリード１２，１２…
…と電気的に接続されている。上記第１及び第２
の電極層２，６の交差点に挟まれた発光層４の各
部分はELセルを形成し、薄膜EL素子駆動用の交
流電源（図示せず）からフレキシブルリード１
２，１２……を介して第１及び第２の電極層２，
６に選択的に電圧を印加することにより、各EL
セルを発光させて文字や図形等の所望の画像を表
示させている。
より第１、第２の誘電体層でサンドイツチした３
層構造の両面に透明電極及び背面電極を形成した
薄膜ELパネルがある。この薄膜ELパネルの具体
例を第５図から説明すると、同図に示すようにガ
ラス板等の透光性の基板１上に、In，Sn等の酸
化物等からなる透明電極、すなわち第１の電極層
２、Y2O3等からなる第１の誘電体層３、Mn等を
ドープしたZnS等よりなる発光層４、前記第１の
誘電体層３と同様の材料よりなる第２の誘電体層
５、Al製の背面電極、すなわち第２の電極層６
を順次積層し、薄膜EL素子７を形成する。更に
この薄膜EL素子７を覆うように凹板状のカバー
ガラス８を、光硬化性樹脂等の接着材９を介して
基板１上に固着させることにより基板１及びカバ
ーガラス８からなる外囲器１０を形成し、この外
囲器１０内にシリコンオイル等の絶縁性保護流体
１１を封入する（特公昭57−47559号公報）。ここ
で上記第１及び第２の電極層２，６は、第６図に
示すように発光層４を第１及び第２の絶縁層（図
示せず）を介して挟み込むことによりマトリクス
状に形成される。即ち、相互に直交するように平
行配列させた複数本の第１及び第２の電極層２，
６の端部２ａ，６ａは基板１の周辺部に延設さ
れ、各辺部にてフレキシブルリード１２，１２…
…と電気的に接続されている。上記第１及び第２
の電極層２，６の交差点に挟まれた発光層４の各
部分はELセルを形成し、薄膜EL素子駆動用の交
流電源（図示せず）からフレキシブルリード１
２，１２……を介して第１及び第２の電極層２，
６に選択的に電圧を印加することにより、各EL
セルを発光させて文字や図形等の所望の画像を表
示させている。
上記第１及び第２の電極層２，６の端部２ａ，
６ａとフレキシブルリード１２，１２……との接
続は、第７図Ａ，Ｂに示すように基板１の周辺部
に配設された３層構造の電極パツド１３，１３…
…を介して行われる。即ち、上記電極パツド１３
は、基板１となじみのよい金属、例えばTi製の
最下層１３ａと、Al製の中間層１３ｂと、半田
となじみのよい金属、例えばNi製の最上層１３
ｃとの３層構造を有し、第８図に示すように電子
ビーム蒸着等により基板１の周辺部に沿つて一直
線上に上記第１及び第２の電極層２，６と同一ピ
ツチで形成されている。尚、第１の電極層２の一
部に電極パツド１３……を重畳して形成すると共
に、電極パツド１３……の最上層１３ｃ……の一
部に第２の電極層６の端部６ａが重畳形成され
る。また前記フレキシブルリード１２，１２……
は絶縁性のプラスチツクフイルム１２ａの下面
に、第１及び第２の電極層２，６と同一ピツチで
平行に銅製のリードパターン１２ｂ，１２ｂ……
を被着形成したもので、第９図に示すように上記
リードパターン１２ｂ，１２ｂ……の端部１２
ｃ，１２ｃ……を電極パツド１３，１３……の最
上層１３ｃ，１３ｃ……の残部に半田付けしてい
る。尚、上記第１及び第２の電極層２，６の端部
２ａ，６ａ、フレキシブルリード１２，１２……
のリードパターン１２ｂ，１２ｂ……の端部１２
ｃ，１２ｃは電極パツド１３，１３……の幅と略
同一になるように幅広に形成されており、上記電
極パツド１３，１３……とリードパターン１２
ｂ，１２ｂ……の端部１２ｃ，１２ｃ……は電極
パツド１３，１３……の幅と略同一になるように
幅広に形成されており、上記電極パツド１３，１
３……とリードパターン１２ｂ，１２ｂ……の端
部１２ｃ，１２ｃ……との半田付けを容易且つ確
実にしている。
６ａとフレキシブルリード１２，１２……との接
続は、第７図Ａ，Ｂに示すように基板１の周辺部
に配設された３層構造の電極パツド１３，１３…
…を介して行われる。即ち、上記電極パツド１３
は、基板１となじみのよい金属、例えばTi製の
最下層１３ａと、Al製の中間層１３ｂと、半田
となじみのよい金属、例えばNi製の最上層１３
ｃとの３層構造を有し、第８図に示すように電子
ビーム蒸着等により基板１の周辺部に沿つて一直
線上に上記第１及び第２の電極層２，６と同一ピ
ツチで形成されている。尚、第１の電極層２の一
部に電極パツド１３……を重畳して形成すると共
に、電極パツド１３……の最上層１３ｃ……の一
部に第２の電極層６の端部６ａが重畳形成され
る。また前記フレキシブルリード１２，１２……
は絶縁性のプラスチツクフイルム１２ａの下面
に、第１及び第２の電極層２，６と同一ピツチで
平行に銅製のリードパターン１２ｂ，１２ｂ……
を被着形成したもので、第９図に示すように上記
リードパターン１２ｂ，１２ｂ……の端部１２
ｃ，１２ｃ……を電極パツド１３，１３……の最
上層１３ｃ，１３ｃ……の残部に半田付けしてい
る。尚、上記第１及び第２の電極層２，６の端部
２ａ，６ａ、フレキシブルリード１２，１２……
のリードパターン１２ｂ，１２ｂ……の端部１２
ｃ，１２ｃは電極パツド１３，１３……の幅と略
同一になるように幅広に形成されており、上記電
極パツド１３，１３……とリードパターン１２
ｂ，１２ｂ……の端部１２ｃ，１２ｃ……は電極
パツド１３，１３……の幅と略同一になるように
幅広に形成されており、上記電極パツド１３，１
３……とリードパターン１２ｂ，１２ｂ……の端
部１２ｃ，１２ｃ……との半田付けを容易且つ確
実にしている。
考案が解決しようとする問題点
ところで近年、薄膜ELパネルの画像表示に高
解像度が要求されている。その結果、第１及び第
２の電極層２，６の端部２ａ，６ａ、並びに電極
パツド１３，１３……のピツチ幅が小さくなるこ
とにより上記電極パツド１３，１３……同士が非
常に近接するため、該電極パツド１３，１３……
にフレキシブルリード１２，１２……のリードパ
ターン１２ｂ，１２ｂ……を半田付けするに際し
ては困難性を伴い作業性が大幅に低下すると共
に、半田付け時に溶融した半田が隣接する電極パ
ツド１３，１３……に拡がつて短絡による不良品
発生の原因となり、信頼性も非常に低下するとい
う問題点があつた。
解像度が要求されている。その結果、第１及び第
２の電極層２，６の端部２ａ，６ａ、並びに電極
パツド１３，１３……のピツチ幅が小さくなるこ
とにより上記電極パツド１３，１３……同士が非
常に近接するため、該電極パツド１３，１３……
にフレキシブルリード１２，１２……のリードパ
ターン１２ｂ，１２ｂ……を半田付けするに際し
ては困難性を伴い作業性が大幅に低下すると共
に、半田付け時に溶融した半田が隣接する電極パ
ツド１３，１３……に拡がつて短絡による不良品
発生の原因となり、信頼性も非常に低下するとい
う問題点があつた。
問題点を解決するための手段
本考案は上記問題点に鑑み提案されたもので、
基板の周辺部に設けられた電極パツドとフレキシ
ブルリードとの接続を簡便且つ確実に行うことを
可能ならしめるものであり、その技術的手段は、
基板上に第１の電極層、第１の誘電体層、発光
層、第２の誘電体層、第２の電極層を順次積層
し、第１及び第２の電極層を、基板の周辺部に沿
つて配設された電極パツドに接続したものに於い
て、上記電極パツドを基板の周辺部に沿つて千鳥
状に定ピツチで配設するとともに、上記電極層の
うち電極パツドとの接続部を除く電極層をくびれ
のない一定幅とし、一定幅部のうち少なくとも電
極パツドと隣接する部分を絶縁膜で被覆したこと
を特徴とする。
基板の周辺部に設けられた電極パツドとフレキシ
ブルリードとの接続を簡便且つ確実に行うことを
可能ならしめるものであり、その技術的手段は、
基板上に第１の電極層、第１の誘電体層、発光
層、第２の誘電体層、第２の電極層を順次積層
し、第１及び第２の電極層を、基板の周辺部に沿
つて配設された電極パツドに接続したものに於い
て、上記電極パツドを基板の周辺部に沿つて千鳥
状に定ピツチで配設するとともに、上記電極層の
うち電極パツドとの接続部を除く電極層をくびれ
のない一定幅とし、一定幅部のうち少なくとも電
極パツドと隣接する部分を絶縁膜で被覆したこと
を特徴とする。
実施例
以下に本考案に係る薄膜ELパネルの実施例を
第１図乃至第４図に示し説明する。図において、
第６図乃至第９図と同一符号は同一物を示しその
説明は省略する。本考案の特徴は第１図に示すよ
うに基板１の周辺部にくびれのない一定幅で延設
された第１及び第２の電極層２，６およびその端
部２ａ，６ａ並びに電極パツド１３′，１３′……
にある。
第１図乃至第４図に示し説明する。図において、
第６図乃至第９図と同一符号は同一物を示しその
説明は省略する。本考案の特徴は第１図に示すよ
うに基板１の周辺部にくびれのない一定幅で延設
された第１及び第２の電極層２，６およびその端
部２ａ，６ａ並びに電極パツド１３′，１３′……
にある。
即ち、第２図に示すように従来と同様にTi，
Al，Ni等の３層構造からなる電極パツド１３′，
１３……を電子ビーム蒸着等により基板１の周辺
部に沿つて千鳥状に、第１及び第２の電極層２，
６の端部２ａ，６ａのピツチと同一のピツチで配
設する。ここで隣接する電極パツド１３′，１
３′……、即ち第１及び第２の電極層２，６の端
部２ａ，６ａのピツチ間隔P′は第１及び第２の電
極２，６のピツチ間隔Ｐよりも大きくなる。そし
て上記第１及び第２の電極層２，６の幅広な端部
２ａ，６ａを電極パツド１３′，１３′……の最下
層１３a′，１３a′……の下及び最上層１３c′，１
３c′の上に重畳形成する。一方、フレキシブルリ
ード１２′，１２′……のリードパターン１２b′，
１２b′……の幅広な端部１２c′，１２c′も、上記
電極パツド１３′，１３′……に対応させて千鳥状
に電極パツド１３′，１３′……と同一ピツチで配
設され、第３図に示すようにリードパターン１２
b′，１２b′……の端部１２c′，１２c′……を電極
パツド１３′，１３′……の最上層１３c′，１３
c′……の残部に半田付けする。
Al，Ni等の３層構造からなる電極パツド１３′，
１３……を電子ビーム蒸着等により基板１の周辺
部に沿つて千鳥状に、第１及び第２の電極層２，
６の端部２ａ，６ａのピツチと同一のピツチで配
設する。ここで隣接する電極パツド１３′，１
３′……、即ち第１及び第２の電極層２，６の端
部２ａ，６ａのピツチ間隔P′は第１及び第２の電
極２，６のピツチ間隔Ｐよりも大きくなる。そし
て上記第１及び第２の電極層２，６の幅広な端部
２ａ，６ａを電極パツド１３′，１３′……の最下
層１３a′，１３a′……の下及び最上層１３c′，１
３c′の上に重畳形成する。一方、フレキシブルリ
ード１２′，１２′……のリードパターン１２b′，
１２b′……の幅広な端部１２c′，１２c′も、上記
電極パツド１３′，１３′……に対応させて千鳥状
に電極パツド１３′，１３′……と同一ピツチで配
設され、第３図に示すようにリードパターン１２
b′，１２b′……の端部１２c′，１２c′……を電極
パツド１３′，１３′……の最上層１３c′，１３
c′……の残部に半田付けする。
尚、第４図に示すように電極パツド１３′，１
３′……間に配設された第１及び第２の電極層２，
６の一部を、電子ビーム蒸着、スパツタや有機シ
リコン等の印刷により絶縁膜１４，１４……で被
覆すれば、フレキシブルリード１２′，１２′……
の半田付けの際に、半田の拡がりにより隣接する
電極パツド１３′，１３′……が短絡する可能性も
少なくなり効果大である。
３′……間に配設された第１及び第２の電極層２，
６の一部を、電子ビーム蒸着、スパツタや有機シ
リコン等の印刷により絶縁膜１４，１４……で被
覆すれば、フレキシブルリード１２′，１２′……
の半田付けの際に、半田の拡がりにより隣接する
電極パツド１３′，１３′……が短絡する可能性も
少なくなり効果大である。
考案の効果
本考案によれば、電極パツドを基板の周辺部に
沿つて千鳥状に定ピツチで配設し、上記電極パツ
ドと第１及び第２の電極層の端部とを接続すると
ともに、電極パツドと隣接する部分の電極層の表
面を絶縁膜で被覆したことにより、薄膜ELパネ
ルにおける画像表示の高解像度化に伴い、第１及
び第２の電極層のピツチが小さくなつても電極パ
ツドのピツチ間隔を大きく設定することができる
ため、フレキシブルリードの半田付けが容易に行
え作業性が大幅に向上すると共に、電極パツドに
供給した半田が隣接する電極パツドに拡がること
なく、短絡等による不良品が発生することもない
ので信頼性も向上する。
沿つて千鳥状に定ピツチで配設し、上記電極パツ
ドと第１及び第２の電極層の端部とを接続すると
ともに、電極パツドと隣接する部分の電極層の表
面を絶縁膜で被覆したことにより、薄膜ELパネ
ルにおける画像表示の高解像度化に伴い、第１及
び第２の電極層のピツチが小さくなつても電極パ
ツドのピツチ間隔を大きく設定することができる
ため、フレキシブルリードの半田付けが容易に行
え作業性が大幅に向上すると共に、電極パツドに
供給した半田が隣接する電極パツドに拡がること
なく、短絡等による不良品が発生することもない
ので信頼性も向上する。
また、上記電極層のうち電極パツドとの接続部
を除く電極層をくびれのない一定幅としたことに
より電流容量の減少を抑え、溶断を防止すること
ができる。
を除く電極層をくびれのない一定幅としたことに
より電流容量の減少を抑え、溶断を防止すること
ができる。
第１図は本考案に係る薄膜ELパネルの一実施
例を示す部分平面図、第２図は電極パツド及びフ
レキシブルリードを示す部分拡大平面図、第３図
はフレキシブルリードを電極パツドに接続した状
態を示す部分拡大平面図、第４図は本考案の他の
実施例を示す部分拡大平面図である。第５図は薄
膜ELパネルの従来例を示す断面図、第６図は第
１及び第２の電極層とフレキシブルリードとの接
続状態を示す部分平面図、第７図Ａ，Ｂは電極パ
ツドを示す部分断面図、第８図は電極パツド及び
フレキシブルリードを示す部分拡大平面図、第９
図はフレキシブルリードを電極パツドに接続した
状態を示す部分拡大平面図である。 １……基板、２……第１の電極層、３……第１
の絶縁層、４……発光層、５……第２の絶縁層、
６……第２の電極層、１３，１３′……電極パツ
ド。
例を示す部分平面図、第２図は電極パツド及びフ
レキシブルリードを示す部分拡大平面図、第３図
はフレキシブルリードを電極パツドに接続した状
態を示す部分拡大平面図、第４図は本考案の他の
実施例を示す部分拡大平面図である。第５図は薄
膜ELパネルの従来例を示す断面図、第６図は第
１及び第２の電極層とフレキシブルリードとの接
続状態を示す部分平面図、第７図Ａ，Ｂは電極パ
ツドを示す部分断面図、第８図は電極パツド及び
フレキシブルリードを示す部分拡大平面図、第９
図はフレキシブルリードを電極パツドに接続した
状態を示す部分拡大平面図である。 １……基板、２……第１の電極層、３……第１
の絶縁層、４……発光層、５……第２の絶縁層、
６……第２の電極層、１３，１３′……電極パツ
ド。
Claims (1)
- 【実用新案登録請求の範囲】 基板上に第１の電極層、第１の誘電体層、発光
層、第２の誘電体層、第２の電極層を順次積層
し、第１及び第２の電極層を、基板の周辺部に沿
つて配設された電極パツドに接続したものに於い
て、 上記電極パツドを基板の周辺部に沿つて千鳥状
に定ピツチで配設するとともに、上記電極層のう
ち電極パツドとの接続部を除く電極層をくびれの
ない一定幅とし、一定幅部のうち少なくとも電極
パツドと隣接する部分を絶縁膜で被覆したことを
特徴とする薄膜ELパネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10267284U JPS6119285U (ja) | 1984-07-06 | 1984-07-06 | 薄膜ｅｌパネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10267284U JPS6119285U (ja) | 1984-07-06 | 1984-07-06 | 薄膜ｅｌパネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6119285U JPS6119285U (ja) | 1986-02-04 |
| JPH0423262Y2 true JPH0423262Y2 (ja) | 1992-05-29 |
Family
ID=30662071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10267284U Granted JPS6119285U (ja) | 1984-07-06 | 1984-07-06 | 薄膜ｅｌパネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6119285U (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100571218B1 (ko) * | 2003-07-15 | 2006-04-13 | 엘지전자 주식회사 | 접속 부재 및 플라즈마 디스플레이 패널 구동 장치 |
| KR100736575B1 (ko) * | 2006-04-28 | 2007-07-06 | 엘지전자 주식회사 | 디스플레이 소자용 모기판 및 이를 이용한 디스플레이 장치 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57199374U (ja) * | 1981-10-20 | 1982-12-17 |
-
1984
- 1984-07-06 JP JP10267284U patent/JPS6119285U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6119285U (ja) | 1986-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8836204B2 (en) | Organic EL illumination device | |
| US7417867B1 (en) | Printed wiring board and display apparatus | |
| US8439718B2 (en) | Organic el display panel for reducing resistance of electrode lines | |
| US20030197475A1 (en) | Flat-panel display, manufacturing method thereof, and portable terminal | |
| JPS62500745A (ja) | 能動マトリクスデイスプレイスクリ−ンの製造方法 | |
| JP4625869B2 (ja) | 表示装置 | |
| KR100287848B1 (ko) | 유기 이 엘 디스플레이 패널 및 그 제조방법 | |
| JPH0423262Y2 (ja) | ||
| JPH06310275A (ja) | Ｅｌ素子及びｅｌパネル | |
| JP7295222B2 (ja) | 有機ｅｌパネル | |
| JPH0228546Y2 (ja) | ||
| JPH0443995Y2 (ja) | ||
| JPH0348622Y2 (ja) | ||
| JPH029519Y2 (ja) | ||
| JP2001223079A (ja) | 有機ｅｌ表示素子 | |
| JP2773625B2 (ja) | 電界発光灯 | |
| JP2539360B2 (ja) | 液晶表示装置 | |
| JP5137685B2 (ja) | 表示装置 | |
| KR100290860B1 (ko) | 디스플레이 패널 및 그의 실장방법 | |
| JPS6161378A (ja) | 多端子の半田付構造 | |
| JPS60126687A (ja) | 固体映像表示板およびその製造法 | |
| JPH0117839Y2 (ja) | ||
| JP2000173781A (ja) | 有機エレクトロルミネッセンス表示装置及びその製造方法 | |
| JPS6129194Y2 (ja) | ||
| JPS62172692A (ja) | 薄膜ｅｌ表示素子 |